JPH01185898A - マスタメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＦＲＯＭ　（プログラマブル・リード・オンリ
・メモリ）ライタ用のマスタメモリさらには当該マスタ
メモリのシグネチャーのような制御情報に関し、例えば
ＥＰＲＯＭ　（イレーザブル・アンド・プログラマブル
・リード・オンリ・メモリ）ライタ用マスタメモリに適
用して有効な技術に関するものである。

〔従来技術〕

ＦＡＭＯ８（フローティングゲート・アバランシェイン
ジェクション・絶縁ゲート電界効果トランジスタ）をメ
モリセルとするＥＰＲＯＭにおいて、そのＦＡＭＯ８の
コントロールゲート電極はワード線に結合され、そのド
レイン電極がビット線に結合される。ＦＡＭＯ８に対す
るデータの書き込みはデータの読み出し系電圧よりも高
い書き込み電圧をワード線及びピッ、ト線に印加し、導
通状態のチャンネルのドレイン領域近傍に発生されるホ
ットエレクトロンをフローティングゲートに注入するこ
とで行われる。このような書き込み制御はＥＰＲＯＭラ
イタによって行われる。

ＥＰＲＯＭライタは、マスタＲＯＭから書き込むべきデ
ータを得ると共に、データを書き込むべきＥＰＲＯＭの
電圧条件や書き込みタイミングに必要な情報をシグネチ
ャとして得る。従来このシグネチャーに含まれる情報は
、データを書き込むべきＥＦＲＯＭの電圧条件や書き込
みタイミングに必要な情報の外に記憶容量に呼応する情
報とされていた。ＥＰＲＯＭライタは、斯る情報と書き
込みデータとをマスタＲＯＭから得た後、そのソケット
に挿入結合される書き込みプログラム対象ＥＰＲＯＭに
、制御情報に基づいた条件で所定のデータを順次書き込
みプログラムする。

尚、ＥＰＲＯＭについて記載された文献の例としては昭
和５６年６月３０日朝倉書店発行の「集積回路応用ハン
ドブックＪ　Ｐ３７９乃至Ｐ２Ｓ５がある。

〔発明が解決しようとする課題〕

しかしながら、従来のマスタＲＯＭの制御情報特にアド
レスに関する制御情報は対象メモリの記憶容量に関する
情報だけとされていたため、１つのＥＦＲＯＭのメモリ
領域を仮想的にブロックに分割して利用したいという要
請、更には、１つの半導体基板に形成されているシング
ルチップマイクロコンピュータに搭載された複数個のＥ
ＰＲＯＭの夫々所望の領域に所望のプログラムを各別に
格納したいという要請などに対しては、個々の領域のス
タートアドレスやエンドアドレスといったアドレス情報
を個別的にＥＰＲＯＭライタで指定してやらなければな
らないという不便のあることが本発明者によって明らか
にされた。特にメモリの記憶容量の増大傾向、さらには
ＡＩ（人工知能）言語のような高級言語に対するオペレ
ージ１ンシステムの増大傾向に従って、メモリに対する
アドレスデコード方式との関係で、−群の情報を夫々個
別的な領域に格納したいという要請が今後増大すること
は大いに予想されることである。

本発明の目的は、不連続な情報格納領域もしくは仮想的
に分割された情報格納領域に書き込み装置を用いてデー
タを書き込むのに最適′なマスタメモリを提供すること
にある。

本発明の前記並びにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、プログラマブル・リード・オンリ・メモリや
メモリ・オン・チップ半導体集積回路に含まれるプログ
ラマブル・リード・オンリ・メモリなどの書き換え可能
な不揮発性半導体記憶手段に所望のデータを書き込むた
めの書き込み装置に与えるべき当該所望のデータ及び制
御情報を備えたマスタメモリであって、その制御情報は
、上記不揮発性半導体記憶手段に対するデータの書き込
み領域を示すアドレス情報を含み、そのアドレス情報は
、複数領域における夫々のスタートアドレス及びエンド
アドレスもしくはこれらに応する情報とされるものであ
る０例えばこのマスタメモリは、ローレベル、ハイレベ
ル、及びイクストラハイレベルのアドレス信号によって
アドレシングされる場合、そのイクストラハイレベルを
含むアドレス信号に基づいて上記アドレス情報がアクセ
ス可能とされる。

〔作　用〕

上記した手段によれば、書き込み装置は、マスタメモリ
から書き込みデータを取得すると同時に不連続な情報格
納領域もしくは仮想的に分割された情報格納領域を特定
するためのアドレス情報をも得ることができることによ
り、個々の領域のスタートアドレスやエンドアドレスと
いったアドレス情報を個別的に書き込み装置で指定して
やる手間が省け、これにより、不揮発性半導体記憶手段
に対するデータのプログラム効率向上を達成するもので
ある。

〔実施例〕

第１図は本発明の一実施例を示すブロック図である。

第１図において１は、書き換え可能な不揮発性半導体記
憶手段例えば図示しないＥＰＲＯＭに所望のデータを書
き込むための書き込み装置例えばＥＰＲＯＭライタテあ
る。、：、：：で、ＥＰＲＯＭライタ１によるプログラ
ム対象ＥＰＲＯＭは、単体のメモリチップに限定されず
、１つの半導体基板に形成されたシングルチップマイク
ロコンピュータのようなメモリ・オン・チップ半導体集
積回路に含まれる単数もしくは複数個のＥＰＲＯＭをも
意味する。

２は、上記ＥＰＲＭライタエから図示しないプログラム
対象ＥＰＲＯＭに与えるべき書き込みデータ及び制御情
報を備えたマスタメモリである。

このマスタメモリ２のデータ記憶構造は、特に制限され
ないが、その性質上不揮発性であることが望ましく、例
えばマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ構造など
とされる。

マスタメモリ２は情報を格納する不揮発性メモリセルア
レイ３を備える。このメモリセルアレイはマトリクス配
置された図示しない複数個の不揮発性メモリセルを含み
、メモリセルの選択端子は行毎に図示しないワード線に
結合され、そのデータ出力端子は列毎にビット線に結合
される。図示しないビット線は特に制限されないがセン
スアンプ回路４を介してデータ出力バッファ５に接続さ
れて外部にデータを出力可能とされている。

ここで、メモリセルアレイ３は、書き込みデータ格納領
域３Ａと、制御情報格納領域３Ｂとされる。書き込みデ
ータ格納領域３Ａは、ＥＰＲＯＭライタ１を介して図示
しないプログラム対象ＥＰＲＯＭに書き込むべきデータ
を格納しておく領域とされる。制御情報格納領域３Ｂは
、プログラム対象ＥＰＲＯＭの電圧条件や書き込みタイ
ミングに必要な情報、さらにはそのプログラム対象ＥＰ
ＲＯＭに対するデータの書き込み領域を示すアドレス情
報を所謂シグネチャとして含む。

上記プログラム対象ＥＰＲＯＭの電圧条件や書き込みタ
イミングに必要な情報は、当該対象ＥＰＲＯＭに１対１
対応されるコード情報によって持つことができる。

上記アドレス情報は、プログラム対象ＥＦＲＯＭのデー
タの記憶領域において不連続なもしくは仮想的に分割さ
それた領域の夫々のスタートアドレス及びエンドアドレ
スとされる１例えば、第２図に示される領域ＭＥがプロ
グラム対象ＥＰＲＯＭのそれ固有の物理的なアドレス空
間（０から最大記憶容量に対応するアドレス空間）とす
ると、そのアドレス空間に含まれる第１領域Ｅ１のスタ
ートアドレスＡ工３及びエンドアドレスＡ□ｅ、第２領
域Ｅ２のスタートアドレスＡヨＳ及びエンドアドレスＡ
、ｅ、第３領域Ｅ３のスタートアドレスＡｓｓ及びエン
ドアドレスＡ、ｅ、第４領域Ｅ４のスタートアドレスＡ
、ｓ及びエンドアドレスＡ４θが夫々アドレス情報とし
て含まれている。尚、領域としては仮想的に分割されて
いるが、アドレスとしては連続している場合、例えば、
第２領域Ｅ２に属するエンドアドレスＡ、ｅと、第３領
域Ｅ３に属するスタートアドレスＡ３ｍのような場合に
は、この情報は特に持たなくても書き込みデータによっ
て対処することができる。

上記書き込みデータ格納領域３Ａに対するアドレシング
のための選択信号は第１アドレスデコーダ６が生成する
。また、制御情報格納領域３Ｂに対するアドレシングの
ための選択信号は第２アドレスデコーダ７が生成する。

マスタメモリ２をアドレシングするためにＥＰＲＯＭラ
イタ１から供給されるアドレス信号は、ローレベル、ハ
イレベル、及びイクストラハイレベルの３値を採り得る
アドレス信号とされ、アドレス人力バッファ８に供給さ
れる。アドレス人力バッファ８に供給されたアドレス信
号は、イクストラハイレベル検出回路９で何れかのビッ
トにイクストラハイレベルが含まれるか否かの判定に供
され、含むと判別された場合には当該アドレス信号は第
２アドレスデコーダ７に供給される。第２アドレスデコ
ーダ７は、ローレベルとイクストラハイレベルとの組合
せによって決定される制御情報格納領域３Ｂの所定メモ
リセルをアドレシングするための選択信号を生成する。

一方、イクストラハイレベルのビットを含まない場合に
はそのアドレス信号は第１アドレスデコーダ６に供給さ
れる。第１アドレスデコーダ６は、ローレベルとハイレ
ベルとの組合せによって決定される書き込みデータ格納
領域３Ａの所定メモリセルをアドレシングするための選
択信号を生成する。

上記ＥＰＲＯＭライタ１は、マスタメモリ２及びプログ
ラム対象ＥＰＲＯＭをアクセス制御するアクセスドライ
ブコントローラ１０を備える。マスタメモリ２をアクセ
ス制御する場合には、特に制限されないが、先ず、制御
情報格納領域３Ｂを順番にアクセス制御するためにイク
ストラハイレベルを含むアドレス信号をマスタメモリ２
に次々と与える。このようにしてマスタメモリ２がら読
み出される制御情報やアドレス情報は入力コントローラ
１１に取り込まれる。このようにして入力コントローラ
１１に取り込まれた所謂シグネチャーは内部動作モード
に従ってその内容が認識され、これに応じた内部制御情
報がコントロールレジスタ１２にセットされる６次に、
書き込みデータ格納領域３Ａを順番にアクセス制御する
ためのアドレス信号をマスタメモリ２に次々と与える。

このようにしてマスタメモリ２から読み出される書き込
みデータは入力コントローラ１１に取り込まれる。入力
コントローラ１１に取り込まれた書き込みデータはアク
セスドライブコントローラ１ｏに内蔵されているデータ
保持領域に格納される。このようにして各種制御情報、
アドレス情報、及び書き込みデータがマスタメモリ２か
らＥＰＲＯＭライタ１に転送された後、マスタメモリ２
はＥＰＲＯＭライタ１から取り外され、これに代えてプ
ログラム対象ＥＰＲＯＭをアクセスドライブコントロー
ラ１０とインタフェースさせる。この状態でアクセスド
ライブコントローラ１０を起動すると、コントロールレ
ジスタに設定された条件に従って、即ち、プログラム対
象ＥＰＲＯＭの電圧条件及びタイミング条件を満足しな
がら、上記アドレス情報で指定された夫々のスタートア
ドレス及びエンドアドレスに従ってプログラム対象ＥＰ
ＲＯＭの不連続なもしくは仮想的に分割さそれた領域の
夫々所定アドレスに順次データが書き込まれる。

上記実施例によれば以下の作用効果を得るものである。

（１）ＥＰＲＯＭライタ１は、マスタメモリ２か・ら書
き込みデータを取得すると同時にプログラム対象ＥＰＲ
ＯＭにおける不連続な情報格納領域もしくは仮想的に分
割された情報格納領域を特定するためのアドレス情報と
して各領域のスタートアドレスやエンドアドレスを得る
ことができることにより、プログラム対象ＥＰＲＯＭに
おける不連続な情報格納領域もしくは仮想的に分割され
た情報格納領域個々のスタートアドレスやエンドアドレ
スを個別的にＥＰＲＯＭライタ１で指定してやる手間を
省くことができる。

（２）上記作用効果より、ＥＰＲＯＭなどのプログラム
対象不揮発性半導体記憶手段に対するデータのプログラ
ム効率を向上させることができる。

特に、メモリの記憶容量の増大傾向、さらにはＡＩ（人
工知能）言語のような高級言語に対するオペレーション
システムの増大傾向に従って、メモリに対するアドレス
デコード方式との関係で、−群の情報を夫々個別的な記
憶領域領域もしくは物理的に異なるメモリデバイスに格
納したいという要請に対し、それに適用される不揮発性
半導体記憶手段もしくはそれを含む半導体集積回路に対
するプログラム効率の向上を効果的に達成することがで
きる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されずその要旨
を逸脱しない範囲において種々変更することができる。

例えば、上記実施例ではプログラム対象とされる不揮発
性半導体記憶手段をＥＦＲＯＭもしくはＥＦＲＯＭを含
むＬＳＩとして説明したが、本発明はそれに限定されず
、ＥＥＰＲＯＭ　（エレクトリカリ・イレーザブル・ア
ンド・プログラマブル・リード・オンリ・メモリ）やバ
イポーラＦＲＯＭさらにはそれを含むＬＳＩとすること
もできる。

また、書き込みデータ格納領域と制御情報格納領域とは
物理的に異なる領域もしくはデータ保持形態の異なる領
域に格納するようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＰＲＯＭライタ用
マスタメモリに適用した場合について説明したが本発明
はそれに限定されるものではなく各種データ保持形式の
不揮発性半導体記憶手段に対するデータ書き込み装置に
適用することができる。本発明は少なくとも不揮発性半
導体記憶手段に対するデータの書き込み領域を示すアド
レス情報を単なる記憶容量以外の情報として保有する条
件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、書き換え可能な不揮発性半導体記憶手段に所
望のデータを書き込むための書き込み装置に与えるべき
制御情報として、不揮発性半導体記憶手段に対するデー
タの書き込み領域を示すアドレス情報を含み、そのアド
レス情報は、複数領域における夫々のスタートアドレス
及びエンドアドレスとされるものであるから、書き込み
装置は、直接マスタメモリからそれが保有する上記アド
レス情報をも得ることができることにより、斯るアドレ
ス情報を個別的に書き込み装置で指定してやる手間が省
け、これにより、不揮発性半導体記憶手段に対するデー
タのプログラム効率向上を達成することができるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
マスタメモリが保有するスタートアドレス及びエンドア
ドレスの一例を示す説明図である。 １・・・ＥＰＲＯＭライタ、２・・・マスタメモリ、３
・・・メモリセルアレイ、３Ａ・・・書き込みデータ格
納領域、３Ｂ・・・制御情報格納領域、６・・・第１ア
ドレスデコーダ、７・・・第２アドレスデコーダ、９・
・・イクストラハイレベル検出回路、１０・・・アクセ
スドライブコントローラ、１１・・・入力コントローラ
、１２・・・コントロールレジスタ、ＭＥ・・・プログ
ラム対象ＥＰＲＯＭ固有の物理的アドレス空間、Ａｌｓ
、Ａ、ｓ、Ａ、ｓｔ　Ａ４ｇ＋・−スタートアドレス、
Ａｌｅ、Ａ、ｅ、Ａ、ｅ、Ａ４ｅ−エンドアドレス。 第２図 Ｍε

Claims (1)

1. 【特許請求の範囲】 １、書き換え可能な不揮発性半導体記憶手段に所望のデ
   ータを書き込むための書き込み装置に与えるべき当該所
   望のデータ及び制御情報を備えたマスタメモリであって
   、その制御情報は、上記不揮発性半導体記憶手段に対す
   るデータの書き込み領域を示すアドレス情報を含み、そ
   のアドレス情報は、複数領域における夫々のスタートア
   ドレス及びエンドアドレスもしくはこれらに応する情報
   とされるものであることを特徴とするマスタメモリ。 ２、上記書き換え可能な不揮発性半導体記憶手段は、プ
   ログラマブル・リード・オンリ・メモリである特許請求
   の範囲第１項記載のマスタメモリ。 ３、上記書き換え可能な不揮発性半導体記憶手段は、メ
   モリ・オン・チップ半導体集積回路に含まれるプログラ
   マブル・リード・オンリ・メモリである特許請求の範囲
   第１項記載のマスタメモリ。 ４、ローレベル、ハイレベル、及びイクストラハイレベ
   ルのアドレス信号を受付け可能とされ、そのイクストラ
   ハイレベルを含むアドレス信号に基づいて上記アドレス
   情報をアクセス可能にされた特許請求の範囲第１項乃至
   第３項の何れか１項記載のマスタメモリ。