JPH01184928A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPH01184928A JPH01184928A JP988288A JP988288A JPH01184928A JP H01184928 A JPH01184928 A JP H01184928A JP 988288 A JP988288 A JP 988288A JP 988288 A JP988288 A JP 988288A JP H01184928 A JPH01184928 A JP H01184928A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- film
- cathode electrode
- chambers
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 title abstract description 7
- 239000010408 film Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 239000002994 raw material Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 abstract description 21
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 11
- 238000000059 patterning Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 37
- 238000011109 contamination Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910015255 MoF6 Inorganic materials 0.000 description 1
- 241000145847 Moria Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- RLCOZMCCEKDUPY-UHFFFAOYSA-H molybdenum hexafluoride Chemical compound F[Mo](F)(F)(F)(F)F RLCOZMCCEKDUPY-UHFFFAOYSA-H 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、薄膜形成方法に関し、特に三層の薄膜を連続
的に形成する方法に係わるものである。
的に形成する方法に係わるものである。
（従来の技術）
例えば、薄膜トランシタはガラス基板上にゲート電極を
形成し、このゲート電極を含むガラス基板上にゲート絶
縁膜、半導体膜、モリブテン等の保護膜を堆積し、前記
保護膜及半導体膜の表面層を選択的に除去して上面に保
護膜が被着されたソース、ドレイン領域を形成し、これ
らソース、ドレイン領域に接続されたソース、ドレイン
電極を形成することにより製造されている。
形成し、このゲート電極を含むガラス基板上にゲート絶
縁膜、半導体膜、モリブテン等の保護膜を堆積し、前記
保護膜及半導体膜の表面層を選択的に除去して上面に保
護膜が被着されたソース、ドレイン領域を形成し、これ
らソース、ドレイン領域に接続されたソース、ドレイン
電極を形成することにより製造されている。
ところで、前記薄膜トランジスタの製造工程での絶縁膜
、半導体膜及び保護膜のの堆積は従来、次のような方法
が採用されている。まず、プラズマＣＶＤ装置内にゲー
ト電極が予め形成されたガラス基板を配置し、装置内の
ガスの排気、原料ガスの供給、プラズマによる原料ガス
の分解により絶縁膜と半導体膜を順次成膜する。次いで
、半導体膜を形成したガラス基板をプラズマＣＶＤ装置
から取出し、別の成膜装置（例えばスパッタリング装置
）に入れ、該半導体薄膜上にモリブデン等の保護膜を成
膜する。
、半導体膜及び保護膜のの堆積は従来、次のような方法
が採用されている。まず、プラズマＣＶＤ装置内にゲー
ト電極が予め形成されたガラス基板を配置し、装置内の
ガスの排気、原料ガスの供給、プラズマによる原料ガス
の分解により絶縁膜と半導体膜を順次成膜する。次いで
、半導体膜を形成したガラス基板をプラズマＣＶＤ装置
から取出し、別の成膜装置（例えばスパッタリング装置
）に入れ、該半導体薄膜上にモリブデン等の保護膜を成
膜する。
しかしながら、上述した従来の薄膜形成方法では成膜の
ために２台の装置を必要とするので、成膜時間が長くか
かるばかりか、操作が繁雑となる問題があった。また、
別の成膜装置に移し替える時にガラス基板上に形成され
た半導体膜が大気に曝され、半導体膜表面が汚染される
。その結果、三層薄膜を堆積後のバターニング等により
製造された薄膜トランジスタは特性が劣化する問題があ
った。
ために２台の装置を必要とするので、成膜時間が長くか
かるばかりか、操作が繁雑となる問題があった。また、
別の成膜装置に移し替える時にガラス基板上に形成され
た半導体膜が大気に曝され、半導体膜表面が汚染される
。その結果、三層薄膜を堆積後のバターニング等により
製造された薄膜トランジスタは特性が劣化する問題があ
った。
（発明が解決しようとする問題点）
本発明は、上記従来の問題点を解決するためになされた
もので、絶縁膜、半導体膜及び′半導体保護膜を大気に
曝すことなく連続的に成膜し得る薄膜形成方法を提供し
ようとするものである。
もので、絶縁膜、半導体膜及び′半導体保護膜を大気に
曝すことなく連続的に成膜し得る薄膜形成方法を提供し
ようとするものである。
［発明の構成コ
（問題点を解決するための手段）
本発明は、互いに開閉扉を介して連通された第１〜第３
のチャンバと、これら各チャンバ内に配置されたカソー
ド電極板と、前記各チャンバに設けられた排気管と、前
記各チャンバに設けられたガス供給管とを備えた連続プ
ラズマＣＶＤ装置を用いて薄膜を形成する方法であって
、前記第１のチャンバ内に基板が載置されたアノード電
極としての基板ホルダを搬送した後、該チャンバ内を真
空排気し、絶縁膜生成用原料ガスをガス供給管を通して
チャンバ内に供給し、更にカソード電極に高周波電力を
投入して該カソード電極と基板ホルダ間にプラズマを生
成して該ホルダ上の基板表面に絶縁膜を成膜する工程と
、前記第１のチャンバ内への原料ガスの供給停止、カソ
ード電極への高周波電力の投入停止を行ない、第１、第
２のチャンバ間の開閉扉を開いて基板ホルダを第２のチ
ャンバ内に搬送し、該開閉扉を閉じた後、該チャンバ内
を真空排気し、半導体膜生成用原料ガスをガス供給管を
通してチャンバ内に供給し、更にカソード電極に高周波
電力を投入して該カソード電極と基板ホルダ間にプラズ
マを生成して該ホルダ上の基板表面の絶縁膜上に半導体
膜を成膜する工程と、 前記第２のチャンバ内への原料ガスの供給停止、カソー
ド電極への高周波電力の投入停止を行ない、第２、第３
のチャンバ間の開閉扉を開いて基板ホルダを第３のチャ
ンバ内に搬送し、該開閉扉を閉じた後、該チャンバ内を
真空排気し、半導体保護膜生成用原料ガスをガス供給管
を通してチャンバ内に供給し、更にカソード電極に高周
波電力を投入して該カソード電極と基板ホルダ間にプラ
ズマを生成して該ホルダ上の基板表面の半導体股上に半
導体保護膜を成膜する工程と、 を具備したことを特徴とする薄膜形成方法である。
のチャンバと、これら各チャンバ内に配置されたカソー
ド電極板と、前記各チャンバに設けられた排気管と、前
記各チャンバに設けられたガス供給管とを備えた連続プ
ラズマＣＶＤ装置を用いて薄膜を形成する方法であって
、前記第１のチャンバ内に基板が載置されたアノード電
極としての基板ホルダを搬送した後、該チャンバ内を真
空排気し、絶縁膜生成用原料ガスをガス供給管を通して
チャンバ内に供給し、更にカソード電極に高周波電力を
投入して該カソード電極と基板ホルダ間にプラズマを生
成して該ホルダ上の基板表面に絶縁膜を成膜する工程と
、前記第１のチャンバ内への原料ガスの供給停止、カソ
ード電極への高周波電力の投入停止を行ない、第１、第
２のチャンバ間の開閉扉を開いて基板ホルダを第２のチ
ャンバ内に搬送し、該開閉扉を閉じた後、該チャンバ内
を真空排気し、半導体膜生成用原料ガスをガス供給管を
通してチャンバ内に供給し、更にカソード電極に高周波
電力を投入して該カソード電極と基板ホルダ間にプラズ
マを生成して該ホルダ上の基板表面の絶縁膜上に半導体
膜を成膜する工程と、 前記第２のチャンバ内への原料ガスの供給停止、カソー
ド電極への高周波電力の投入停止を行ない、第２、第３
のチャンバ間の開閉扉を開いて基板ホルダを第３のチャ
ンバ内に搬送し、該開閉扉を閉じた後、該チャンバ内を
真空排気し、半導体保護膜生成用原料ガスをガス供給管
を通してチャンバ内に供給し、更にカソード電極に高周
波電力を投入して該カソード電極と基板ホルダ間にプラ
ズマを生成して該ホルダ上の基板表面の半導体股上に半
導体保護膜を成膜する工程と、 を具備したことを特徴とする薄膜形成方法である。
（作用）
本発明よれば、互いに開閉扉を介して連通された第１〜
第３のチャンバと、これら各チャンバ内に配置されたカ
ソード７ｈ極板と、前記各チャンバに設けられた排気管
と、前記各チャンバに設けられたガス供給管とを備えた
連続プラズマＣＶＤ装置の各チャンバ内に基板を順次搬
送させて成膜することによって、簡単な操作で大気中に
曝すことに伴う汚染等のない良好な膜質の絶縁膜、半導
体膜及び半導体保護膜を連続的に形成することができる
。
第３のチャンバと、これら各チャンバ内に配置されたカ
ソード７ｈ極板と、前記各チャンバに設けられた排気管
と、前記各チャンバに設けられたガス供給管とを備えた
連続プラズマＣＶＤ装置の各チャンバ内に基板を順次搬
送させて成膜することによって、簡単な操作で大気中に
曝すことに伴う汚染等のない良好な膜質の絶縁膜、半導
体膜及び半導体保護膜を連続的に形成することができる
。
（発明の実施例）
以ド、本発明の実施例を図面を参照して詳細に説明する
。
。
第１図は、本実施例に使用する連続プラズマＣＶＤ装置
を示す概略図である。図中の１゛は絶縁膜を成膜する第
１のチャンバ、２は半導体膜を成膜する第２のチャンバ
、３は半導体保護膜を成膜する第３のチャンバであり、
これら第１〜第３のチャンバ１〜３は一方向に並んで配
置されている。
を示す概略図である。図中の１゛は絶縁膜を成膜する第
１のチャンバ、２は半導体膜を成膜する第２のチャンバ
、３は半導体保護膜を成膜する第３のチャンバであり、
これら第１〜第３のチャンバ１〜３は一方向に並んで配
置されている。
これらチャンバ１〜３には、各チャンバ１〜３内を高真
空するための真空ポンプｌａ、 ２ａ、 ３ａが夫々連
結されている。前記各チャンバ１〜３内には、カソード
電極１ｂ、 ２ｂ、 ３ｂが夫々吊架されており、かつ
これらカソード電極１ｂ、 ２ｂ、 ３ｂには高周波電
源１ｃ、２ｃ、３ｃが夫々接続されている。前記各チャ
ンバ１〜３の土壁には、原料ガス供給管１ｄ、 ２ｄ。
空するための真空ポンプｌａ、 ２ａ、 ３ａが夫々連
結されている。前記各チャンバ１〜３内には、カソード
電極１ｂ、 ２ｂ、 ３ｂが夫々吊架されており、かつ
これらカソード電極１ｂ、 ２ｂ、 ３ｂには高周波電
源１ｃ、２ｃ、３ｃが夫々接続されている。前記各チャ
ンバ１〜３の土壁には、原料ガス供給管１ｄ、 ２ｄ。
３ｄが夫々設けられている。前記各チャンバ１〜３の底
部付近には、アノード電極としての基板ホルダ４を搬送
するための複数の送りローラｌｃｓ ２ｅ。
部付近には、アノード電極としての基板ホルダ４を搬送
するための複数の送りローラｌｃｓ ２ｅ。
３０が夫々配設されている。また、前記ＴＳ１のチャン
バｌのド部側壁には搬入部５が設けられており、かつ前
記第３のチャンバ３のド部側壁には搬出部６が設けられ
ている。
バｌのド部側壁には搬入部５が設けられており、かつ前
記第３のチャンバ３のド部側壁には搬出部６が設けられ
ている。
前記第１、第２のチャンバ１．２間及び第２、第３のチ
ャンバ２．３間には第１、第２のバッファ室７．８がそ
れらチャンバ１〜３と連通ずるように夫々配設されてい
る。これらバッファ室７．８には、各バッファ室７．８
内を高真空するための真空ポンプ７ａ、８ａが夫々連結
されている。前記各バッファ室７．８の土壁には、不活
性ガスガス共給管７ｂ、 ８ｂが夫々設けられている。
ャンバ２．３間には第１、第２のバッファ室７．８がそ
れらチャンバ１〜３と連通ずるように夫々配設されてい
る。これらバッファ室７．８には、各バッファ室７．８
内を高真空するための真空ポンプ７ａ、８ａが夫々連結
されている。前記各バッファ室７．８の土壁には、不活
性ガスガス共給管７ｂ、 ８ｂが夫々設けられている。
前記各バッファ室７．８の底部付近には、複数の送りロ
ーラ７ｃ、 ８ｃが夫々配設されている。更に、前記搬
入部５、第１のチャンバｌと第１のバッファ室７間、第
１のバッファ室７と第２のチャンバ２間、第２のチャン
バ２と第２のバッファ室８間及び第２のバッファ室８と
第３のチャンバ３間の各連通部、並びに前記搬出部５に
は、開閉扉としての第１〜第６のゲートバルブ９１〜９
６が夫々介装されている。
ーラ７ｃ、 ８ｃが夫々配設されている。更に、前記搬
入部５、第１のチャンバｌと第１のバッファ室７間、第
１のバッファ室７と第２のチャンバ２間、第２のチャン
バ２と第２のバッファ室８間及び第２のバッファ室８と
第３のチャンバ３間の各連通部、並びに前記搬出部５に
は、開閉扉としての第１〜第６のゲートバルブ９１〜９
６が夫々介装されている。
次いで、前述した第１図図示の連続プラズマＣＶＤ装置
を用いて三層薄膜を形成すると共に、該三層薄膜のエツ
チング処理等による薄膜トランジスタの製造方法を第２
図（ａ）〜（ｅ）を参照して説明する。
を用いて三層薄膜を形成すると共に、該三層薄膜のエツ
チング処理等による薄膜トランジスタの製造方法を第２
図（ａ）〜（ｅ）を参照して説明する。
まず、搬入部５の第１のゲートバルブ９１を開き、ガラ
ス基板１１が載置されたアノード電極としての基板ホル
ダ４を第１のチャンバ１内に搬送した後、第１のゲート
バルブ９１を閉じる。ここに用いるガラス基板１１上に
は、第２図（ａ）に示すようにゲート電極１２が予め形
成されている。つづいて、真空ポンプｌａを作動して第
１のチャンバ１内を真空排気した後、絶縁膜生成用原料
ガスとしてのＳＩＨ，、及びＮ２０をガス供給管１ｄを
通してチャンバ１内に供給すると共に、カソード電極１
ｂに高周波電源１ｃから高周波電力を投入してカソード
電極１ｃと基板ホルダ４間のチャンバ内Ｉにプラズマ１
０を生成する。こうしたプラズマ１０の生成により前記
原料ガスが下記（１）式に示すように反応してゲート電
極１２を含むガラス基板ｌｌ上に５Ｉｏ２膜１３が成膜
される（第２図（ｂ）図示）。
ス基板１１が載置されたアノード電極としての基板ホル
ダ４を第１のチャンバ１内に搬送した後、第１のゲート
バルブ９１を閉じる。ここに用いるガラス基板１１上に
は、第２図（ａ）に示すようにゲート電極１２が予め形
成されている。つづいて、真空ポンプｌａを作動して第
１のチャンバ１内を真空排気した後、絶縁膜生成用原料
ガスとしてのＳＩＨ，、及びＮ２０をガス供給管１ｄを
通してチャンバ１内に供給すると共に、カソード電極１
ｂに高周波電源１ｃから高周波電力を投入してカソード
電極１ｃと基板ホルダ４間のチャンバ内Ｉにプラズマ１
０を生成する。こうしたプラズマ１０の生成により前記
原料ガスが下記（１）式に示すように反応してゲート電
極１２を含むガラス基板ｌｌ上に５Ｉｏ２膜１３が成膜
される（第２図（ｂ）図示）。
Ｓ Ｉ １１５ ＋ ４Ｎ２０→５ｉ０２ ＋２１１２
０ ＋４Ｎ２・・・（１）次いで、前記第１のチャンバ
ｌ内への原料ガスの供給停止、カソード電極１ｂへの高
周波電力の投入停止を行なった後、第２のゲートバルブ
９２を開き、ガラス基板を第１のバッファ室７に搬送し
、更に第２のゲートバルブ９２を閉じる。つづいて、バ
ッファ室７の真空ポンプ７ａを作動して該バッファ室７
内を真空排気した缶、ガス供給管７ｂから不活性ガス（
例えばＡ「ガス）を供給して前段の第１のチャンバ１の
成膜工程で付着した原料ガスをＡｒガスで置換し、除去
する。
０ ＋４Ｎ２・・・（１）次いで、前記第１のチャンバ
ｌ内への原料ガスの供給停止、カソード電極１ｂへの高
周波電力の投入停止を行なった後、第２のゲートバルブ
９２を開き、ガラス基板を第１のバッファ室７に搬送し
、更に第２のゲートバルブ９２を閉じる。つづいて、バ
ッファ室７の真空ポンプ７ａを作動して該バッファ室７
内を真空排気した缶、ガス供給管７ｂから不活性ガス（
例えばＡ「ガス）を供給して前段の第１のチャンバ１の
成膜工程で付着した原料ガスをＡｒガスで置換し、除去
する。
次いで、第１のバッファ室７内へのＡｒガスの供給を停
止し、第３のゲートバルブ９３を開き、第１のバッファ
室７内のガラス基板を第２のチャンバ２内に搬送した後
、第３のゲートバルブ９３を閉じる。つづいて、真空ポ
ンプ２ａを作動して第２のチャンバ２内を真空排気した
後、半導体膜用原料ガスとしてのＳＩＨ，、及びＨ２を
ガス供給管２ｄを通してチャンバ２内に供給すると共に
、カソード電極２ｂに高周波電源２Ｃから高周波電力を
投入してカソード電極２ｃと基板ホルダ間のチャンバ内
２にプラズマを生成する。こうしたプラズマの生成によ
り前記原料ガスが下記（２）式に示すように反応してガ
ラス基板１１の５ｉＯ２Ｎ１３上にアモルファスシリコ
ン（以下、ａ−９１と称す）膜１４が成膜される（第２
図（Ｃ）図示）。
止し、第３のゲートバルブ９３を開き、第１のバッファ
室７内のガラス基板を第２のチャンバ２内に搬送した後
、第３のゲートバルブ９３を閉じる。つづいて、真空ポ
ンプ２ａを作動して第２のチャンバ２内を真空排気した
後、半導体膜用原料ガスとしてのＳＩＨ，、及びＨ２を
ガス供給管２ｄを通してチャンバ２内に供給すると共に
、カソード電極２ｂに高周波電源２Ｃから高周波電力を
投入してカソード電極２ｃと基板ホルダ間のチャンバ内
２にプラズマを生成する。こうしたプラズマの生成によ
り前記原料ガスが下記（２）式に示すように反応してガ
ラス基板１１の５ｉＯ２Ｎ１３上にアモルファスシリコ
ン（以下、ａ−９１と称す）膜１４が成膜される（第２
図（Ｃ）図示）。
Ｓｉ Ｈ５＋Ｈ２”ａ−Ｓｉ ＋３Ｈ２−（２）次いで
、前記第２のチャンバ２内への原料ガスの供給停止、カ
ソード電極２ｂへの高周波電力の投入停止を行なった後
、第４のゲートバルブ９４を開き、ガラス基板を第２の
バッファ室８に搬送し、更に第４のゲートバルブ９４を
閉じる。つづいて、バッファ室８の真空ポンプ８ａを作
動して該バッファ室８内を真空排気した後、ガス供給管
８ｂからＡｒガスを供給して前段の第２のチャンバ２の
成膜１−程で付むした原料ガスをＡ「ガスで置換し、除
去する。
、前記第２のチャンバ２内への原料ガスの供給停止、カ
ソード電極２ｂへの高周波電力の投入停止を行なった後
、第４のゲートバルブ９４を開き、ガラス基板を第２の
バッファ室８に搬送し、更に第４のゲートバルブ９４を
閉じる。つづいて、バッファ室８の真空ポンプ８ａを作
動して該バッファ室８内を真空排気した後、ガス供給管
８ｂからＡｒガスを供給して前段の第２のチャンバ２の
成膜１−程で付むした原料ガスをＡ「ガスで置換し、除
去する。
次いで、第２のバッファ室８内へのＡｒガスの供給を停
止し、第５のゲートバルブ９５を開き、第２のバッファ
室８内のガラス基板を第３のチャンバ３内に搬送した後
、第５のゲートバルブ９５を閉じる。つづいて、真空ポ
ンプ３ａを作動して第３のチャンバ３内を真空排気した
後、半導体保護膜用原料ガスとしてのＭｏＦ６及びＨ２
をガス供給管３ｄを通してチャンバ３内に供給すると共
に、カソード電極３ｂに高周波電源３ｃから高周波電力
を投入してカソード電極３Ｃと基板ホルダ間のチャンバ
内３にプラズマを生成する。こうしたプラズマの生成に
より前記原料ガスが下記（３）式に示すように反応して
ガラス基板１１のａ−３ｌ膜１４上にＭ 。
止し、第５のゲートバルブ９５を開き、第２のバッファ
室８内のガラス基板を第３のチャンバ３内に搬送した後
、第５のゲートバルブ９５を閉じる。つづいて、真空ポ
ンプ３ａを作動して第３のチャンバ３内を真空排気した
後、半導体保護膜用原料ガスとしてのＭｏＦ６及びＨ２
をガス供給管３ｄを通してチャンバ３内に供給すると共
に、カソード電極３ｂに高周波電源３ｃから高周波電力
を投入してカソード電極３Ｃと基板ホルダ間のチャンバ
内３にプラズマを生成する。こうしたプラズマの生成に
より前記原料ガスが下記（３）式に示すように反応して
ガラス基板１１のａ−３ｌ膜１４上にＭ 。
膜１５が成膜される（第２図（ｄ）図示）。
Ｍｏ Ｆ ｂ ＋ ３ Ｈ２−Ｍｏ ＋ ６ ＨＦ ＝
１３）次いで、前記第３のチャンバ３内への原料ガスの
供給停止１−１真空排気停止ト、カソード電極３ｂへの
高周波電力の投入停止を行なった後、第６のゲートバル
ブ９ｂを開き、ガラス基板を搬出部６から取出す。この
時、ａ−８ｉ膜１４表面にはＭｏ成膜５が被覆されてい
るため、大気に曝しても該ａ −８ｉ膜１４の汚染を防
止できる。つづい□て、ガラス基板１１上のＭｏ成膜５
及びａ−Ｓｉ膜１４をバターニングしてａ−５Ｉからな
る半導体領域１６を形成すると共に、該半導体領域１６
に上面にＭｏパターン１７．１７が被覆されたソース、
ドレイン領域１８．１９を形成し、更に５ｉ０２膜１３
上の一部に画素電極２０を形成した後、前記ソース領域
１８のＭｏパターン１７及び前記画素電極２０と接続さ
れるソース電極２１と前記ドレイン領域１９のＭｏパタ
ーン１７と接続されるドレイン電極２２を形成して薄膜
トランジスタを製造する（第２図（ｅ）図示）。こうし
た薄膜トランジータの製造において、ソース、ドレイン
領域１８．１９とソース、ドレイン電極２Ｌ ２２との
間にＭｏパターン１７．１７を介在することによってそ
れらをオーミック接続できる。
１３）次いで、前記第３のチャンバ３内への原料ガスの
供給停止１−１真空排気停止ト、カソード電極３ｂへの
高周波電力の投入停止を行なった後、第６のゲートバル
ブ９ｂを開き、ガラス基板を搬出部６から取出す。この
時、ａ−８ｉ膜１４表面にはＭｏ成膜５が被覆されてい
るため、大気に曝しても該ａ −８ｉ膜１４の汚染を防
止できる。つづい□て、ガラス基板１１上のＭｏ成膜５
及びａ−Ｓｉ膜１４をバターニングしてａ−５Ｉからな
る半導体領域１６を形成すると共に、該半導体領域１６
に上面にＭｏパターン１７．１７が被覆されたソース、
ドレイン領域１８．１９を形成し、更に５ｉ０２膜１３
上の一部に画素電極２０を形成した後、前記ソース領域
１８のＭｏパターン１７及び前記画素電極２０と接続さ
れるソース電極２１と前記ドレイン領域１９のＭｏパタ
ーン１７と接続されるドレイン電極２２を形成して薄膜
トランジスタを製造する（第２図（ｅ）図示）。こうし
た薄膜トランジータの製造において、ソース、ドレイン
領域１８．１９とソース、ドレイン電極２Ｌ ２２との
間にＭｏパターン１７．１７を介在することによってそ
れらをオーミック接続できる。
しかして、本発明によればガラス基板１１を大気に曝す
ことなく第１〜第３のチャンバ１〜３内に連続して搬送
し、各チャンバ１〜３内でプラズマＣＶＤを行なうため
、ガラス基板１１上に汚染等のない膜質が良好な５ｈｏ
２膜１３、ａ−３ｉ膜１４及びＭｏｒＩＡ１５を夫々成
膜できる。特に、大気中での汚染を受は易すく、かつ薄
膜トランジスタの動作上極めて重要な半導体領域１６等
と用いられるａ −Ｓｔ膜１４の成膜後、大気に曝すこ
となくそのまま次の成膜工程に搬送できるため、汚染な
いａ −３ｉ膜１４を有する三層薄膜を簡単な操作によ
り効率的に形成できる。従って、かかる三層薄膜の形成
後、第２図（ｅ）に示すようにバターニング等の処理を
施すことによって、特性の安定した高品質の薄膜トラン
ジスタを高歩留りで製造できる。
ことなく第１〜第３のチャンバ１〜３内に連続して搬送
し、各チャンバ１〜３内でプラズマＣＶＤを行なうため
、ガラス基板１１上に汚染等のない膜質が良好な５ｈｏ
２膜１３、ａ−３ｉ膜１４及びＭｏｒＩＡ１５を夫々成
膜できる。特に、大気中での汚染を受は易すく、かつ薄
膜トランジスタの動作上極めて重要な半導体領域１６等
と用いられるａ −Ｓｔ膜１４の成膜後、大気に曝すこ
となくそのまま次の成膜工程に搬送できるため、汚染な
いａ −３ｉ膜１４を有する三層薄膜を簡単な操作によ
り効率的に形成できる。従って、かかる三層薄膜の形成
後、第２図（ｅ）に示すようにバターニング等の処理を
施すことによって、特性の安定した高品質の薄膜トラン
ジスタを高歩留りで製造できる。
また、各チャンバ１〜３間にバッファ室７．８を設けた
構造の連続プラズマＣＶＤ装置を用いれば、各チャンバ
１〜３内の原料ガスがゲートバルブの開閉動作において
相互に流入するのを防止して、膜質の安定した５１０２
膜等を成膜できる。
構造の連続プラズマＣＶＤ装置を用いれば、各チャンバ
１〜３内の原料ガスがゲートバルブの開閉動作において
相互に流入するのを防止して、膜質の安定した５１０２
膜等を成膜できる。
なお、上記実施例では半導体保護膜としてＭ。
膜を用いたが、これに限定されず、ｗ、Ｔａ。
Ｃｒ等の半導体膜への汚染を防止し得る金属膜を用いれ
ばよい。
ばよい。
［発明の効果］
以上詳述したＩＪ日＜、本発明の薄膜形成方法によれば
絶縁膜、半導体膜及び半導体保護膜を大気に曝すことな
く連続的に成膜して該半導体膜への汚染防止、作業能率
の向上を達成でき、ひいては薄膜トランジスタの製造に
適用することによって高品質化、高歩留り化を図ること
ができる等顕著な効果を奏するものである。
絶縁膜、半導体膜及び半導体保護膜を大気に曝すことな
く連続的に成膜して該半導体膜への汚染防止、作業能率
の向上を達成でき、ひいては薄膜トランジスタの製造に
適用することによって高品質化、高歩留り化を図ること
ができる等顕著な効果を奏するものである。
第１図は本発明の実施例で使用した連続プラズマＣＶＤ
装置を示す概略図、第２図は本実施例の薄膜トランジス
タ製造工程を示す断面図である。 １〜３・・・チャンバ、１ａ１２ａｓ ３ａｓ ７ａｓ
８ａ・”真空ポンプ、ｌｂ、 ２ｂ、 ３ｂ・・・カ
ソード電極、ｌｄ、 ２ｄ、 ３ｄ・・・原料ガス供給
管、４・・・基板ホルダ、７．８・・・バッファ室、９
、〜９．・・・ゲートバルブ、１０・・・プラズマ、１
１・・・ガラス基板、１２・・・ゲート電極、１３・・
・５ｉ０２膜、１４−ａ −Ｓ ｉ膜、１５−Ｍｏ膜、
ｔ ｅ −・・半導体領域、１８・・・ソース領域、１
９・・・ドレイン領域。 出願人代理人 弁理士 鈴江武彦
装置を示す概略図、第２図は本実施例の薄膜トランジス
タ製造工程を示す断面図である。 １〜３・・・チャンバ、１ａ１２ａｓ ３ａｓ ７ａｓ
８ａ・”真空ポンプ、ｌｂ、 ２ｂ、 ３ｂ・・・カ
ソード電極、ｌｄ、 ２ｄ、 ３ｄ・・・原料ガス供給
管、４・・・基板ホルダ、７．８・・・バッファ室、９
、〜９．・・・ゲートバルブ、１０・・・プラズマ、１
１・・・ガラス基板、１２・・・ゲート電極、１３・・
・５ｉ０２膜、１４−ａ −Ｓ ｉ膜、１５−Ｍｏ膜、
ｔ ｅ −・・半導体領域、１８・・・ソース領域、１
９・・・ドレイン領域。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 互いに開閉扉を介して連通された第１〜第３のチャン
バと、これら各チャンバ内に配置されたカソード電極板
と、前記各チャンバに設けられた排気管と、前記各チャ
ンバに設けられたガス供給管とを備えた連続プラズマＣ
ＶＤ装置を用いて薄膜を形成する方法であって、 前記第１のチャンバ内に基板が載置されたアノード電極
としての基板ホルダを搬送した後、該チャンバ内を真空
排気し、絶縁膜生成用原料ガスをガス供給管を通してチ
ャンバ内に供給し、更にカソード電極に高周波電力を投
入して該カソード電極と基板ホルダ間にプラズマを生成
して該ホルダ上の基板表面に絶縁膜を成膜する工程と、 前記第１のチャンバ内への原料ガスの供給停止カソード
電極への高周波電力の投入停止を行ない、第１、第２の
チャンバ間の開閉扉を開いて基板ホルダを第２のチャン
バ内に搬送し、該開閉扉を閉じた後、該チャンバ内を真
空排気し、半導体膜生成用原料ガスをガス供給管を通し
てチャンバ内に供給し、更にカソード電極に高周波電力
を投入して該カソード電極と基板ホルダ間にプラズマを
生成して該ホルダ上の基板表面の絶縁膜上に半導体膜を
成膜する工程と、 前記第２のチャンバ内への原料ガスの供給停止、カソー
ド電極への高周波電力の投入停止を行ない、第２、第３
のチャンバ間の開閉扉を開いて基板ホルダを第３のチャ
ンバ内に搬送し、該開閉扉を閉じた後、該チャンバ内を
真空排気し、半導体保護膜生成用原料ガスをガス供給管
を通してチャンバ内に供給し、更にカソード電極に高周
波電力を投入して該カソード電極と基板ホルダ間にプラ
ズマを生成して該ホルダ上の基板表面の半導体膜上に半
導体保護膜を成膜する工程と、 を具備したことを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP988288A JPH01184928A (ja) | 1988-01-20 | 1988-01-20 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP988288A JPH01184928A (ja) | 1988-01-20 | 1988-01-20 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184928A true JPH01184928A (ja) | 1989-07-24 |
Family
ID=11732526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP988288A Pending JPH01184928A (ja) | 1988-01-20 | 1988-01-20 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184928A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US5888855A (en) * | 1994-12-14 | 1999-03-30 | Kabushiki Kaisha Toshiba | Method of manufacturing active matrix display |
| US6177302B1 (en) | 1990-11-09 | 2001-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using multiple sputtering chambers |
| US6380011B1 (en) | 1998-08-07 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
| US7462515B2 (en) | 1990-11-13 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
-
1988
- 1988-01-20 JP JP988288A patent/JPH01184928A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
| US6261877B1 (en) | 1990-09-11 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US6177302B1 (en) | 1990-11-09 | 2001-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using multiple sputtering chambers |
| US6566175B2 (en) | 1990-11-09 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US7462515B2 (en) | 1990-11-13 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US5888855A (en) * | 1994-12-14 | 1999-03-30 | Kabushiki Kaisha Toshiba | Method of manufacturing active matrix display |
| US6380011B1 (en) | 1998-08-07 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US7351617B2 (en) | 1998-08-07 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6984595B1 (en) | Layer member forming method | |
| US6786997B1 (en) | Plasma processing apparatus | |
| EP0630990B1 (en) | Method of limiting sticking of body to a susceptor in a deposition treatment | |
| KR100355321B1 (ko) | 성막방법및장치 | |
| JPH03166373A (ja) | インライン型ｃｖｄ装置 | |
| EP0630989B1 (en) | Method of plasma chemical vapor deposition of layer with improved interface | |
| JPH11200035A (ja) | スパッタ化学蒸着複合装置 | |
| JP3909608B2 (ja) | 真空処理装置 | |
| JPH01184928A (ja) | 薄膜形成方法 | |
| JPS61232613A (ja) | プラズマ気相反応装置 | |
| KR100710401B1 (ko) | Ｃｖｄ장치 및 그 기판세정방법 | |
| JP2002180257A (ja) | プラズマ処理装置と薄膜形成方法および表面処理方法 | |
| WO2021060047A1 (ja) | 半導体装置の製造方法及び成膜装置 | |
| JP3563565B2 (ja) | 排気装置および排気方法 | |
| JP4364335B2 (ja) | スパッタリング装置 | |
| JP2007221171A (ja) | 異種薄膜作成装置 | |
| JP3395180B2 (ja) | 基板処理装置 | |
| JPH0436452B2 (ja) | ||
| JP3071517B2 (ja) | ゲートバルブ | |
| JP3976386B2 (ja) | フッ素ガスを用いた選択ｃｖｄ方法 | |
| JPH0324274A (ja) | 気相成長装置 | |
| JPS61110772A (ja) | 多層薄膜形成装置 | |
| JPH11145084A (ja) | コンタクト膜バリア膜連続作成装置及び異種薄膜連続作成装置 | |
| JP2005232490A (ja) | 薄膜製造装置、薄膜製造方法および薄膜製造装置のクリーニング方法 | |
| TW202336830A (zh) | 薄膜沉積方法 |