JPH01174121A - Ａ／ｄコンバータにおける入出力特性補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ＤＡＴ（ディジタル・オーディオ。

テープレコーダ）等のディジタルオーディオ機器に適用
されるＡ／Ｄコンバータに係り、特に、過大なアナログ
入力信号によって生じる波形クリップを防止することが
できるＡ／Ｄコンバータにおける入出力特性補正方法に
関する。

「従来の技術」 従来、ＤＡＴにおけるアナログ入力系回路は、第２図に
示すように構成されていた。この図において、外部装置
（ＣＤプレーヤー等）から入力端子Ｔｉｎに供給された
アナログ入力信号は、操作パネル面に設けられたレベル
調整器（録音レベル調整用ボリューム）ｌで減衰された
上で、Ａ／Ｄコンバータ２へ供給され、このＡ／Ｄコン
バータ２によって１６ビツトのディジタル出力データに
変換された後、ディジタル録音系回路３へ供給される。

上記レベル調整器１の出力（上、操作パネル面に設けら
れたディジタル表示式のレベルメータ４にも供給されて
おり、このレベルメータ４によってＡ／Ｄコンバータ２
への入力レベル（録音レベル）が表示されるようになっ
ている。ここで、レベルメ−タ４の表示がＯｄＢを示し
ている場合、録音レベルが最上限であること、すなわち
、アナログ入力信号がＡ／Ｄコンバータ２の入力レンジ
の上限値に達していることが示され、この場合Ａ／Ｄコ
ンバータ２の出力データの１６ビツト全てが有効となる
フルビットとなっている。

「発明が解決しようとする問題点」 ところで、上述したＤＡＴにおいて、例えばＣＤプレー
ヤーから出力される音楽ソースを録音する場合、実際の
録音に先だって、録音すべき音楽ソースの最もレベルが
高いと思われる部分を選択し、その部分のアナログ信号
を入力端子Ｔｉｎへ入力した状態で、レベル調整器ｌを
手動調整して録音レベルの設定を行なう。この場合、ダ
イナミックレンジを有効に活用するためには、レベルメ
ータ４の表示が閃からＯｄＢまでフルスケールにわたっ
て振れるように調整しなければならない。しかし、レベ
ルメータ４の表示がＯｄＢを越えることがあってはなら
ない。なぜなら、録音レベルがＡ／Ｄコンバータ２の入
力レンジの上限を越えると、Ａ／Ｄコンバータ２の出力
データがフルビットとなり、その出力データは、元のア
ナログ入力信号波形の頂部が切り取られた歪んだ波形に
対応したデータとなり、いわゆる波形クリップが生じて
しまうためである。このような波形クリップを防ぐため
には、録音レベルを細心の注意を払って調整しなければ
ならず、極めて煩雑な操作が要求されるという問題があ
った。

そこで、図に点線で示すように、Ａ／Ｄコンバータ２と
ディジタル録音系回路３との間に、ＤＳＰ（ディジタル
信号処理用プロセッサ）を設け、このＤＳＰが、Ａ／Ｄ
コンバータ２の出力データを常時監視し、その出力デー
タがフル・ビットとなって、波形クリップが生じた時点
でレベル調整器ｌの減衰量を増加させるようにしたもの
が提案されている。しかしながら、波形クリップが生じ
てから、実際にレベル調整器ｌの減衰量が増加するまで
の応答時間が少なからず存在するので、瞬間的な波形ク
リップについては防ぎ得ないという問題があった。また
、レベル調整器ｌの減衰量を変化させるので、録音レベ
ルが変動してしまうという問題もあった。

この発明は上述した事情に鑑みてなされたもので、過大
なアナログ入力信号によって生じる波形クリップを防止
することができるのは勿論のこと、瞬間的な波形クリッ
プや、録音レベルの変動をも防止することができるＡ／
Ｄコンバータにおける入出力特性補正方法を提供するこ
とを目的としている。

「問題点を解決するための手段」 この発明は、アナログ入力信号をｍビットのディジタル
出力データに変換するとともに入力レンジが任意に設定
可能なＡ／Ｄコンバータにおいて、前記Ａ／Ｄコンバー
タの出力データの全ビットが有効とならない定常時にお
いては、該出力データの各ビットを下位方向へ各々ｎビ
ットシフトし、Ｃｍ　−ｎ）ビットのデータとして出力
し、前記出力データの全ビットが有効となった時点で、
前記Ａ／Ｄコンバータの入力レンジを２ｎ倍に設定し直
すとともに、該出力データをビットシフトせずに出力す
ることを特徴としている。

「作用」 上述した方法によれば、Ａ／Ｄコンバータの出力データ
の全ビットが有効とならない定常時においては、アナロ
グ入力信号が規定値未満であると見なされ、出力データ
の各ビットが下位方向へ各々ｎビットシフトされ、（ｍ
−ｎ）ビットのデータとして出力される。また、出力デ
ータの全ビットが有効となった時点で、アナログ入力信
号が規定値に達したと見なされ、Ａ／Ｄコンバータの入
力レンジが２ｎ倍に設定変更されるともに、その出力デ
ータがビットシフトされずに出力される。これにより、
規定値を越えるような過大なアナログ入力信号に対して
も、ｎビットすなわち（ｎＸ６）ｄＢの余裕が生じ、波
形クリップに対して迅速に対応することができ、また、
従来のようにアナログ入力信号のレベルを変化させる場
合と異なり、録音レベルが変動することもない。

「実施例」 以下、図面を参照し、この発明の実施例について説明す
る。

第１図はこの発明の一実施例の構成を示すブロック図で
ある。この図において、５はレベル調整器１から供給さ
れるアナログ入力端子Ｖｉｎを、■６ビツト（Ｄ　Ｂ　
、、〜ＤＢＯ）のディジタル出力データに順次変換する
逐次比較型のＡ／Ｄコンバータであり、アナログ入力電
圧ＶｉｎとＤ／Ａコンバータ８の出力電圧Ｖｒとを比較
するアナログコンパレータ６と、このアナログコンパレ
ータ６の出力に基づいて出力データの各ビットＤ　Ｂ　
＋　ｓ〜Ｄ　Ｂ　ｏを順次決定する逐次比較ロジック７
と、この逐次比較ロジック７から出力される出力データ
の各ビットＤ　Ｂ　、Ｓ〜ＤＢ、の重みに対応した出力
電圧Ｖｒを発生するＤ／Ａコンバータ８とから構成され
ている。そして、このＡ／Ｄコンバータ５は、内部のＤ
／Ａコンバータ８に入力される基準電圧Ｖ　ｒｅｒに応
じてアナログ入力電圧レンジが設定されるようになって
おり、この入力電圧レンジの上限値に対応したアナログ
入力電圧Ｖｉｎが入力されると、その出力データはフル
ビットとなり、各ビットＤＢ　Ｉｓ””’　Ｄ　Ｂ　ｏ
は全て“ｌ”となる。

上述したＡ／Ｄコンバータ５から順次出力される１６ビ
ツトの出力データは、ＤＳＰ　ｌ　Ｏを介して、デジタ
ル録音系回路３へ供給され、データ変調回路１３、記録
アンプ１４および磁気ヘッド１５を介して、ＤＡＴ用の
磁気テープに磁気記録される。また、１６は基準電圧切
換回路であり、ＤＳＰＩＯから供給されるレンジ切換信
号Ｓｒに基づいて、Ａ／Ｄコンバータ５へ供給する基準
電圧Ｖ　ｒ＋Ｊを２段階に切り換える。すなわち、この
基準電圧切換回路１６は、供給されるレンジ切換信号Ｓ
ｒが“０″レベルの場合、Ａ／Ｄコンバータ５の入力電
圧レンジを規定値Ｖｓとするための基準電圧Ｖ　ｒｅｆ
を出力し、レンジ切換信号Ｓｒが“ｌ”レベルの場合、
入力電圧レンジを規定値Ｖｓの２倍とするための基準電
圧Ｖ　ｒｅｆを出力する。

また、上記ＤＳＰＩＯは、ディジタル信号処理のアルゴ
リズムを高速に実行するｌチップ・マイクロコンピュー
タであり、その内蔵メモリには、Ａ／Ｄコンバータ５の
出力データに基づいて、次のような判断と処理を実行す
るためのプログラムが予め記憶されている。

■Ａ／Ｄコンバータ５の出力データの各ビットＤ　Ｂ　
＋　ｓ〜Ｄ　Ｂ　ｏが全て“ｌ”である（フルビット）
か否かをデータ毎に（バイト単位で）判断する。

■出力データがフルビットでない場合は、この出力デー
タの各ビットＤ　Ｂ　Ｉｓ　−Ｄ　Ｂ　ｏを下位方向へ
各々１ビツトシフトするとともに、ＭＳＢ（最上位ビッ
ト）であるビットＤ　Ｂ　ｒ　ｓを“０”とし、１５ビ
ツトのデータとして次段のディジタル録音系回路３へ出
力する。

■出力データがフルビットとなった時点で、Ａ／Ｄコン
バータ５の入力電圧レンジを規定値Ｖｓの２倍の値に設
定し直すとともに、Ａ／Ｄコンバータから出力される出
力データをビットシフトせずに、そのまま１６ビツトの
データとして次段のディジタル録音系回路３へ出力する
。

次に、上述した一実施例の動作について説明する。

まず、録音開始する前に、レベルメータ４の表示がほぼ
フルスケールにわたって振れるように、レベル調整！、
１を手動で調整する。この場合、さほど厳密な調整を行
う必要はなく、レベルメータ４の表示が希にＯｄＢを越
えることがあっても構わない。

これにより、外部装置から入力端子Ｔｉｎに供給された
録音すべきアナログ入力信号は、レベル調整器１でほぼ
規定値Ｖｓ以下に減衰された上で、アナログ入力端子Ｖ
ｉｎとして、Ａ／Ｄコンバータ５へ供給される。

そして、アナログ入力端子Ｖｉｎが規定電圧Ｖｓ未満の
定常時においては、ＤＳＰＩＯは“０２レベルのレンジ
切換信号Ｓｒを基準電圧切換回路１６へ供給しており、
これによりＡ／Ｄコンバータ５の入力電圧レンジが規定
値Ｖｓに設定されている。

このような定常時において、ＤＳＰ　１０はＡ／Ｄコン
バータ５の出力データの各ビットＤＢ、５〜ＤＢｏを下
位方向へ各々」ビットシフトするとと乙に、ＭＳＨのビ
ットＤＢＩ６を“０“とじて、実質的に１５ビツトのデ
ータとして後段のディジタル録音系回路３へ供給してい
る。

次に、アナログ入力電圧Ｖｉｎか規定電圧Ｖｓに達した
時点、すなわち、１６ビツトの出力データがフルビット
となった時点で、これがＤＳＰ　Ｉ　Ｏによって判断さ
れると、ＤＳＰ　１０はレンジ切換信号Ｓｒを“ｌ”レ
ベルとする。これにより、基準電圧切換回路１６によっ
て、Ａ／Ｄコンバータ５の入力電圧レンジが規定値Ｖｓ
の２倍の値に設定変更される。また、ＤＳＰ　Ｉ　Ｏは
、Ａ／Ｄコンバータ５の出力データをビットシフトせず
に、そのまま１６ビツトのデータとして次段のディジタ
ル録音系回路３へ出力する。

以上の動作より、規定値Ｖｓを越えるような過大なアナ
ログ入力電圧Ｖｉｎに対しても、１ビツトすなわち６ｄ
Ｂの余裕を有しているので、波形クリップに対して迅速
に対応することができ、また、従来のように、波形クリ
ップが生じた時点で、アナログ入力電圧Ｖｉｎのレベル
を変化させるのと異なり、録音レベルが変動することも
ない。

なお、上述した一実施例においては、定常時において１
ビツトだけシフトして出力するようにしたが、これを、
ｎ（＝２゜３．・・・）ビットシフトさせ、出力データ
がフルビットとなった時点で、Ａ／Ｄコンバータ５の入
力レンジを２°倍に設定し直すようにしても構わない。

「発明の効果」 以上説明したように、この発明によれば、Ａ／Ｄコンバ
ータから出力されるｌビットの出力データの全ビットが
有効とならない定常時においては、アナログ入力信号が
規定値未満であると見なして、出力データの各ビットを
下位方向へ各々ｎビットシフトして、（ｍ−ｎ）ビット
のデータとして出力し、また、出力データの全ビットが
有効となった時点で、アナログ入力信号が規定値に達し
たと見なして、Ａ／Ｄコンバータの入力レンジを２ｎ倍
に設定し直すとともに、その出力データをビットシフト
せずに出力するようにしたので、規定値を越えるような
過大なアナログ入力信号に対しても、ｎビットすなわち
（ｎＸ６）ｄＢの余裕が生じ、これにより、波形クリッ
プに対して迅速に対応することができ、また従来のよう
にアナログ入力信号のレベルを変化させる場合と異なり
、録音レベルが変動することがなく、この結果、瞬間的
な波形クリップや録音レベルの変動を防止することがで
きるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は従来のＤＡＴのアナログ入力系回路の構成を示
すブロック図である。 ５・・・・・逐次比較型Ａ／Ｄコンバータ、１０・・・
・・・ＤＳＰ、＋６・・・・・・基準電圧切換回路。

Claims (1)

1. 【特許請求の範囲】 アナログ入力信号をｍビットのディジタル出力データに
   変換するとともに入力レンジが任意に設定可能なＡ／Ｄ
   コンバータにおいて、 前記Ａ／Ｄコンバータの出力データの全ビットが有効と
   ならない定常時においては、該出力データの各ビットを
   下位方向へ各々１ビットシフトし、（ｍ−ｎ）ビットの
   データとして出力し、 前記出力データの全ビットが有効となった時点で、前記
   Ａ／Ｄコンバータの入力レンジを２＾ｎ倍に設定し直す
   とともに、該出力データをビットシフトせずに出力する
   ことを特徴とするＡ／Ｄコンバータにおける入出力特性
   補正方法。