JPH01169680A - 画像用デユアルポートランダムアクセスメモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像処理装置等の映像の記憶、保持に使用
する画像用デュアルポートランダムアクセスメモリ（以
下、画像用デュアルポート几ＡＭという）の制御回路に
関するものである。

〔従来の技術〕

第５図は従来のカラーの複合映像信号を画像用デュアル
ポー）ＲＡＭに記録する記録装置のブロック図であシ、
図において、１はカラーの複合映像信号を輝度Ｙ信号成
分と色度Ｃ信号成分とに分解する輝度色度分離回路（以
下、ＹＣ分離回路という）、２は分離された色度Ｃ信号
を基に赤几又は青Ｂの原色信号から輝度Ｙ成分を差引い
た色差信号Ｒ−Ｙ、Ｂ−Ｙを復調する色差復調回路、３
は復調された色差信号Ｒ−Ｙ、Ｂ−Ｙを時分割で多重す
るマルチプレクサ、４はクランプ回路、５はアナログ・
ディジタル変換回路（以下、ＡＤ変換回路という）、６
，７は１〜５の各回路によって処理された映像信号の色
情報を記録する色差信号Ｒ−Ｙ用および色差信号Ｂ−Ｙ
用の画像用デュアルポー）ＲＡＭ、８は輝度Ｙ信号をペ
デスタルレベルにクランプするペデスタルクランプ回路
、９は輝度Ｙ信号をアナログデータからディジタルデー
タに変換するＡＤ変換回路、１０はＡＤ変換された輝度
Ｙ信号のデータの時間軸を変換する直並列変換回路、１
１は８〜１０の回路で処理された映像の輝度Ｙ信号のデ
ータを記憶、保持する画像用デュアルポー）ＲＡＭ、１
２は同期信号再生回路、１３．１４は画像用デュアルポ
ート几ＡＭ６．７．１１の動作タイミングやアドレスを
制御するタイミング発生回路及びアドレス制御回路であ
る。

次に動作について説明する。適当な前処理を施されたカ
ラーの複合映像信号は、ＹＣ分離回路１によって輝度Ｙ
信号成分と色度Ｃ信号成分が分離される。色度Ｃ信号成
分は色差復調回路２によって更に赤Ｒ２青Ｂの原色信号
から輝度Ｙ信号成分を差し引いた色差信号几−Ｙ、Ｂ−
ＹＫ復調される。このようにして再生された色差信号Ｒ
−Ｙ。

Ｂ−Ｙは、輝度Ｙ信号に比べてその中に含まれる周波数
成分が低いためサンプリング周波数を低くしても視覚上
、解像度は大きく低下することはないという特性から、
マルチプレクサ３によって時分割に選択され、データ量
が圧縮される。このような処理を施された信号は、クラ
ンプ回路４を通った後、ＡＤ変換回路５によってディジ
タルデータに変換され、色差信号記録用の画像用デュア
ルポート几ＡＭ５，７にシリアルボートがら入力される
。ただし、マルチプレクサ３が色差信号比−Ｙ、Ｂ−Ｙ
のいずれのデータを出方しているかによって、色差信号
記録用のＲＡＭ６あるいは色差信号Ｂ−Ｙ用のＲＡＭ７
の適当な方のＲＡＭがタイミング発生器１３によって選
択、制御されて、データの書込みが行われる。また、Ｙ
Ｃ分離回路１によって分離再生された輝度Ｙ信号は、ペ
デスタルクランプ回路８によってクランプされた後、Ａ
Ｄ変換回路９に入力され、ディジタルデータに変換され
る。ディジタルデータに変換された輝度Ｙ信号のデータ
は、直並列変換回路１０によってサンプリング周波数の
低い色差信号のデータの取込みタイミングと同じになる
ように変換されて、輝度信号記録用デュアルポー）ＲＡ
Ｍ１１に記録される。筐だ、同期再生回路１２によって
、水平同期信号（以下、ＨＤという）、垂直同期信号（
以下、ＶＤという）等の同期信号が復調される。

画像用デュアルポー１１’ＬＡＭ６　、７　、１１の諸
動作のタイミングの制御は、ＨＤ、ＶＤ等の同期信号を
基にしてタイミング発生回路１３によって行なわれる。

また、画像用デュアルポート几ＡＭ５゜７．１１のＲＡ
Ｍエリア及びこれら画像用デュアルポートｆ（、ＡＭｆ
ｉ　、　７　、１１のシリアルデータレジスタ内のデー
タをアクセスするアドレスは、アドレス制御回路１４に
よって行われている。

〔発明が解決しようとする問題点〕

従来の画像用デュアルポー）ＲＡＭ制御回路は以上のよ
うに構成されているので、色差信号比−Ｙ、Ｂ−Ｙのデ
ータを更に間引いて記録する場合、例えば、色差信号Ｒ
−Ｙ、Ｂ−Ｙのデータの取込みをライン毎に切換えるこ
とによって、例えば色差信号のデータを圧縮して記録し
ようとする場合には、画像用デュアルポーｈＲＡＭ内で
のシリアルデータデータレジスタからＲＡＭエリアへの
データ転送の際の転送アドレスやタイミング信号の制御
が複雑になシ、周辺回路が大きくなるなどの問題点があ
った。

この発明は上記のような問題点を解消するためになされ
たもので、画像用デュアルポート几ＡＭを制御する周辺
回路部の構成を簡単にすることができる画像用デュアル
ポー）ＲＡＭ制御回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る画像用デュアルポー）Ｒ，ＡＭ制御回路
は、ライン毎に変化する同種の信号の各データの取込み
タイミングを補正するｌライン遅延用ラインメモリを、
画像用デュアルポー）ＲＡＭの入力側に設けたものであ
る。

〔作　用〕

この発明における１ライン遅延用ラインメモリは、同種
の信号の各データの位相が合致するため、画像用デュア
ルポートＲＡＭへのデータの取込みタイミング、データ
の転送のタイミング等の諸制御が容易に行なえるように
なる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１〜１４は前述した従来技術を示す第５図
と同一、又は相当部分、１５はＡＤ変換回路５と画像用
デュアルポー）ＲＡＭ６との間に設けられてライン毎に
変化する色差信号比−Ｙのデータを１ライン遅延する１
ライン遅延用ラインメモリである。

次に動作について説明する。このように構成された画像
用デュアルポー）ＲＡＭ制御回路では、ｌライン遅延用
ラインメモリ１５がＡＤ変換回路５と色差信号比−Ｙ記
録用の画像用デュアルポー）ＲＡＭ５のデータ入力部と
の間に接続されているため、色差信号のデータがライン
毎に入れ換っているにもかかわらず、第２図に示すよう
に画像用デュアルポート几ＡＭ５にデータを取込むべき
タイミングは、色差信号Ｂ−Ｙ記録用の画像用デュアル
ポート几ＡＭ７と同じになるため、データの取込み、転
送等の諸タイミング制御及びアドレス制御のタイミング
発生回路１３及びアドレス制御回路１４を共通に構成す
ることができる。

なお、上記実施例では、色差信号比−Ｙのデータに対し
てのみ１ライン遅延用ラインメモリ１５を設けたが、第
３図のように、更に、輝度Ｙ信号のデータに対してもｌ
ライン遅延用ラインメモリ１６を設け、かつ、輝度信号
のデータを奇数ラインと偶数ラインとで別々の画像用デ
ュアルポート几ＡＭ１７．１８に格納することによって
、第４図のように、色差、輝度信号のデータの区別なく
同じタイミングでデータを取込むことができるため、タ
イミング制御回路１３、アドレス制御回路１４は全て共
通にできて、周辺回路の構成が更に容易になる。また、
この時、輝度信号のデータを奇数２インと偶数ラインと
で別々の画像用デュアルポー）ＲＡＭ１７．１８に記録
することになるが、１画面を記録するデータ量そのもの
には変化かないため、何画面も記録するような場合には
、上記構成にすることによってメモリの使用数が増えて
、メモリの使用率が下がるということにはならない。

また、上記実施例では、色度Ｃ信号から色差信号Ｒ−Ｙ
、Ｂ−Ｙを可成した場合について説明したが、色差信号
の代シに色副搬送波上のベクトル平面上でＲ−Ｙ色差軸
から３３°シフトした広帯域軸（■軸）、該広帯域軸に
直交する狭帯域軸（Ｑ軸）に沿って色信号を再生したデ
ータを記録する場合にも、上記実施例と同様の構成が可
能である。

〔発明の効果〕

以上のように、この発明によれば、画像用テユアルボー
）ＲＡＭの入力側に１ライン遅延用ラインメモリを設け
、ライン毎に変化する同種の信号の各データの取込みタ
イミングを補正するように構成したので、同種の信号の
データ相互間の位相合せをすることができ、画像用デュ
アルポートＲＡＭ全体のアドレス、タイミング等の諸制
御が容易になり、このためこれらの制御回路を含む周辺
回路が簡単に構成でき、かつ価格も安価にすることがで
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による画像用デュアルポー
）Ｒ，ＡＭ制御回路を含むブロック図、第２図はその動
作を説明するタイミング図、第３図はこの発明の他の実
施例のブロック図、第４図はその動作説明のタイミング
図、第５図は従来の画像用デュアルポー）ＲＡＭ制御回
路を含むブロック図である。 ６．７は画像用デュアルポー）ＲＡＭ、１３はタイミン
グ発生回路、１４はアドレス制御回路、１５はｌライン
遅延用ラインメモリ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社

Claims (3)

【特許請求の範囲】
1. （１）アナログ・ディジタル変換されたカラー複合映像
   信号から分離された輝度信号のデータと色差信号のデー
   タとを別々に記録する各画像用デュアルポートランダム
   アクセスメモリの動作タイミングを制御するタイミング
   発生回路と、前記各画像用デュアルポートランダムアク
   セスメモリ内のデータをアクセスする際のこれら画像用
   デュアルポートランダムアクセスメモリ内のランダムア
   クセスメモリエリアでのアドレス及びこれら画像用デュ
   アルポートランダムアクセスメモリ内のシリアルデータ
   レジスタ内のアドレスを制御するアドレス制御回路とを
   備えた画像用デュアルポートランダムアクセスメモリ制
   御回路において、前記色差信号と前記輝度信号との異種
   の各データを別々に記録する前記各画像用デュアルポー
   トランダムアクセスメモリの中で、同種の２種の前記各
   データを記録する２つの前記画像用デュアルポートラン
   ダムアクセスメモリはそのうちの一方の入力段に、ライ
   ン毎に変化する前記データの取込みタイミングを補正す
   る１ライン遅延用ラインメモリが接続されていることを
   特徴とする画像用デュアルポートランダムアクセスメモ
   リ制御回路。
2. （２）前記１ライン遅延用ラインメモリは前記色差信号
   の各データを記録する前記各画像用デュアルポートラン
   ダムアクセスメモリの一方に対してのみ設けられている
   ことを特徴とする特許請求の範囲第１項記載の画像用デ
   ュアルポートランダムアクセスメモリ制御回路。
3. （３）前記１ライン遅延用ラインメモリは前記色差信号
   の各データを記録する前記各画像用デュアルポートラン
   ダムアクセスメモリの一方と、前記輝度信号の各データ
   を記録する前記各画像用デュアルポートランダムアクセ
   スメモリの一方とにそれぞれ設けられていることを特徴
   とする特許請求の範囲第１項記載の画像用デュアルポー
   トランダムアクセスメモリ制御回路。