JPH01169624A - 論理演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報検索に係り、特ｋｉ検索条件に１６．。

対してＡＮＤ　、ＯＲ、ＮＯＴなどの論理演算条件・を
設定する場に有効な回路に関する。

〔従来の技術〕

情報検索においては、あるレコードのあるフィー・ルド
が′″ＡＢＣであるものを検索するといった単５純な比
較演算だけでなく、フィールド１がＡＢＣ・でかつフィ
ールド２が′１２３　であるものを検索・するといった
複数の比較演算をＡＮＤ、ＯＲ，ＮＯＴ・などの論理演
算で結合した複合条件での検索が求・められる。　　　
　　　　　　　　　　　　　　　１０従来、この種の論
理演算を実現するものとして。

特開昭６０−２５１４３３号のようｋｉ複数の比較演算
績。

果をＲＡＭのアドレスとして入力し、ＲＡＭの出。

力として１ビツトのデータ出力を論理演算結果に。

使用する方法が取られていた。　　　　　　　　１５こ
の方式では、与えられたＮビットの演算結果。

を満足するＲ　Ａ　Ｍのアドレスに　１　そうでない所
。

に　０　を書込んでやれば良い。

例えば４ビツトのデータｈ１〜ｂ４が与えられた場。

合、論理演算（ｈｌＡＮＤ　ｂ２　）　ＯＲｂ４が与え
られると、。

ＲＡＭのアドレスＭ　Ｓ　Ｂ　ＶＣｂ４．　Ｌ　Ｓ　Ｂ
にｈ工を対応させるなら、　１　を書込むアドレスは１
６進記述にて３．７，８，９．Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ
である。

〔発明が解決しようとする問題点〕

上記発明では、比較演算のピット数が増加した場合ｋｉ
そのＲＡＭの書込み時間が増大するという問題があった
。つまり、ビット数をＮとするとＲＡＭの書込みエリア
は２Ｎとなり、Ｎが大きくなるとその時間が問題となる
。

本発明の目的は、この書込み時間の増大を防止すること
にある。

〔問題点を解決するための手段〕

上記目的は、ＲＡＭを使わずｋｉＮビットのうちから任
意の数のビットのＡＮＤ、及びＮＯＴを取り、この結果
を複数回ＯＲを取る事で実現できる。（又はＮビットの
うちから任意の数ビットのＯＲ，及びＮＯＴを取り、こ
の結果を複数回ＡＮＤを取る以下、ＡＮＤとＯＲを逆に
しても同様とする）。

これは、−膜内なＮビットの信号の論理演算式（ここで
ｂｎｍはｈ１〜ｚＮのうち１ピツトを選択し、ＮＯＴを
取るか取らないかしたもの） の形に展開できる事が知られているためである。

〔作用〕

第１の手段は、前記一般展開式のカッコの中のビット、
すなわち、ｂ１〜ｂ１．Ｊのうちのｎｔケを選択する事
を行う。また第２の手段は、この結果に対してＮＯＴを
取る／取らないの選択を行い、曲成のカッコノ中ｈｔｌ
−ｈｔｎｅの個々の値を出力する。

第３の手段は、これらｂｔ１〜ｂｔ□のＡＮＤを取りカ
ッコの中の演算を実行する。

第４の手段は、これらカッコ間のＯＲを取る演算を順次
実行する。

〔実施例〕

以下、本発明の一実施例を図により説明する。

本図で入力はＮビットの信号ｂ１〜ｂＮであり、出、３ 力結果はＯＵＴ信号１ビットである。入力信号は、演算
中ずつと固定値であるものとする。

６のメモリは２Ｎビツトのデータ幅を持ち、上位Ｎビッ
トは、入力信号のＮＯＴ演算を取る／取らないの選択を
行い、　１　が書込まれているビットはＮＯＴ演算を取
り　０　のビットが書込まれている所はＮＯＴ演算され
ない。また、下位ＮビットはＮビットの信号のうち必要
なビットを選択するもので、　１　が書き込まれると選
択を行わず、０が書込んだビットだＨＡＮＤＡＮＤ演算
という指定をしている。

まずリセット信号であるＲ８Ｔが真になると、７のアド
レスカウンタ及び６のＦＦがリセットされ出力が　Ｏと
なる。

ここでメモリの最初の番地が読み出される。このメモリ
のデータ出力の上位Ｎビットは、■のＥＸＯＲの入力と
なり、　１　に指定された所は、入力信号ｂｔの極性を
反転させて２のＯＲへの入力とし、　０　に指定された
所は入力信号ｈｔをそのまま２への入力とする。

、４ メモリのデータ出力の下位Ｎビットは、２のＯＲへの入
力となり、　１　に指定されたビットは、２のＯＲの出
力を強制的に　１　とさせ１次段３のＡＮＤの入力とし
ては他のビットのＡＮＤ演算に影響を与えない（ＡＮＤ
の結果は、他のビットのＡＮＤ演算結果にゆだねられる
）ものとし、　０に指定されたビットのみが１次段３の
ＡＮＤの有効な入力データビットとなる。

以上説明した様ｋｉ１のＥＸＯＲにて、入力Ｎビットの
反転／非反転を指定し、２のＯＲにて。

入力ＮビットのうちＡＮＤ演算を行うものだけを選び出
している。

さて、ここでクロックが来るたびｋｉ５のフリップフロ
ップでは過去の結果と、３の出力のＯＲを取ることで、
ノ回順次先程説明した論理演算式を実行することができ
る。

〔発明の効果〕

本発明によれば、ＡＮＤを取りたい数だけメモリにデー
タをセットすれば良いので、ソフトウェアのセット時間
が短縮できるという効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示す構成図である。 １　・・・　ＥＸＯＲゲ　−　　ト　、　　　　　２　
・・・　ＯＲゲ　−　　ト　。 ３　・・・　ＡＮＤ　　ゲ　−　　ト　、　　　　　　
　　　４　・・・　ＯＲゲ　−　　ト　。 ５・・フリップフロップ、６・・メモリ、７・・・アド
レスカウンタ。

Claims (1)

【特許請求の範囲】
1. １、Ｎビットの信号の任意のＡＮＤ、ＯＲ、ＮＯＴの論
   理演算をプログラマブルに行う事を目的とする回路にお
   いて、Ｎビット中の任意のｍ＿ｉビットを指定する情報
   をｊヶ分格納する第１の手段と、上記ｍ＿ｉビットのう
   ちのｋ＿ｉビットにＮＯＴを取る指定をする情報をｊヶ
   分格納する第２の手段と、上記ｋ＿ｉヶのＮＯＴの取ら
   れた情報と（ｍ＿ｉ−ｋ＿ｉ）ヶのＮＯＴの取られない
   情報のＡＮＤ又はＯＲを取る第３の手段と、上記ＡＮＤ
   又はＯＲの演算をｊ回順次、第１及び第２の手段を順次
   読出しながら実行する第４の手段と、上記第４の手段の
   出力をｊ回それぞれＯＲ又はＡＮＤを取る手段を設けた
   事を特徴とする論理演算回路。