JPH0296476A - ファクシミリ信号符号化回路 - Google Patents
ファクシミリ信号符号化回路Info
- Publication number
- JPH0296476A JPH0296476A JP24837588A JP24837588A JPH0296476A JP H0296476 A JPH0296476 A JP H0296476A JP 24837588 A JP24837588 A JP 24837588A JP 24837588 A JP24837588 A JP 24837588A JP H0296476 A JPH0296476 A JP H0296476A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- signal
- shift register
- fractional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ファクシミリ信号符号化回路に関し、特に、
プロセッサにより文字フォントデータから文書の編集を
行ったあとにその編集画像をファクシミリ信号に符号化
する場合に利用する回路に関する。
プロセッサにより文字フォントデータから文書の編集を
行ったあとにその編集画像をファクシミリ信号に符号化
する場合に利用する回路に関する。
従来の技術
従来は、この種の編集作業においては１文字パタンをメ
モリ上に展開する際に文字フォントの大きさと文字と文
字との間隔を考慮するとメモリのワード境界に合わない
場合が多く、ビット単位の位置合わせを行う必要がある
。
モリ上に展開する際に文字フォントの大きさと文字と文
字との間隔を考慮するとメモリのワード境界に合わない
場合が多く、ビット単位の位置合わせを行う必要がある
。
ゼ
そのために、：ｊどゾサは文字フォント発生回路から読
み出したパタンを適当な回数だけビットシフト演算して
位置合わせをした上で編集メモリに書き込むことを行っ
ていた６編集を完了したバタンは−プロセッサによるプ
ログラム処理または符号化回路を用いて符号化を行い、
符号化されたファクシミリ信号を得ていた。
み出したパタンを適当な回数だけビットシフト演算して
位置合わせをした上で編集メモリに書き込むことを行っ
ていた６編集を完了したバタンは−プロセッサによるプ
ログラム処理または符号化回路を用いて符号化を行い、
符号化されたファクシミリ信号を得ていた。
発明が解決しようとする課題
上述した編集方法では、プロセッサがビットシフト演算
を行うので、多くのマシンサイクルを要し、全体の処理
時間が長くなるという欠点があった。
を行うので、多くのマシンサイクルを要し、全体の処理
時間が長くなるという欠点があった。
本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、編集時に
プロセッサが又字フォント発生回路から読み出したバタ
ンにビットシフト演算を行わずにメモリ上に展開し、バ
タン位置がワード境界に合わない場合には端数ビットの
位置または数を表すデータを作成しておき、これらの情
報から、端数ビットを削除しながらファクシミリ信号に
符号化する新規な符号化回路を捉供することにある。
なされたものであり、従って本発明の目的は、編集時に
プロセッサが又字フォント発生回路から読み出したバタ
ンにビットシフト演算を行わずにメモリ上に展開し、バ
タン位置がワード境界に合わない場合には端数ビットの
位置または数を表すデータを作成しておき、これらの情
報から、端数ビットを削除しながらファクシミリ信号に
符号化する新規な符号化回路を捉供することにある。
課題を解決するための手段
上記目的を達成する為に１本発明に係るファクシミリ信
号符号化回路は、編集メモリの１ワード＝ｎビットとす
るとき、端数ビットの位置または数を表すデータを１走
査線分蓄積するデータ出力数ｎのメモリと、ｎビット単
位の編集済みのバタンデータをパラレルロードでき、符
号化処理部の１ビット要求信号をシフトクロックとする
シフトレジスタとを有し、ｎビット単位の編集済みのバ
タンデータに対応した端数ビットの位置または数を表す
データを前記メモリからｊ須次読み出して前記シフトレ
ジスタのシフト回数が（ｎ一端数）回に達するかどうか
を検出する手段をもち、この検出時点で前記シフトレジ
スタのパラレルロートイ３号をアクティブにすることを
特徴としている。
号符号化回路は、編集メモリの１ワード＝ｎビットとす
るとき、端数ビットの位置または数を表すデータを１走
査線分蓄積するデータ出力数ｎのメモリと、ｎビット単
位の編集済みのバタンデータをパラレルロードでき、符
号化処理部の１ビット要求信号をシフトクロックとする
シフトレジスタとを有し、ｎビット単位の編集済みのバ
タンデータに対応した端数ビットの位置または数を表す
データを前記メモリからｊ須次読み出して前記シフトレ
ジスタのシフト回数が（ｎ一端数）回に達するかどうか
を検出する手段をもち、この検出時点で前記シフトレジ
スタのパラレルロートイ３号をアクティブにすることを
特徴としている。
このようにしてシフトレジスタのシリアル出力を符号化
処理回路へ迭り出すと、端数ビットを取り除いた有効部
分だけの画像情報のファクシミリ信号が得られる。
処理回路へ迭り出すと、端数ビットを取り除いた有効部
分だけの画像情報のファクシミリ信号が得られる。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図、第２
図は編集処理を説明する図で、ワード境界１８に対する
端数ビット１７の位置を表すために。
図は編集処理を説明する図で、ワード境界１８に対する
端数ビット１７の位置を表すために。
編集済みバタンデータ１６のほかに、端・数ビット位置
データ１５を用意する。
データ１５を用意する。
第１図を参照するに、メモリＪは外部から書き込み可能
で２本回路の符号化動作に先立って予め端数ビット位置
データ１５を書き込んでおく。
で２本回路の符号化動作に先立って予め端数ビット位置
データ１５を書き込んでおく。
シフトレジスタ２のパラレルロード入力には編集済みパ
タンデータ１６がｎビット単位でロードできるように接
続され、シリアル出力８は符号化処理部４に入力される
。メモリ１のデータ出力９はシフトレジスタ３のパラレ
ルロート入力に接続され、メモリ１のアドレス入力は外
部からとカウンタ５の出力とをデータセレクタ７で選択
して入力される。
タンデータ１６がｎビット単位でロードできるように接
続され、シリアル出力８は符号化処理部４に入力される
。メモリ１のデータ出力９はシフトレジスタ３のパラレ
ルロート入力に接続され、メモリ１のアドレス入力は外
部からとカウンタ５の出力とをデータセレクタ７で選択
して入力される。
符号化処理部４からの１ビット要求信号１０はシフトレ
ジスタ２とシフトレジスタ３のシフトクロックに接続さ
れてビットシフト動作を行わせるとともに、カウンタ６
に入力されてパルス数を計数し、カウント数がｎになる
とカウンタ６からデータロード要求信号１１が出力され
る。また、シフトレジスタ３はそのパラレル出力の第ｎ
ヒツト目に端数ビット１７ （第２図参照）を表す信号
を検出するとデータロード要求信号１２を出力する。デ
ータロード要求信号１１．１２はＯＲゲート】４で論理
和がとられてシフトレジスタ２．３のパラレルロー１〜
信号Ｉ３となる。カウンタ５は１走査線毎にこのパラレ
ルロート信号１：３のパルス数を計数する。このように
して順次シフトレジスタ２にロートされる編集済みバタ
ンデータ１６は、端数ビット１７に対応するビットが取
り除かれて符号化処理部４に送られる。
ジスタ２とシフトレジスタ３のシフトクロックに接続さ
れてビットシフト動作を行わせるとともに、カウンタ６
に入力されてパルス数を計数し、カウント数がｎになる
とカウンタ６からデータロード要求信号１１が出力され
る。また、シフトレジスタ３はそのパラレル出力の第ｎ
ヒツト目に端数ビット１７ （第２図参照）を表す信号
を検出するとデータロード要求信号１２を出力する。デ
ータロード要求信号１１．１２はＯＲゲート】４で論理
和がとられてシフトレジスタ２．３のパラレルロー１〜
信号Ｉ３となる。カウンタ５は１走査線毎にこのパラレ
ルロート信号１：３のパルス数を計数する。このように
して順次シフトレジスタ２にロートされる編集済みバタ
ンデータ１６は、端数ビット１７に対応するビットが取
り除かれて符号化処理部４に送られる。
発明の詳細
な説明したように１本発明のファクシミリ符号化回路を
使用すると１文字パタンの編集処理において、プロセッ
サが文字フォント発生回路から読み出した文字バタンを
編集メモリに書き込む際に文字バタンにビットシフト演
算を行う必要がなくなるので、処理の時間を短縮出来る
効果が得られる。
使用すると１文字パタンの編集処理において、プロセッ
サが文字フォント発生回路から読み出した文字バタンを
編集メモリに書き込む際に文字バタンにビットシフト演
算を行う必要がなくなるので、処理の時間を短縮出来る
効果が得られる。
＠１図は本発明の一実施例を示すブロック構成図、第２
図は編集処理を説明する図である。 １００．メモリ、２．、、シフトレジスタ、３００．シ
フトレジスター４．、、符号化処理部、５１０．カウン
タ、６００．カウンタ、７．。、データセレクタ、８．
、。 シリアル出力、９００．メモリ１のデータ出力、１０．
。 、１ビット要求信号、１１．、、データロード要求信号
、１２、、、データロード要求信号、１３．、、パラレ
ルロード信号、１４．、、ＯＲゲート、１５．、、端数
ビット位置データ、 １６．、、［集済みバタンデータ
、１７．、、端数ビット、１８．、、ワード境界、 １
９．、、メモリ１のアドレス入力
図は編集処理を説明する図である。 １００．メモリ、２．、、シフトレジスタ、３００．シ
フトレジスター４．、、符号化処理部、５１０．カウン
タ、６００．カウンタ、７．。、データセレクタ、８．
、。 シリアル出力、９００．メモリ１のデータ出力、１０．
。 、１ビット要求信号、１１．、、データロード要求信号
、１２、、、データロード要求信号、１３．、、パラレ
ルロード信号、１４．、、ＯＲゲート、１５．、、端数
ビット位置データ、 １６．、、［集済みバタンデータ
、１７．、、端数ビット、１８．、、ワード境界、 １
９．、、メモリ１のアドレス入力
Claims (1)
- ２値画像信号を１ビットずつの処理で符号化していくフ
ァクシミリ信号符号化回路において、データ入力部にｎ
ビット長のシフトレジスタと、ｎビットデータ出力のメ
モリとを有し、前記シフトレジスタのパラレル入力にｎ
ビット単位で２値画像信号を入力し、符号化処理回路か
らの１ビット入力要求信号をシフトクロックとして、そ
のシリアル出力を前記符号化処理回路に入力し、前記メ
モリには予め各ｎビット単位での端数ビットの数または
位置の情報を書き込んでおき、各ｎビット単位の２値画
像信号に同期して順次、端数ビットの数または位置の情
報を読み出して、前記シフトレジスタのシフト回数が（
ｎ−端数）に達した時点に、前記シフトレジスタのパラ
レルデータロードを行うように回路を構成して、ｎビッ
トの２値画像信号の端数ビットを取り除いた有効な部分
のみを符号化することを特徴とするファクシミリ信号符
号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24837588A JPH0296476A (ja) | 1988-09-30 | 1988-09-30 | ファクシミリ信号符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24837588A JPH0296476A (ja) | 1988-09-30 | 1988-09-30 | ファクシミリ信号符号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0296476A true JPH0296476A (ja) | 1990-04-09 |
Family
ID=17177166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24837588A Pending JPH0296476A (ja) | 1988-09-30 | 1988-09-30 | ファクシミリ信号符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0296476A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011003616A1 (de) | 2010-02-15 | 2011-08-18 | DENSO CORPORATION, Aichi-pref. | Abwärmesteuerungsvorrichtung |
| US8402757B2 (en) | 2009-04-03 | 2013-03-26 | Denso Corporation | Waste heat control apparatus |
| US8612117B2 (en) | 2009-06-12 | 2013-12-17 | Denso Corporation | Apparatus for controlling the amount of waste heat of an engine |
-
1988
- 1988-09-30 JP JP24837588A patent/JPH0296476A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8402757B2 (en) | 2009-04-03 | 2013-03-26 | Denso Corporation | Waste heat control apparatus |
| US8612117B2 (en) | 2009-06-12 | 2013-12-17 | Denso Corporation | Apparatus for controlling the amount of waste heat of an engine |
| DE102011003616A1 (de) | 2010-02-15 | 2011-08-18 | DENSO CORPORATION, Aichi-pref. | Abwärmesteuerungsvorrichtung |
| US9863393B2 (en) | 2010-02-15 | 2018-01-09 | Denso Corporation | Waste heat controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828053B2 (ja) | データ記録方法 | |
| US4141268A (en) | Keyboard apparatus for an electronic musical instrument | |
| US4130866A (en) | Data processor having a circuit structure suitable for fabrication in LSI form | |
| US3686631A (en) | Compressed coding of digitized quantities | |
| JPS6055767A (ja) | イメージのビット数を減少する方法及び装置 | |
| US2856595A (en) | Control apparatus for digital computing machinery | |
| GB1603372A (en) | Apparatus for searching for a string of ordered character signals stored on a storage medium | |
| JP2522258B2 (ja) | 信号処理装置 | |
| JPS6156903B2 (ja) | ||
| US4051457A (en) | System for generating a character pattern | |
| US3885663A (en) | Control device for tabulation printing | |
| US3949365A (en) | Information input device | |
| JPH0296476A (ja) | ファクシミリ信号符号化回路 | |
| US3755784A (en) | System for revision line retrieval | |
| GB2128383A (en) | Data storage unit | |
| US3890600A (en) | Buffer stores | |
| US3042902A (en) | Information location apparatus | |
| JPS5918229B2 (ja) | 印字制御記憶装置 | |
| US3356997A (en) | Print-out control systems | |
| US3142042A (en) | Apparatus for transferring data from punched cards to a memory device | |
| JPS59851B2 (ja) | ジヨウホウチエツクホウシキ | |
| SU1001478A1 (ru) | Мажоритарно-резервированное устройство | |
| JPH02130083A (ja) | 文字パタン編集方式 | |
| SU1280575A1 (ru) | Устройство дл задани циклов в системах цифрового программного управлени | |
| RU1803912C (ru) | Суммирующее устройство |