JPH01169595A - 電子式キャッシュレジスタ - Google Patents

電子式キャッシュレジスタ

Info

Publication number
JPH01169595A
JPH01169595A JP32779687A JP32779687A JPH01169595A JP H01169595 A JPH01169595 A JP H01169595A JP 32779687 A JP32779687 A JP 32779687A JP 32779687 A JP32779687 A JP 32779687A JP H01169595 A JPH01169595 A JP H01169595A
Authority
JP
Japan
Prior art keywords
data
host
processing
memory
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32779687A
Other languages
English (en)
Inventor
Dairoku Komori
小森 大緑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP32779687A priority Critical patent/JPH01169595A/ja
Publication of JPH01169595A publication Critical patent/JPH01169595A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の分野) この発明は、POSシステムの端末等に用いられる電子
式キャッシュレジスタに関する。
(発明の概要) この発明は、キャプチャしたデータをメモリに記憶した
後、このデータを読出して送信手段によりホストに伝送
することのできる電子式キャッシュレジスタにおいて、
送信ずみとなったデータをメモリから消去して、新たな
データのみをメモリに記憶させるようにしたことにより
ホスト側の処理負担を軽減しようとしたものである。
(従来技術とその問題点) 従来、POSシステムの端末等に用いられる電子式キャ
ッシュレジスタ(以下ECRと称す)には、キャプチャ
したデータをメモリに記憶した後、このデータを読出し
てホストに伝送する機能を備えている。
この従来のECRではキャプチャされたデータがホスト
へ送信された場合、メモリ内のファイルに残った送信ず
みのデータは通常クリ・了されることがないから、新た
にデータがキャプチャされるとファイル内の送信ずみの
データの続きに新たなデータが書込まれ、両データが混
在した状態でメモリ内に記憶されている。
そのためファイルに追加になった未送信のデー夕をホス
ト側へ取り込もうとする場合、データの送信は通常ファ
イル単位でなされるから、ECRから送信されたファイ
ルには送信ずみのデータと未送信のデータとが混在して
いる。
このためデータをファイルごと受信したホスト側では、
ファイル内の送信ずみのデータと未送信のデータとを識
別し、未送信のデータのみを抽出するホスト処理が必要
であり、ホスト側の処理が複雑になりその分処理能率が
落ちてしまう問題点があった。
(発明の目的) この発明は上記の点に鑑み提案されたものでその目的と
するところは、キャプチャされたデータをECRよりホ
ストへ送信する際に、送信ずみのデータと未送信のデー
タとの混在をなくし、ホスト側の処理負担を軽減するこ
とにある。
(発明の構成と効果) この発明は、上記目的を達成するために、キャプチャし
たデータを記憶させるメモリと、このメモリに記憶され
たデータを読出してホストに送信する送信手段と、を有
する電子式キャッシュレジスタにおいて、上記送信手段
により送信ずみとなったデータを上記メモリ内からクリ
アする消去手段と、この消去手段の作動/不作動を外部
からの入力操作に基づいてセットする設定手段と、を備
えたことを特徴とする。
このように構成したことによりこの発明によれば、予め
設定手段を作動にセットしておくと、キャプチャされて
メモリに記憶されたデータはホスI・に送信された後ク
リアされるので、メモリ内には常に未送信のデータのみ
が記憶される。そのため送信手段によりメモリから読出
されてホストへ送信されるデータは常に未送信のものだ
けとなり、このデータを受信したホストでは送信ずみの
データと未送信のデータとを識別する余分な処理が不要
となり処理能率が向上する。
また、ホスト側で操作ミス等により受信したデータを失
う恐れがあるような場合を考慮して、設定手段によりメ
モリの消去手段を不作動にセントして、キャプチャされ
たデータを送信後も全てメモリ内に記tαさせておくこ
とも可能であるため、ホストのデータバックアップ機能
もEF、CRにおいて兼ねさせることができる。
(実施例の説明) 第1〜3図はこの発明に係るIZCRの実施例を示すも
ので、第1図はこの実施例の電気的構成を示すブロック
図である。
図において、実施例のECRはCPUIとROM2、R
AM3等からなるマイクロコンピュータにより構成され
ており、CPU 1にはさらに記憶Vt’Flとしての
フロンピーデスク4、入出力装置としてのキーボード5
、プリンタ6、デイスプレィ7、およびモデム8が接続
されている。
RAMa内に設けられている設定エリア3aは、メモリ
に記憶されているキャプチャデータをホストに送信後ク
リアする場合と、同じく送信後クリアしない場合の何れ
かをセットするために、キーボード等から入力される設
定内容を記憶してお(ためのものである。
モデム8は公衆回線または専用回線が接続され、ECR
にキャプチャされたデータを、図示しないホストコンピ
ュタへ送り出すためのものである。
第2図のフローチャートにより、この実施例のECRを
使用するに先立ち、メモリに記憶されているキャプチャ
データをホストに送信後クリアさせるのか、あるいはク
リアさせずに記憶させておくか、その何れかを設定する
ときの内部処理を説明する。
先ず、キャプチャデータをホストに送信後クリアさせる
場合は、モードキー(図示せず)等により置数設定モー
ドに切換えてからキーボード5より“O”を入力する(
ステップ201)。
入力された置数が“0”であると判別されると(ステッ
プ202肯定) 、RAMa内の設定エリア3aに置数
“0”が格納される(ステップ203)。
一方、キャプチャデータをホストに送信後クリアさせな
い場合は、キーボード5より“0”以外の数字、例えば
“1”を入力する(ステップ201)。
入力された置数が“0”ではないと判別されると(ステ
ップ202否定) 、RAMa内の設定エリア3aに置
数“1′が格納される(ステップ204)。
このように設定エリア3aに置数“0”または“lが入
力されることにより、ECRからホストへキャプチャデ
ータが送信された後のECR内部メモリに残されたデー
タの処理が指定される。
第3図のフローチャートにより、この実施例のECRか
らホストへキャプチャデータを送信した後の処理につい
て説明する。
ECRにおいて商品登録等によりキャプチャされたデー
タは、RAM3またはフロッピーデスク4に記憶されて
からホストに送信される。
その送信が完了すると(ステップ301肯定)、第2図
において設定された設定エリア3a内の置数が“0”で
あるか否かを判別する(ステップ302)。
置数が“0”であればRAM3またはフロッピーデスク
4に設けられたキャプチャデータのファイルをクリアし
てから(ステップ303)、次のデータをキャプチャす
る処理(ステップ304)に進む。
一方、ステップ301でホストへの送信完了直後ではな
いと判別された場合(ステップ301否定)、およびス
テップ302で設定エリア3a内の置数が“0′でない
、つまり“11である場合(ステップ302否定)はキ
ャプチャデータのファイルについては何らの処理を加え
ることなく、次のデータをキャプチャする処理(ステッ
プ304)に進む。
さらにステップ304でデータがキャプチャされてホス
トへの送信がなされると再びステップ301以降の処理
かなされるものである。
この実施例ではキーボード5により置数“0”または 
“11を入力することにより、キャプチャデータをホス
トへ送信してからのキャプチャデータファイルをクリア
するか否かが設定される。
置数“09が入力された場合は、ECRにキャプチャさ
れてメモリに記憶されたデータはホストに送信されると
直ちにクリアされるので、メモリ内には常に未送信のデ
ータのみが記憶される。そのためモデム8を介してホス
トへ送信されるデータは常に未送信のものだけとなり、
このデータを受信したホストでは送信ずみのデータと未
送信のデータとを識別する余分な処理が不要となり処理
能率が向上する。
また、ホスト側で操作ミス等により受信したデータを失
う恐れがあるような場合は、置数“1”を入力しておく
と、キャプチャされてメモリに記憶されたデータが送信
後も全てメモリ内に記憶されることとなり、ホストに受
信されたデータのバンクアンプをすることができる。
【図面の簡単な説明】
第1図はこの発明に係る実施例の電気的な構成を示すブ
ロック図、第2図は同じくキャプチャデータ送信後のメ
モリ処理を設定するフローチャート、第3図は同じ< 
ECRからホストへキャプチャデータを送信した直後の
処理を示すフローチャートである。 l・・・・・CPU 2・・・・・ROM 3・・・・・RAM 3a・・・・・・設定エリア 4・・・・・・フロッピーデスク 5・・・・・・キーボード 6・・・・・・プリンタ 7・・・・・デスプレイ 8・・・・・モデム

Claims (1)

    【特許請求の範囲】
  1. (1)キャプチャしたデータを記憶させるメモリと、こ
    のメモリに記憶されたデータを読出してホストに送信す
    る送信手段と、 を有する電子式キャッシュレジスタにおいて、上記送信
    手段により送信ずみとなったデータを上記メモリ内から
    クリアする消去手段と、 この消去手段の作動/不作動を外部からの入力操作に基
    づいてセットする設定手段と、 を備えたことを特徴とする電子式キャッシュレジスタ。
JP32779687A 1987-12-24 1987-12-24 電子式キャッシュレジスタ Pending JPH01169595A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32779687A JPH01169595A (ja) 1987-12-24 1987-12-24 電子式キャッシュレジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32779687A JPH01169595A (ja) 1987-12-24 1987-12-24 電子式キャッシュレジスタ

Publications (1)

Publication Number Publication Date
JPH01169595A true JPH01169595A (ja) 1989-07-04

Family

ID=18203088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32779687A Pending JPH01169595A (ja) 1987-12-24 1987-12-24 電子式キャッシュレジスタ

Country Status (1)

Country Link
JP (1) JPH01169595A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578372A (en) * 1978-12-08 1980-06-12 Tokyo Electric Co Ltd Merchandise sale data processing system
JPS5617463A (en) * 1979-07-24 1981-02-19 Casio Comput Co Ltd Reckoning system of electronic register
JPS5734082B2 (ja) * 1973-05-10 1982-07-21
JPS61127090A (ja) * 1984-11-27 1986-06-14 カシオ計算機株式会社 売上デ−タ処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734082B2 (ja) * 1973-05-10 1982-07-21
JPS5578372A (en) * 1978-12-08 1980-06-12 Tokyo Electric Co Ltd Merchandise sale data processing system
JPS5617463A (en) * 1979-07-24 1981-02-19 Casio Comput Co Ltd Reckoning system of electronic register
JPS61127090A (ja) * 1984-11-27 1986-06-14 カシオ計算機株式会社 売上デ−タ処理装置

Similar Documents

Publication Publication Date Title
JPH01296361A (ja) メモリカード
US6519702B1 (en) Method and apparatus for limiting security attacks via data copied into computer memory
JPS63501044A (ja) 金融関係用デ−タ処理システム
JPH11259383A (ja) Ras情報取得回路及びそれを備えた情報処理システム
JPH04505837A (ja) 改良された符号化プリント回路板
EP2325746A1 (en) Dual-boot control method and dual-boot computer
JPH01169595A (ja) 電子式キャッシュレジスタ
JPH0466141B2 (ja)
JP2972651B2 (ja) Pcカード挿抜時のメッセージ表示制御方式
JPS595940B2 (ja) 電子計算機を用いた取引応答方法
JP3293143B2 (ja) データ送信システム
JPS59195743A (ja) ジヨブ状態表示方式
JPH06214904A (ja) 外部記憶媒体のデータ転送方法
US5640557A (en) Method and system for processing logic blocks in a data processing system
JPH0581096A (ja) 電子フアイリング装置の頁消去方式
JPH06236324A (ja) 情報管理装置
JPH11355952A (ja) ディジタル形保護継電システム
JP2001195362A (ja) トランザクション処理装置と方法およびトランザクション処理機能付きicカード
JPS5882355A (ja) 端末装置不正使用防止方式
TW421771B (en) Computer system having a non-direct access code and code management method for system thereof
JPH06231370A (ja) 商品販売登録データ処理装置
JP3139453B2 (ja) 障害解析ファイルの出力方法および障害解析ファイル出力方式
JPH11110459A (ja) Icカード
JP3445347B2 (ja) 電子ボタン電話装置
JPH08223342A (ja) データ処理装置