JPH01161489A - 除算回路配置及びかかる除算回路配置を有する双対分岐受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は除算回路配置、特に、かかる除算回路配置を有
する双対分岐受信機に関するものである。

アナログ信号処理ではしばしば除算関数を用いて信号の
振幅を正規化し得るようにしている。かかる除算関数に
関する欠点の１つは、除数が零の場合に結果の商が無限
となる可能性があることである。かかる状態が生じると
、この正規化関数を呈する回路がその極限状態にスウィ
ングし、例えば、アナログ回路が飽和するようになる。

実際上この可能なオーバーフロー状態を防止するために
は通常特定の対策がとられている。

ヨーロッパ特許明細書０Ｑ７５７０７Ｂ１号には零によ
る非−零除算を防止するようにしたリング干渉計が記載
されている。この場合、レーザからの光は２つの空間的
に分離された半透鏡を経て通過する。

これら半透明鏡によって反射された光は２つの光−電子
センサによって検出する。これらセンサからの出力を商
形成手段に結合する。“零による除算”の問題を回避す
るために、前記センサのうちの１つの出力によって被除
数を形成すると共に除数は前記センサの出力側に現われ
る信号の比例部分の和によって形成する。

電気通信の分野、例えば、プロシーディングスオブザＩ
ＥＲＥ　　クラークマクスウエルコメモレイティブコン
ファレンスオンラジオ　レシーバーズアンドアソシエイ
テッドシステムズ（ＩＥＲＥプロシーデインゲス５０）
、リードユニバーシティ、１９８１年、７月７〜９日開
催、の第４９〜５１頁に、ジェイ・ケイ・ゴーチャー、
エム・ダブリュー・ニール、及びアイ・エイ・ダブリュ
ー・バンスによって発表された論文“集積回路ＶＨＦラ
ジオ受信機における雑音考察”に記載されている型の双
対分岐受信機又は復調器において、ベースバンドの入力
信号を混合して発生させた求積法に関連する信号の帯域
内成分の２乗の和により形成される除数を用いて除算す
ることによって信号を正規化している。車両環境に生じ
得るフェードによって人力信号が消失する場合には零に
よる除算状態が生じ得るようになる。かかる状態がしば
しば生じる場合には不愉快なオーディオ出力が生じるよ
うになる。

本発明の目的はかかる零による除算状態が生じるのを防
止し得る上述した種類の除算回路配置を提供せんとする
にある。

本発明除算回路配置は、除数を余分の信号の加算によっ
て修正し、被除数をこの被除数と商及び前記余分の信号
の積との組合わせによって修正し、零による除算を防止
するようにしたことを特徴とする。

又、本発明除算回路配置は第１信号を第２信号によって
除算するに当たり、被除数用の第１入力端子、除数用の
第２入力端子及び出力端子を有する除算器と、第２信号
用の第１入力端子、余分の信号用の第２入力端子及び前
記除算回路配置の第２入力端子に供給する被除数を構成
する前記第２信号及び余分の信号の釦用の出力端子を有
する加算手段と、除算回路配置の出力端子に接続された
第１入力端子、前記余分の信号を受信するように接続さ
れた第２入力端子及び出力端子を有する乗算手段と、前
記第１信号用の第１入力端子、前記乗算手段からの積信
号を受信するように接続された第２入力端子及び除算回
路配置の第１入力端子に供給され被除数を形成する前記
第１信号及び前記積信号の所望の組合わせを形成する出
力端子を有する信号合成手段とを具えることを特徴とす
る。

本発明は、除数（Ｖｄ）を余分の信号（Ｘ６）を追加す
ることによって修正する場合には修正された除数（Ｖ’
ｄ）は零とならず、次式 ％式％ で示すようになると言う事実を基としてなしたものであ
る。しかし、この場合には最終出力（Ｖ、）から前記余
分の信号（Ｘ４）の影響を除去する必要がある。

本発明によれば出力（ｖｏ）に余分の信号（Ｘ、）を乗
算して合成値、例えば、積（Ｖ　０Ｘ　、）と被除数信
号（Ｖ　ｉ）との和を形成して、次式で示す修正された
被除数（Ｖ’、）を形成することによって上記影響の除
去を達成することができる。

ｖ’、＝ｖ、＋ｖ、ｘ。

及び この結果は元の除数によって除算された元の被除数に相
当するため、余分の信号（Ｘ、）を除数（Ｖｄ）に加算
することによる最終出力に及ぼす影響は完全に除去され
たことになる。

余分の信号Ｘａは、これを一定値とするか、又は、修正
された除数Ｖ　／６の絶対値が零とならないような任意
の関数とするように選択することができる。

追加の信号、即ち、余分の信号ｘ１を選択する場合には
、除数■６の性質、即ち、これが単極性であるか又は双
極性であるかを考慮する必要がある。安定性及びダイナ
ミックレンジの関係上、余分の信号ｘａの値は最小に保
持する必要があり、即ち、これを所望の出力Ｖ。の一部
分とすることができる。

所望に応じ、余分の信号Ｘ４の値を信号レベルに応答し
て適応させることができる。

本発明の一例では、前記第２（除数）信号（Ｖｄ）が単
極性の場合に、前記余分の信号の極性を前記第２信号と
同一極性とし得るようにし、この場合、前記乗算手段の
出力側には、前記第１信号及び前記積の信号間に差を形
成する前記信号合成手段の第２入力端子に供給される負
のフィードバック信号を発生し、前記加算手段の第１入
力端子２信号を−１で乗算する手段を設け、前記加算手
段の第２入力端子を前記余分の信号を反転するための反
転入力端子とし得るようにする。

本発明の他の例では、前記第２信号を双極性の信号とし
、信号変換手段は前記双極性の信号を単極性の信号に変
換する前記加算手段の第１入力端子に接続し得るように
する。この場合の変形例では前記信号変換手段は２乗回
路を具え、他に第２乗算回路を具え、その出力端子を前
記信号合成手段の第１入力端子に接続し、第１入力端子
は前記第１信号を受信するように接続し、第２入力端子
は前記第２信号を受信するように接続する。

この場合の更に他の例では、前記信号変換手段は２乗回
路を具え、他に第２乗算回路を具え、その第１入力端子
を除算回路配置の出力側に接続し、第２入力端子を前記
第２信号を受信するように接続し、出力端子に前記第１
信号を第２信号で除算した商を発生し得るようにする。

前記余分の信号をアダプティブとした本発明の他の例で
は、除算回路配置はその出力側に結合された２乗回路及
び出力信号発生手段を具え、この出力信号は前記２乗回
路の出力側に結合された入力端子に供給される信号のほ
ぼ一定の信号部分を有し、この出力信号によって前記余
分の信号を構成し得るようにする。前記信号合成手段の
出力側と除算回路配置の第１入力端子との間には信号ク
ランプ手段を接続し得るようにする。この信号クランプ
手段によって分子のダイナミックレンジを制限し、除算
回路配置を直線性範囲内で作動して回路の飽和及びラッ
チアップの問題を防止し得るようにする。

又、本発明双対分岐受信機は、復調すべき入力信号の入
力端子と、入力信号を周波数逓降変換して末枯に関連す
る第１及び第２信号を形成する末枯に関連する混合手段
と、第１及び第２信号の帯域内成分を発生するフィルタ
手段と、第１及び第２乗算回路とを具え、第１乗算回路
によって前記第２信号の帯域内成分で乗算された前記第
１信号の帯域内成分の、時間に対する差の積を形成し、
前記第２乗算回路によって第１信号の帯域内成分で乗算
された前記第２信号の帯域内成分の、時間に対する差の
積を形成し、他に、第１及び第２乗算器の一方により形
成された出力信号を第１及び第２乗算器の他方により形
成された出力信号から減算する手段と、この減算手段の
出力側に接続された信号正規化手段とを具え、この信号
正規化手段には本発明による除算回路配置を具え、前記
第１信号を前記減算手段の出力側から取出し、前記第２
信号には前記フィルタ手段から得た第１及び第２信号の
帯域内成分の二乗の和を具えるようにしたことを特徴と
する。

所望に応じ、前記末枯に関連する混合手段からの信号通
路に、例えば、前記フィルタ手段の出力回路に直流阻止
コンデンサを具えるようにする。

図面につき本発明を説明する。

除算回路配置又は正規化回路配置では、被除数を構成す
る人力信号■、を、除数を構成する他の信号■、によっ
て除算して次式で示すような出力信号■。の形態の商を
得るようにする。

ｖ、＝ｖｉ／ｖ、ｓ　　　　　　　　（ｉ）除数■４が
零であるものとすると、除算回路配置は極限状態で飽和
するようになる。除算回路配置が正の値及び負の値開で
発振し、例えば正弦関数となるか、又は、除数Ｖｄが被
除数Ｖｌの関数であり、かつ、被除数Ｖ１が零となる場
合には除数■、を零とすることができる。

第１図は除数■４が零となるのを防止４する対策を講じ
た除算回路配置の一例を示す。要するに、本発明では余
分の信号Ｘ６を加算回路ｌＯで除数Ｖｄに加算して次式
で示す修正除数Ｖ　／４を形成し、これを除算器１２に
供給する。

Ｖ’ａ＝Ｖａ＋Ｘａ　　　　　　　（２）余分の信号Ｘ
８は一定値とするか、又は、修正除数Ｖ’ｄの絶対値を
零としないような任意の関数となるように選択すること
ができる。

修正除数Ｖ′４を用いる場合には除算回路配置の最終出
力信号■ｏから余分の信号Ｘ、の影響を除去する必要も
ある。本例では出力信号■ｏを乗算回路１４にフィード
バックし、ここで余分の信号Ｘａにより乗算し、その積
■。Ｘ、を信号合成回路１６で入力信号■、と合成して
次式で示す修正被除数ｖ′□を形成する。

ｖ’、−ｖ、＋ｖ。Ｘ、　　　　　　（３）商は次式で
示すようになる。

Ｖｏ＝Ｖ’ｉ／Ｖ’ｄ　　　　　　（４）式（２）及び
（３）を式（４）に代入すると次式を得ることができる
。

式（５）は式（１）と全く同一の結果を得るため、除数
■６に余分の信号Ｘ、を加えることによる最終出力に与
える影響を完全に除去すると同時に零による除算の問題
を回避し得ることを確かめた。

余分の信号ｘａの選択に関する上述した所のほかに、考
慮すべき他のファクタは修正除数Ｖ’ｄの性質、即ち、
この修正除数ｖ′４が単極性であるか、又は双極性であ
るかの点である。更に、安定性及びダイナミックレンジ
の実際的な目的のため、余分の信号Ｘ１の値は最小に保
持する必要、即ち、これを所望の出力信号Ｖ。の一部分
とする必要がある。余分の信号Ｘａの値は信号レベルに
応答して適応し得るようにすると共にこの適応の例を第
５図につき後に詳細に説明する。

除数■６が単極性の場合、即ち、 ■ｄ≧０、又は■６≦０の場合には余分の信号Ｘ６はｖ
ｄ≧０に対し零でない正の極性を適応し、かっｖｄ≦０
に対し零でない負の極性を適応する。

第１図は、■４≧０に対し信号合成回路１６で入力信号
■１に加えられたフィードバック類を示す。負のフィー
ドバック類を必要とする場合には第２図に示す例を用い
てこれを得るようにする。信号合成回路１６によって、
被除数■、と負のフィードバック信号■ｏＸａとの差を
形成する。正に向かう除数■４の場合にはその極性はこ
れに−１を乗算回路１８で乗算することにより変化させ
、かつ、これを加算回路１０で−Ｘａに加えることによ
って次式に示す修正除数ｖ′６を得ることができる。

ｖ’、−−（ｖ、＋ｘ、） この例のその他の部分（残部）は第１図につき説明した
所と同様である。従って、所望の出力は次式に示すよう
に得ることができる。

ここに■４≧０で、Ｘ、は零でなく、正とする。

第３及び４図は除数ｖ６を双極性とするか、又は発振し
、かつ、零に向かい得るようにした場合の例を示す。余
分の信号Ｘａを小さな値に保持するために、一定値を有
すると共に除数■６の絶対ピーク値よりも大きな絶対値
を有する余分の信号Ｘ６のような任意の値が用いられな
いようにする。第３及び４図の例によれば、乗算器２０
の双極性信号■４を２乗して、この双極性信号■４を単
極性信号に変換することにより双極性信号■４の問題を
回避することができる。除数■、の２乗値、即ち、■ｄ
２を加算回路ｌＯで余分の信号ｘ４に加算して次式で示
す修正除数Ｖ’ｄを得るようにする。

Ｖ’、＝Ｖ、”＋Ｘａ 第３図では最終出力信号Ｖ、に及ぼす除数■６の影響を
、被除数ｖｌと除数■６とを乗算回路２２で乗算しその
積を信号合成回路１６で積■。Ｘａに加算することによ
り除去し得るようにする。この最終出力信号ｖ０は次式
で示すことができる。

除数■６の２乗の影響を除去するための第４図に示す変
更例では中間出力ｖ′。を発生させると共にこれを乗算
回路で除数■６により乗算して次式で示す最終出力を得
るようにする。

第５図は、余分の信号ｘａが所望の出力信号■。

の関数であり、次式 Ｘ、＝ｌＶ、１ＸＫＦＢ、（ここにＫＦＢは利得定数）
で表される除算回路配置の適応例を示す。単極性信号Ｉ
Ｖ、ｌを得るためには出力を全波整流器２６に供給する
。その出力信号を抵抗性減衰回路網として実現し得る回
路２８によって発生された利得定数ＫＦＢで乗算する。

出力信号Ｖ。と金波整流器２６との間に遅延回路網３０
を設けて信号伝搬の遅延を補償し得るようにする。しか
し、回路２６．２８及び１４により形成されるフィード
バックループにおいてこれら回路によって導入された信
号伝搬の遅延が充分である場合には遅延回路３ｏは必要
ではない。

修正被除数Ｖ′１は次式で表わすことができる。

ｖ’、＝ｖ、＋ｖ、ｘ。

信号合成回路１６と除算回路１２との間にクランプ回路
３２を接続して修正被除数ｙ／、の値を範囲−Ａ〜＋Ａ
内に制限する。修正被除数ｖ′、のダイナミックレンジ
を制限することにより、最大可能出力信号■。の値及び
入力信号■、の値は夫々次式で示されるようになる。

除数■６が零の場合には出力信号■。の最大値は次式で
示すようになる。

Ｖ　ｌ＋ｓａｘ≦ＩＡ　Ｉ−ＫＦＢＸ　ＩＶ　、１−Ｉ
Ａ　Ｉ−、／”ｍ庁マτ　　　　　（１１）式（１０）
及び（１１）から明らかなように入力信号ｖｉ及び出力
信号■。の最大値は入力クランプレベルＡ及びフィード
バック係数ＫＦＢの値によって決まる。これら双方の値
を適宜に選定することにより、除算回路１２はその直線
性領域内で作動し、従って回路の飽和及びラッチアップ
の問題を回避することができる。フィードバック係数Ｋ
ＦＢが極めて小さく、例えば、これを０．０１とする場
合には入力信号■１のダイナミックレンジの減少を最小
とする。

第１〜５図に示す除算回路配置は任意の好適な所望の実
際的な用途に用いることができる。その−例として、本
発明による除算回路配置を用いて復調信号を正規化する
双対分岐ラジオ受信機を第６図に示す。かかる受信機は
従来既知で、例えば、前述したジェイ・ケイ・ゴーチャ
ー、エム・ダブリュー・ニール、及びアイ・エイ・ダブ
リュー・バンスによって発表された論文“集積回路ｎｌ
Ｐラジオ受信機における雑音考察”の前半に詳細に記載
されている。

便宜上、この回路を概説する。正規の搬送周波数ｒｃで
変調された到来直角信号をアンテナ３４で受信し、帯域
通過ハーモニックス防止フィルタ３６を経て第１及び第
２直角混合器３８及び４０の入力端子に夫々結合する。

搬送周波数「。とほぼ同一周波数の局部発振器４２の出
力を混合器３８に供給すると共に９０°移相器４４を経
て混合器４０に供給する。混合器３８．４０の出力はベ
ースバンド周波数で同相信号成分Ｉ及び直角位相成分Ｑ
を夫々具える。低域通過フィルタ４６．４８は■及びＱ
信号の同一帯域信号成分を夫々通過させる。これら低域
通過フィルタ４６．４８には直流阻止フィルタ５０．５
２を夫々接続してフィルタ処理された■及びＱ信号の直
流オフセットを除去し得るようにする。この直流オフセ
ットは所望の信号の振幅よりも大きくなり、不所望であ
る。

これら直流阻止フィルタからのＩ及びＱ信号の同一帯域
成分を微分回路５４．５６で時間に対し微分して混合器
６０．５８の夫々第１入力端子に供給する。

混合器６０．５８の一方の出力を減算段６２で混合器６
０．５８の他方の出力から減算する。既知のように、減
算段６２の出力側の信号入力信号のレベルで２乗される
ようになる。かように２乗されるのを防［ヒするために
、減算段６２の出力側の信号を振幅除算器を用いて正規
化する。除数は乗算器６４．６６及び加算段６８を用い
てｌ及びＱ信号の２乗されたものを加算して得るように
する。フェードによる零入力信号の場合には除数が零に
なり、除算器に飽和及びラッチアップが生じるようにな
る。かかる問題は、本発明による除算回路配置を設け、
これを入力信号■１が減算段の出力となり、除数Ｖｄが
加算段６８の出力側のＩ及びＱ信号の２乗の和となるよ
うに接続することによって得ることができる。零による
除算の危険性を回避することによって不愉快なオーディ
オ出力が発生する傾向を減少することができる。復調信
号は除算器１２に接続された低域通過フィルタ７０の出
力側から得るようにする。　第２〜５図に示す除算回路
配置は第１図の除算回路配置を本質的に示す回路配置の
代わりに用いることができる。

【図面の簡単な説明】

第１図は本発明除算回路配置の第１例を示すブロック線
図、 第２図は単極性除数を有する本発明除算回路配置の第２
例を示すブロック線図、 第３及び４図は双極性除数を有する本発明除算回路配置
の第３及び４例を示すブロック線図、第５図は余分の信
号（Ｘ　、）を適応する本発明除算回路配置の第５例を
示すブロック線図、第６図は本発明除算回路配置を有す
る双対分岐受信機を示すブロック線図である。 ＩＯ・・・　加算回路、　１２　　・・・　除算回路１
４．１８．２０．２２．２４　　・・・　乗算回路１６
　　・・・　信号合成回路、２６　　・・・　全波整流
器２８　　・・・　減衰回路網、　３０　　・・・　遅
延回路網３２　　・・・　クランプ回路、３４　　・・
・　アンテナ３６　　・・・　帯域通過ハーモニック防
止フィルタ３８．４０．５８．６０　　・・・　混合器
４２　　・・・　局部発振器、　４４　　・・・　９０
°移相器４６．４８　　・・・　低域通過フィルタ５０
．５２　　・・・　直流阻止フィルタ５４．５６　　・
・・　微分回路、　６２　　・・・　減算段６４．６６
　　・・・　乗算回路、　６８　　・・・　加算段７０
　　・・・　低域通過フィルタ

Claims (1)

1. 【特許請求の範囲】 １、除数を余分の信号の加算によって修正し、被除数を
   この被除数と商及び前記余分の信号の積との組合わせに
   よって修正し、零による除算を防止するようにしたこと
   を特徴とする除算回路配置 ２、第１信号を第２信号によって除算するに当たり、被
   除数用の第１入力端子、除数用の第２入力端子及び出力
   端子を有する除算器と、第２信号用の第１入力端子、余
   分の信号用の第２入力端子及び前記除算回路配置の第２
   入力端子に供給する被除数を構成する前記第２信号及び
   余分の信号の和用の出力端子を有する加算手段と、除算
   回路配置の出力端子に接続された第１入力端子、前記余
   分の信号を受信するように接続された第２入力端子及び
   出力端子を有する乗算手段と、前記第１信号用の第１入
   力端子、前記乗算手段からの積信号を受信するように接
   続された第２入力端子及び除算回路配置の第１入力端子
   に供給され被除数を形成する前記第１信号及び前記積信
   号の所望の組合わせを形成する出力端子を有する信号合
   成手段とを具えることを特徴とする除算回路配置。 ３、前記第２信号が単極性の場合に前記余分の信号の極
   性を前記第２信号と同一極性とするようにしたことを特
   徴とする請求項２に記載の除算回路配置。 ４、前記乗算手段の出力側に、前記第１信号及び前記積
   の信号間に差を形成する前記信号合成手段の第２入力端
   子に供給される負のフィードバック信号を発生し、前記
   加算手段の第１入力側には前記第２信号を−１で乗算す
   る手段を設け、前記加算手段の第２入力端子を反転入力
   端子としたことを特徴とする請求項３に記載の除算回路
   配置。 ５、前記第２信号を双極性の信号とし、信号変換手段は
   前記双極性の信号を単極性の信号に変換する前記加算手
   段の第１入力端子に接続するようにしたことを特徴とす
   る請求項２に記載の除算回路配置。 ６、前記信号変換手段は２乗回路を具え、他に第２乗算
   回路を具え、その出力端子を前記信号合成手段の第１入
   力端子に接続し、第１入力端子は前記第１信号を受信す
   るように接続し、第２入力端子は前記第２信号を受信す
   るように接続することを特徴とする請求項１に記載の除
   算回路配置。 ７、前記信号変換手段は２乗回路を具え、他に第２乗算
   回路を具え、その第１入力端子を除算回路配置の出力側
   に接続し、第２入力端子を前記第２信号を受信するよう
   に接続し、出力端子に前記第１信号を第２信号で除算し
   た商を発生するようにしたことを特徴とする請求項５に
   記載の除算回路配置。 ８、前記余分の信号をアダプティブとし、かつ、除算回
   路配置からの出力信号の一部分としたことを特徴とする
   請求項２に記載の除算回路配置。 ９、前記余分の信号を単極性の信号とし、除算回路配置
   には更に、その出力側に結合された２乗回路及び出力信
   号発生手段を具え、この出力信号は前記２乗回路の出力
   側に結合された入力端子に供給される信号のほぼ一定の
   信号部分を有し、この出力信号によって前記余分の信号
   を構成するようにしたことを特徴とする請求項８に記載
   の除算回路配置。 １０、前記信号合成手段の出力側と除算回路配置の第１
   入力端子との間に信号クランプ手段を接続するようにし
   たことを特徴とする請求項９に記載の除算回路配置。 １１、復調すべき入力信号の入力端子と、入力信号を周
   波数逓降変換して求積に関連する第１及び第２信号を形
   成する求積に関連する混合手段と、第１及び第２信号の
   帯域内成分を発生するフィルタ手段と、第１及び第２乗
   算回路とを具え、第１乗算回路によって前記第２信号の
   帯域内成分で乗算された前記第１信号の帯域内成分の、
   時間に対する差の積を形成し、前記第２乗算回路によっ
   て第１信号の帯域内成分で乗算された前記第２信号の帯
   域内成分の、時間に対する差の積を形成し、他に、第１
   及び第２乗算器の一方により形成された出力信号を第１
   及び第２乗算器の他方により形成された出力信号から減
   算する手段と、この減算手段の出力側に接続された信号
   正規化手段とを具え、この信号正規化手段には請求項１
   〜１０の何れかの項に記載の除算回路配置を具え、前記
   第１信号を前記減算手段の出力側から取出し、前記第２
   信号には前記フィルタ手段から得た第１及び第２信号の
   帯域内成分の二乗の和を具えるようにしたことを特徴と
   する双対分岐受信機。 １２、前記求積に関連する混合手段からの信号通路に直
   流阻止コンデンサを具えることを特徴とする請求項１１
   に記載の双対分岐受信機。 １３、前記直流阻止コンデンサを前記フィルタ手段の出
   力回路に設けるようにしたことを特徴とする請求項１２
   に記載の双対分岐受信機。