JPH01158875A - ディジタル自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理分野に利用される。

本発明は変動入力信号を安定化出力する自動利得制御回
路に関し、特に、画像処理に用いられるピーク値追従型
のディジタル自動利得制御回路に関する。

〔概要〕

本発明は、２次元原稿を走査分解して得られた１次元の
アナログ画信号を増幅し、ディジタル画信号に変換した
後、このディジタル画信号を演算処理することにより、
各走査線における出力ピーク値を安定化させた正規化信
号を出力するピーク値追従型のディジタル自動利得制御
回路において、基準原稿読取時の前記ディジタル画信号
のピーり値信号をラッチしてアナログ信号に変換し、こ
のアナログ信号により前記アナログ画信号の増幅度をフ
ィードバック制御することにより、前記アナログ画信号
の強度が低下しても、前記正規化信号のビット精度（階
調性）を所定の値に保持できるようにしたものである。

〔従来の技術〕

第２図は従来のディジタル自動利得制御回路の一例を示
すブロック構成図である。以下第２図を参照して従来の
ディジタル利得制御回路の動作を説明する。読取部１で
読み取られた１次元のアナログ画信号１１は、増幅器２
により増幅されアナログディジタル変換器３に入力され
る。アナログディジタル変換器３から出力されるディジ
タル画信号１３は除算器５に人力されるとともにピーク
値ホールド回路４に入力される。アナログディジタル変
換器３は白人力に対して高レベルを黒人力に対して低レ
ベルを出力する。例えば、アナログディジクル変換器３
の分解能が８ビツトのとき、白人力が’ＦＦＨＪ側、黒
人力が「ＯＯ」側となる。

ピーク値ホールド回路４は、各走査線におけるディジタ
ル画信号１３のピーク値（白側）をラッチしてライン同
期信号１６に従ってピーク値信号１４を出力する。また
、ピーク値をそのまま出力せずに、ピーク値の変動に対
して時定数をもたせてゆっくりと変化させてもよい。あ
るいは正方向または負方向の片方向の変動に対してのみ
時定数をもたせることもある。除算器５は、ディジタル
画信号１３をピーク値信号１４で割り正規化信号１５を
出力する。

すなわち、正規化信号１５は読み取られたアナログ画信
号１１のピーク値の変動に対して安定化された信号とし
て出力される。

〔発明が解決しようとする問題点〕

前述した従来のディジタル利得制御回路は、増幅器２の
利得が固定もしくは半固定であるため、読取部１の光源
の出力変動、センサの特性変動等により１次元のアナロ
グ画信号１１の強度が低下したとき、アナログディジタ
ル変換器３のダイナミックレンジが挟まり、その結果と
して、正規化出力信号１５のビット精度（階調性）が失
われる欠点があった。

本発明の目的は、前記の欠点を除去することにより、ア
ナログ画信号の強度が低下しても、正規化信号のビット
精度（階調性）が失われることのないディジタル自動利
得制御回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、２次元原稿を走査分解して１次元のアナログ
画信号を出力する読取部と、出力された前記アナログ画
信号を増幅する増幅器と、この増幅器の出力信号をディ
ジタル画信号に変換出力するアナログディジタル変換器
と、出力された前記ディジタル画信号を演算処理し各走
査線における出力ピーク値を安定化させる出力ピーク値
安定化手段とを含むディジタル自動利得制御回路におい
て、前記増幅器に利得制御回路を設け、前記読取部にお
ける基準原稿読取時に同期して前記ディジクル画信号の
ピーク値をラッチしピーク値信号を出力する基準原稿ピ
ーク値ラッチ手段と、出力されたピーク値信号をアナロ
グ信号に変換し前記増幅器の利得制御回路に対して入力
するディジタルアナログ変換器とを設けたことを特徴と
する。

〔作用〕

基準原稿ピーク値ラッチ手段は、読取部が原稿読み取り
の際に、各ページごとに行う基準原稿として例えば基準
白信号の読取時に、アナログディジタル変換器から出力
されるディジタル画信号のピーク値をラッチしピーク値
信号を出力する。そしてディジタルアナログ変換器はこ
のラッチされたピーク値信号をアナログ信号に変換して
増幅器の利得制御回路へ入力し負帰還をかける。

従って、前記アナログ画信号が原稿のページごとに変動
しても増幅器出力信号は一定値に保たれる。一方ページ
内の変動に対しては従来の出力ピーク値安定化手段によ
り安定化が図られ、正規化信号のビット精度（階調性）
を所要レベルに保持することが可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。本実施例は、２次元原稿を走査分解して１次元のアナ
ログ画信号１１を出力する読取部１と、出力されたアナ
ログ画信号１１を増幅する増幅器２と、増幅器２の出力
信号１２をディジタル画信号１３に変換出力するアナロ
グディジタル変換器３と、変換されたディジタル画信号
１３を演算処理し各走査線における出力ピーク値を安定
化させた正規化信号１５を出力する安定化手段としての
ピーク値ホールド回路４および除算器５とを含むディジ
タル自動利得制御回路において、増幅器２に図外の利得
制御回路を設け、読取部１における基準原稿読取時に同
期してディジタル画信号１３のピーク値をラッチしピー
ク値信号１７を出力する基準原稿ピーク値ラッチ手段と
してのピーク値ホールド回路６およびゲート回路７と、
出力されたピーク値信号１７をアナログ信号に変換し制
御信号１８として増幅器２の利得制御回路に対して人力
するディジタルアナログ変換器８とを設けたものである
。なお、ピーク値ホールド回路４およびゲート回路７に
はライン同期信号１６が入力され、さらにゲート回路７
にはページ同期信号１９が入力され、その出力はピーク
値ホールド回路６へ人力されるように構成される。

本発明の特徴は、第１図において、増幅器２に図外の利
得制御回路を設け、さらに、ディジタルアナログ変換器
８と、基準原稿ピーク値ラッチ手段としてのピーク値ホ
ールド回路６およびゲート回路７とを設けたことにある
。

次に本実施例の動作について説明する。

ピーク値ホールド回路６は、原稿読取前の基準原稿とし
ての基準白信号読取時のアナログディジタル変換器３か
ら出力されるディジタル画信号１３のピーク値を、ライ
ン同期信号１６とページ同期信号１９との人力により出
力されるゲート回路７からの信号に従いラッチし、ピー
ク値信号１７として出力する。ディジタルアナログ変換
器８は、ピーク値ホールド回路６から出力されるピーク
値信号１７をアナログ信号に変換し、制御信号１８とし
て増幅器２の利得制御回路へ人力し負帰還をかける。増
幅器２は制御信号１８の大きさに応じて利得を変化させ
る。

すなわち、読取部１から出力されるアナログ画信号１１
のページ単位の変動に対しては、この負帰還ループで自
動利得制御を行い、ページ内の変動″　に対しては従来
パスでの安定化を行う。

なお、ピーク値ホールド回路４と６とは同時に動作する
ことはないので、時分割共用化してもよい。

〔発明の効果〕

以上説明したように、本発明によれば、ページ単位で基
準白信号のピーク値を増幅器の利得制御回路に入力し負
帰還をかけることにより、読取部の光源の出力変動（立
上がり特性、経年変化等）、センサの特性変化等による
読取部出力のドリフトに追従して、アナログディジタル
変換器の人力をある一定範囲に設定できるため、入力の
大きな変化に対しても、ディジタル利得制御回路の有効
ビット数が減少することのない、すなわち階調性を失う
ことがないディジタル自動利得制御回路を得ることがで
き、その効果は大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は従来例を示すブロック構成図。 １・・・読取部、２・・・増幅器、３・・・アナログデ
ィジタル変換器、４．６・・・ピーク値ホールド回路、
５・・・除算器、７・・・ゲート回路、訃・・ディジタ
ルアナログ変換器、１１・・・アナログ画信号、１２・
・・（増幅器２の）出力信号、１３・・・ディジタル画
信号、１４．１７・・・ピーク値信号、１５・・・正規
化信号、１６・・・ライン同期信号、１８・・・制御信
号、１９・・・ページ同期信号。

Claims (1)

【特許請求の範囲】
1. （１）２次元原稿を走査分解して１次元のアナログ画信
   号を出力する読取部（１）と、出力された前記アナログ
   画信号を増幅する増幅器（２）と、この増幅器の出力信
   号をディジタル画信号に変換出力するアナログディジタ
   ル変換器（３）と、出力された前記ディジタル画信号を
   演算処理し各走査線における出力ピーク値を安定化させ
   る出力ピーク値安定化手段（４、５）と を含むディジタル自動利得制御回路において、前記増幅
   器に利得制御回路を設け、 前記読取部における基準原稿読取時に同期して前記ディ
   ジタル画信号のピーク値をラッチしピーク値信号を出力
   する基準原稿ピーク値ラッチ手段（６、７）と、出力さ
   れたピーク値信号をアナログ信号に変換し前記増幅器の
   利得制御回路に対して入力するディジタルアナログ変換
   器（８）とを設けたことを特徴とするディジタル自動利
   得制御回路。