JPH01157614A - Cmos analog switch for input/output switching - Google Patents
Cmos analog switch for input/output switchingInfo
- Publication number
- JPH01157614A JPH01157614A JP62317814A JP31781487A JPH01157614A JP H01157614 A JPH01157614 A JP H01157614A JP 62317814 A JP62317814 A JP 62317814A JP 31781487 A JP31781487 A JP 31781487A JP H01157614 A JPH01157614 A JP H01157614A
- Authority
- JP
- Japan
- Prior art keywords
- input
- analog switch
- mos
- nch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［肢業上の利用分野］
この発明は電気回路（こよる切侯スイッチにおける入出
力切４ｉｐ ＣＭ ＯＳアナログスイッチ（こ関するも
のである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an input/output cut-off 4IP CM OS analog switch (input/output cut-off switch in an electric circuit).
〔従来の技術］
第２図は従来の入出力切換ＣＭＯＳアナログスイッチの
回路図を示したもので、図において−（１）は出力トラ
ンジスタ、（２）はＣＭＯＳアナログスイッチ−（３）
はＣＭＯＳアナログスイッチ（２）のコントロール端子
、（４）は入出力端子−（５）はＣＭＯＳアナログスイ
ッチを構成するＰｃｈ−ＭＯＳトランジスタ、（６）は
Ｎｃｈ−ＭＯＳトランジスタ、（７）はレベルシフトト
ランジスター（８）は入力回路、（９）は電、源である
。[Prior Art] Figure 2 shows a circuit diagram of a conventional input/output switching CMOS analog switch. In the figure, - (1) is the output transistor, (2) is the CMOS analog switch - (3)
is the control terminal of the CMOS analog switch (2), (4) is the input/output terminal, (5) is the Pch-MOS transistor that constitutes the CMOS analog switch, (6) is the Nch-MOS transistor, and (7) is the level shift transistor. (8) is an input circuit, and (9) is a power source.
第３図はＰｃｈ−ＭＯＳ）ランジスタの構造の断面図を
示したもので、図において、（４）は入出力切換スイッ
チとして使用した場合の入出力端子にあたる電極、ｕカ
はゲート電極、０３）はバックゲート電極、Ｑ４１は分
離層−０５）はＰ 基板、（１８１はエピタキシャル層
−α′７）はリーク電流の流れ方向である。Figure 3 shows a cross-sectional view of the structure of a Pch-MOS (Pch-MOS) transistor. In the figure, (4) is the electrode that corresponds to the input/output terminal when used as an input/output switch, and (03) is the gate electrode. Q41 is the back gate electrode, Q41 is the separation layer -05) is the P substrate, and (181 is the epitaxial layer -α'7) is the flow direction of leakage current.
次に動作について説明する。Next, the operation will be explained.
入出力端子（４）を出力トランジスタ（１）からの信号
を出力する端子として使用する場合は一入力回路（８）
をＣＭＯＳアナログスイッチ（２）で切放すために５ス
イツチコントロール端子（３）に電ｋ （９］と同一の
重位を与えると、ＣＭＯＳアナログスイッチ（２）はＯ
ＦＦとなり、入出力端子（４）は出力端子として機能す
る。When using the input/output terminal (4) as a terminal for outputting the signal from the output transistor (1), one input circuit (8) is used.
When the same weight as the voltage k (9) is applied to the 5 switch control terminal (3) in order to disconnect the voltage with the CMOS analog switch (2), the CMOS analog switch (2)
It becomes an FF, and the input/output terminal (4) functions as an output terminal.
次に、入出力端子（４）を入力端子とする場合は上記と
反対番こ一スイツチコントロール端子（３）をグランド
電位ｌこすると、ＣＭＯＳアナログスイッチ（２）はＯ
Ｎとなり、入出力端子（４）は入力端子として機能して
、入出力端子（４）に入力される信号を入力回路（８）
へ入力する。Next, when the input/output terminal (4) is used as an input terminal, the opposite switch control terminal (3) is rubbed with the ground potential l, and the CMOS analog switch (2) becomes O
N, the input/output terminal (4) functions as an input terminal, and the signal input to the input/output terminal (4) is sent to the input circuit (8).
Enter.
また、電源（９）ＯＦＦの際に入出力端子（４）に電圧
が印加されると−Ｐｃｈ−ＭＯ８）ランシスタ（６）は
第３図のような状態となリーバツクゲート電極（１３）
はグランド電位となり、入出力端子（４）からバックゲ
ート電極Ｑ３）へはＰＮの順方向となリー リーク電流
がリーク電流の流れ方向α力のように流れる。Furthermore, when a voltage is applied to the input/output terminal (4) when the power supply (9) is OFF, the -Pch-MO8) run transistor (6) is in the state shown in Fig. 3.The reback gate electrode (13)
becomes the ground potential, and a leakage current flows in the forward direction of PN from the input/output terminal (4) to the back gate electrode Q3) like a force α in the flow direction of the leakage current.
［発明が解決しようとする間融点］
従来の入出力切換ＣＭＯＳアナログスイッチは以上のよ
うにＣＭＯＳアナログスイッチ（２）がＰｃｈ−ＭＯＳ
）ランシスタ（５）とＮｃｈ −Ｍ ＯＳ ｌ−ランシ
スタ（６）で構成されているので一電源（９）が０ ト
’ Ｆの時に入出力端子（４）に重圧が印加されるとＰ
ｃｈ −ＭＯＳトランジスタ（５）にて電流のリークＵ
力が発生して一無駄な軍流消買か起こるという問題点が
あった。[Melting point to be solved by the invention] As described above, in the conventional input/output switching CMOS analog switch, the CMOS analog switch (2) is a Pch-MOS
) It is composed of a run sister (5) and an Nch-MOS l- run sister (6), so if heavy pressure is applied to the input/output terminal (4) when the power supply (9) is 0F, P
ch - Current leakage U in MOS transistor (5)
There was a problem in that the power was generated and wasteful military purchases were made.
この発明は上記のような問題点を解消するためになされ
たもので一電源ＯＦＦ時に入出力端子に電圧が印加され
た場合も電流のリークが防止できるとともに一回路規模
・消費電流とも小さい入出力切換ＣＭＯＳアナログスイ
ッチを得ることを目的とする。This invention was made to solve the above-mentioned problems, and it is possible to prevent current leakage even if voltage is applied to the input/output terminal when the power is OFF, and the input/output is small in terms of circuit size and current consumption. The purpose is to obtain a switching CMOS analog switch.
［問題点を解決するための手段］
この発明に係る入出力切換しＭＯＳアナログスイッチは
Ｐｃｈ−ＭＯＳ）ランシスタを使用しないで一スィッチ
により伝達する電位をレベルシフトトランジスタにより
低くしてＮｃｈ−ＭＯＳ）ランシスタのみでスイッチを
形成し一電位を伝達するようにしたものである。[Means for Solving the Problems] The input/output switching MOS analog switch according to the present invention is an Nch-MOS (Nch-MOS) run transistor in which the potential transmitted by one switch is lowered by a level shift transistor without using a Pch-MOS (Nch-MOS) run transistor. A switch is formed by using a chisel to transmit one potential.
〔作用］
この発明のアナログスイッチをＮｃｈ −Ｍ ＯＳ ト
ランジスタで構成することにより一電源ＯＦＦ時に入出
力端子に電圧が印加された時の電流のリークが防止でき
るとともに一回路全体での電流の消費が削減できる。[Function] By configuring the analog switch of the present invention with Nch-MOS transistors, it is possible to prevent current leakage when voltage is applied to the input/output terminals when the power is OFF, and to reduce current consumption in the entire circuit. It can be reduced.
〔実施例］
以下、この発明の一実施例を図について説明する。第１
図において−は）は出カドランシスター（３）はスイッ
チコントロール端子、（４）は入出力端子−〇〇はＮｃ
ｈ −Ｍ ＯＳアナログスイッチ、ｉ６１はスイッチを
構成するＮｃｈ −Ｍ ＯＳ ）ランシスター（７）は
レベルシフトトランジスタ、（９）は電源、ｔｉｌｌは
入力トランジスタである。[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1st
In the figure, -) is the output drain sister (3) is the switch control terminal, (4) is the input/output terminal, and -〇〇 is the Nc
h-MOS analog switch, i61 constitutes a switch, Nch-MOS) Run sister (7) is a level shift transistor, (9) is a power supply, and till is an input transistor.
次に動作について説明する。入出力端子（４）を出力ト
ランジスタ（１）からの信号を出力する端子として使用
する場合−人力トランジスタＵυをＮｃｈ −ＭＯＳア
ナログスイッチ（１０１で切放すために、スイッチコン
トロール端子（３）をグランドと同電位にすることでＮ
ｃｈ −Ｍ ＯＳアナログスイッチ（１０）はＯＦＦと
なり、入出力端子（４）は出力端子として機能する。Next, the operation will be explained. When using the input/output terminal (4) as a terminal for outputting the signal from the output transistor (1), connect the switch control terminal (3) to ground in order to disconnect the human-powered transistor Uυ with the Nch-MOS analog switch (101). By setting the same potential, N
The ch-MOS analog switch (10) is turned off, and the input/output terminal (4) functions as an output terminal.
次に、入出力端子（４）を入力端子として使用する場合
はスイッチコントロール端子（３）を電源（９）と同電
位にするとＮｃｈ −Ｍ ＯＳアナログスイッチ（１０
１はＯＮとなり、入出力端子（４）は入力端子として機
能する。ここで−レベルシフトトランジスタ（７）によ
り電位を低くした後−Ｎｃｈ−ＭＯＳアナログスイッチ
（１０）を入れることによりＮｃｈ −Ｍ ＯＳ トラ
ンジスタ（６）のみで電位の伝達ができるようになる。Next, when using the input/output terminal (4) as an input terminal, set the switch control terminal (3) to the same potential as the power supply (9), and the Nch-MOS analog switch (10
1 is turned on, and the input/output terminal (4) functions as an input terminal. Here, by lowering the potential by the level shift transistor (7) and then turning on the Nch-MOS analog switch (10), the potential can be transmitted only by the Nch-MOS transistor (6).
また−電源（９）が０１−’ Ｆの場合でも入出力端子
（４）に電圧が印加されてもＮｃｈ−ＭＯＳアナログス
イッチはがＮｃｈ −Ｍ ＯＳ ）ランシスタ（６）の
みで構成されているため一高インピーダンスとなりリー
ク電流が流れなくなる。Also, even if the power supply (9) is 01-'F, even if voltage is applied to the input/output terminal (4), the Nch-MOS analog switch is only composed of a run transistor (6). The impedance becomes high and no leakage current flows.
このように上記実施例では、Ｎ ｃｈ −Ｍ ＯＳアナ
ログスイッチ００）の電源（９）がＯＦ Ｆの場合に入
出力端子（４）に電圧が印加されても、リーク電流が流
れないようにして入出力端子（４）を高インピーダンス
にする場合番ごついて説明したが、入力端子の切断用Ｎ
ｃｈ−ＭＯＳアナログスイッチであってもよく一上記実
施例と同様の効果を奏する。In this way, in the above embodiment, even if a voltage is applied to the input/output terminal (4) when the power supply (9) of the Nch-MOS analog switch 00) is OFF, leakage current is prevented from flowing. We have explained how to make the input/output terminal (4) high impedance, but the N for disconnecting the input terminal
A ch-MOS analog switch may also be used, and the same effects as in the above embodiment can be achieved.
以上のようにこの発明によれば−ＣＭＯＳアナロクスイ
ッチをレベルシフトトランジスタとＮｃｈ−ＭＯＳ）ラ
ンジスタで構成し、Ｐｃｈ −Ｍ ＯＳトランジスタを
使用しなくしたため一衛源ＯＦ Ｆの場合番こ入出力端
子に電圧が印加してもリーク電流が流れないものか得ら
れる効果がある。As described above, according to the present invention, the CMOS analog switch is configured with a level shift transistor and an Nch-MOS transistor, and since the Pch-MOS transistor is not used, voltage is applied to the input/output terminal when the power source is OFF. This has the effect that no leakage current flows even when the current is applied.
第１図はこの発明の一実施例による入出力切換ＣＭＯＳ
アナログスイッチを示す回路図、第２図は従来の入出力
切換にＭＯＳアナログスイッチを示す回路図、第３図は
Ｐｃｈ −Ｍ ＯＳ トランジスタの構造断面図である
。図において、（１）は出カドランシスター（３）はス
イッチコントロール端子、（４）は入出力端子、（６）
はアナログスイッチを構成するＮｃｈ−ＭＯＳトランジ
スター（７）はレベルシフトトランジスター（９）は電
源−００）はＮｃｈ−ＭＯＳアナログスイッチ−（１１
１は入力トランジスタを示す。
尚−図中一同一符号は同−一又は相当部分を示す。FIG. 1 shows an input/output switching CMOS according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing an analog switch, FIG. 2 is a circuit diagram showing a MOS analog switch for conventional input/output switching, and FIG. 3 is a structural sectional view of a Pch-MOS transistor. In the figure, (1) is the output run sister (3) is the switch control terminal, (4) is the input/output terminal, and (6) is the switch control terminal.
is an Nch-MOS transistor (7) that constitutes an analog switch, and a level shift transistor (9) is a power supply -00) is an Nch-MOS analog switch (11).
1 indicates an input transistor. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (2)
出力の切換を行うＣＭＯＳアナログスイッチにおいて、
回路電源が入つていない場合に、入出力端子に電圧が印
加された時入出力端子からの電流のリークを防止したこ
とを特徴とする入出力切換ＣＭＯＳアナログスイッチ。(1) In a CMOS analog switch that switches input and output in order to share input and output with the same terminal,
An input/output switching CMOS analog switch characterized by preventing current leakage from the input/output terminals when voltage is applied to the input/output terminals when the circuit power is not turned on.
集積回路で形成されていることを特徴とする特許請求の
範囲第１項記載の入出力切換ＣＭＯＳアナログスイッチ
。(2) The input/output switching CMOS analog switch according to claim 1, wherein the CMOS analog switch is formed of a semiconductor integrated circuit on the same substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317814A JPH01157614A (en) | 1987-12-14 | 1987-12-14 | Cmos analog switch for input/output switching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317814A JPH01157614A (en) | 1987-12-14 | 1987-12-14 | Cmos analog switch for input/output switching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01157614A true JPH01157614A (en) | 1989-06-20 |
Family
ID=18092340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62317814A Pending JPH01157614A (en) | 1987-12-14 | 1987-12-14 | Cmos analog switch for input/output switching |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01157614A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046622A (en) * | 1997-07-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Electronic analogue switch |
| JP2002291525A (en) * | 2001-03-30 | 2002-10-08 | Yoshino Kogyosho Co Ltd | Screw-cut container for solid cosmetics |
-
1987
- 1987-12-14 JP JP62317814A patent/JPH01157614A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046622A (en) * | 1997-07-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Electronic analogue switch |
| JP2002291525A (en) * | 2001-03-30 | 2002-10-08 | Yoshino Kogyosho Co Ltd | Screw-cut container for solid cosmetics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4039869A (en) | Protection circuit | |
| US4985647A (en) | CMOS transfer switch free from malfunction on noise signal | |
| KR950020706A (en) | Level shifter circuit | |
| GB1589414A (en) | Fet driver circuits | |
| JPH03235517A (en) | Switching circuit | |
| KR890005992A (en) | Complementary signal output circuit | |
| JPH06169247A (en) | Analog switch | |
| US4117353A (en) | Controlled current sink | |
| JPH01157614A (en) | Cmos analog switch for input/output switching | |
| JPH04239221A (en) | Semiconductor integrated circuit | |
| JPH0437217A (en) | Logic level conversion circuit | |
| JP3052433B2 (en) | Level shift circuit | |
| JPH0410659A (en) | Thin film transistor | |
| KR950028313A (en) | In-phase signal output circuit, reverse-phase signal output circuit and two-phase signal output circuit | |
| KR100271207B1 (en) | High speed and low electric power fet with subsidiary mosfet | |
| GB2411059A (en) | A CMOS level converter with a gated output to reduce power consumption in following circuits and in the converter itself | |
| KR100268948B1 (en) | Transmission gate circuit | |
| JP2964775B2 (en) | Reference voltage generation circuit | |
| JPH0257345B2 (en) | ||
| JPH11150449A (en) | Hysteresis input circuit | |
| KR100191783B1 (en) | Switch circuit for interface | |
| KR100221615B1 (en) | Low power cmos digital circuit | |
| JPH01253267A (en) | Input protective circuit for semiconductor device | |
| JPS63190384A (en) | Semiconductor device | |
| JP3607044B2 (en) | Voltage switching circuit |