JPH01154220A - パイプライン処理装置 - Google Patents

パイプライン処理装置

Info

Publication number
JPH01154220A
JPH01154220A JP62312122A JP31212287A JPH01154220A JP H01154220 A JPH01154220 A JP H01154220A JP 62312122 A JP62312122 A JP 62312122A JP 31212287 A JP31212287 A JP 31212287A JP H01154220 A JPH01154220 A JP H01154220A
Authority
JP
Japan
Prior art keywords
data
signal
processing
data processing
pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62312122A
Other languages
English (en)
Inventor
Yoichi Hamada
洋一 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62312122A priority Critical patent/JPH01154220A/ja
Publication of JPH01154220A publication Critical patent/JPH01154220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、連続して配置された複数のデータ処理部が
大量のデータの処理を分担し並行処理するパイプライン
処理装置に関し、1、νに、同装置におけるパイプライ
ン処理のロック状態を検出してこの状態を解除すること
を可能にするパイプライン処理の強制駆動方式に関する
(従来の技術) 各種のデータ処理機器における処理データ量の増大に伴
い、大量データの処理を、連続して配置された複数のデ
ータ処理部により分担して並行処理するパイプライン処
理を行なうものが増えてきている。
例えばワークステーションにおいては、高機能ワークス
テーション等が著しく普及し、要望に応じてイメージデ
ータを扱えるなどの各種機能を合せ持った高機能機種等
も出現している。このようなイメージデータを扱うなど
使用範囲が拡大されたワークステーション等においては
、従来の文字コードのみでは表現し得なかったような情
報についても容易に取扱えるようになり、有用性がさら
に高まっている。
しかし、イメージデータ等を処理するには、例えばイメ
ージデータをmm(ミリメートル)当り1(5本の分解
能で表現するようにすればA4サイズて1..4MB(
メカバイト)の情報量が必要となってそのデータ1か非
常に多いため、高速処理が必須となる。
従来のワークステーションであれば、1ビツトシリアル
処理することでハードウェア的にはコンパクトに収まっ
ていたが、上述のような高速処理を行なうには無理かあ
る。そのため、ハードウェアは若干増加するがパイプラ
イン処理とすることにより高速処理を可能にすることが
できる。
(発明が解決しようとする問題点) このように、各種のデータ処理機器、例えは高機能ワー
クステーション等においては、大量のデータを高速で処
理するために、パイプライン処理を実行できるような構
成を備えたものが増加している。
ところが、このようなパイプライン処理を行なうパイプ
ライン処理装置において、例えば処理すべきデータがパ
イプライン処理に適した特定のデータ長(例えは4ビツ
ト)で割切れないため不揃いな長さのデータか生じると
、イリーガルデータとして検出されたり、故障モードと
して摘出されたりしてパイプライン処理かロック状態に
陥ってしまう場合があった。このため処理システムが停
止してしまい、復旧に手間と時間を要するというような
煩わしい問題があった。
この発明は、このような従来の問題点に鑑み。
なされたもので、処理単位のデータ長、例えばビット長
の異なるイリーガルデータ等が混入し、あるいは故障モ
ードとして検出されて、パイプライン処理システムがロ
ック状態となり停止してしまうような場合にも、このシ
ステムのロック状態を容易に回避できるような強制駆動
方式を6fRえたパイプライン処理装置を提供すること
をその目、的とするものである。
[発明の構成] (問題点を解決するための手段) このような目的を達成するために、この発明に係るパイ
プライン処理装置では、連続して配置された複数のデー
タ処理部がデータの処理を分担し並行処理する同装置に
おいて、前段のデータ処理部にて分担処理されたデータ
の送出を一時待なせる待機信号を返送する待機信号返送
手段と、任意のデータ処理部においてこの待機信号が所
定時間返送されっばなしの状態になっていることを検出
するロック状態検出手段と、このロック状態検出手段に
より検出された前記状態を認知して前記待機信号を強制
的に解除すると、を有することを特徴としている。
(作用) このような構成を備えたパイプライン処理装置であれば
、複数のデータ処理部の各段では、自段の処理が終了し
、次のデータの受入れが可能となるまで、待機信号返送
手段により待機信号を返送しながら、前段のデータ処理
部にて分担処理されたデータの送出を一時待たせること
により、スムーズなパイプライン処理の流れを実現する
ことができる。また、イリーガルなデータの混入などに
より、いずれかのデータ処理部でこの待機信号が返送さ
れっばなしのロック状態に陥るような事態が発生したと
きでも、ロック状態検出手段により、所定時間このよう
なロック状態となっていることが検出され、解除手段に
よってこの検出されたロック状態を認知して前記待機信
号を強制的に解除することが可能になる。こうして、例
えばシステムを初期化してやり直すなどの煩わしい手間
および時間を費やすことなくパイプライン処理を継続実
行させることができるようになる。
(実施例) 以下、この発明に係るパイプライン処理装置の実施例に
ついて、図面に基づき詳細に説明する。
第1図は、この発明を適用した一実施例のパイプライン
処理装置の要部ブロック図である。複数のデータ処理部
1a、1b、1c・・・が連続的に並んでおり、その任
意の段とその前段との間でのデータおよび各信号等の送
受、特にパイプラインのロック状態を解除する一構成例
について示している。
各段のデータ処理部1aないしICの間に、処理形態に
応じたピット幅を持つ処理データの転送ラインであるデ
ータライン10と、このデータライン10上に有効なデ
ータがあることを示すアベイラブル信号線(以下単にア
ベイラブルと称す)11と、いずれかのデータ処理部(
例えばlb)が処理続行中であるとき、その前段のデー
タ処理部(例えばla)に対し、その処理済データを送
出しないよう(もしくは次の処理を実行することにより
送出中の処理済データを変更しないよう〉要求する待機
要求信号線(以下、ウェイト要求と称す)12がある。
このウェイト要求12は、第1図に示すようにAND回
路2a(2b以下も同じ)において、アベイラブル11
と、ロック解除指示14の反転信号との論理積がとられ
、このAND回路出力信号が実効待機信号のウェイト1
3として前段のデータ処理部(例えばla)に返送され
ている。
また、所定時間を計測するタイマ5と、パイプラインの
ロック状態を解除するために、いずれかのデータ処理部
にてウェイト13が発生された時点からロック状態の監
視を始め、タイマ5を用いてロック状態を検出するロッ
ク状態検出部4とか設けられている。そして、このロッ
ク状態検出部4にて解除すべきロック状態と判断された
場合に有意で出力されるロック解除要求信号14を受け
てロック解除指示信号15を出力するロック解除フリッ
プフロップ6が設けられている。
次に、この−実艙例装置の動作を第1図に基づき説明す
る。
データ処理部1a (lb以下も同)では、当該パイプ
ラインの目的および処理内容に応じた各種のデータ5理
、例えば符号化された大量のデータを復号(伸長)する
処理や、復号されたイメージデータを拡大・縮小したり
、回転したりする処理等が実行されている。
こうした各種処理がそれぞれのデータ処理部、例えば1
aにて実行されると、このデータ処理部1aからデータ
ライン10上に処理済データが出力される。これと同時
に、このデータが有効であることを示す信号;アベイラ
ブル11も同郡1aから出力される。
次段のデータ処理部1bでは、このアベイラブル11が
有意であることを確認してデータライン10上のデータ
を取込み、例えば次の処理タイミング(以下、ステージ
と称す)において処理を開始する。
このとき、このデータ処理部1bにおいて、さらに次の
サイクルのステージでも引続き同一データについて処理
しなければならない場合には、同郡1bは前段のデータ
処理部1aに対し、ウェイト要求12を発して次のデー
タの送出を待つように要求する。
ただしこの要求信号12は、そのまま前段のデータ処理
部1aに返送されるのではなく、前段のデータ処理部1
aから送出されるアベイラブル11とAND回路2aに
より論理積をとった後、ウェイト信号13として返送す
るように構成されている。なお、AND回路2aの3つ
目の入力であるロック解除指示15は、通常、従ってこ
の場合にも有意にはなっておらず、ウェイト信号13の
発生を妨げることはない。このように構成することによ
り、前段のデータ処理部1aでは、ウェイト要求が発さ
れると直ちに待機するのではなく、次の処理データが出
力可能になるところまで動作できるようになる。
このようにして、パイプラインの各データ処理部が相互
に効果的に動作することが可能になる。
一方、ロック状態検出部4では、いずれかのデータ処理
部からウェイト信号13が発生されると直ちにタイマ5
を起動し、所定時間の計測を開始す゛る。もし、タイマ
5による所定の時flfjが経過する前に上記ウェイト
信号13か取下げられると、タイマ5による計測も解除
される。
なおこの場合に、複数のデータ処理部からのウェイト信
号13が相次いで発生しても、ロック状態検出部4では
これらを区別して個々に所定時間の計測を行なうよう制
御している。このような制御の簡易な実施方法としては
、例えば最初に発生したウェイト信号13についてのみ
注目し、この信号13か所定時間出力され続けるか、あ
るいは取下げられるまで次のウェイト信号の計測を開始
しないよう構成しても実用上同等問題はない。
ところが、もしいずれかのデータ処理部、例えば1bに
おいて、ウェイ1〜要求12をいつまでら収下げないよ
うな状況か発生した場合には、タイマ5にて所定時間が
経過したことが検出され、ロック状態検出部4に知らさ
れる。ロック状態検出部・1では、例えば、そのとき実
行されているデータ処理の内容等に応じてパイプライン
処理を強制的に続行しても良いか否かを判断し、あるい
はハードウェアの故障等の回復不能な障害でなければ常
に、ロック解除要求14を発生する。このロック解除要
求14が発生されると、ロック解除フリップフロンプロ
かオン状態に反転し、ロック解除指示15を有意にする
。そして、このロック解除指示15によって、各データ
処理部1a、■b、IC・・・にウェイト信号13を出
力し得る各A N D回UR2a、2b・・・は強制的
にその出力のウェイト信号13をオフ状態にされる。こ
うして各ウェイト信号13が解除され、パイプラインを
構成する各データ処理部1a、■b、1c・・・は動1
tを再開するようになる。
このようにして、パイプラインがロック状態となってら
、容易に復帰させることが可能になる。
なお、この発明は上述の実施例に限定されるらのではな
く、適宜の変更・追加等により、曲の態様でも実施可能
である。例えば、ロック状態検出部においてウェイト信
号の持続時間を計測することにより検出を行なうように
するのではなく、外部CPU等により当該パイプライン
におけるデータの送出が停止したことを検出し、原因を
調査して、あるいは他の基準により、再開を判断するよ
う構成することなども勿論可能である。
また、処理単位のデータのビット長の異なるイリーガル
データの混入等のため発生したパイプラインのロック状
態と、その強制駆動により生じたデータ処理の誤りなど
については、その位置等が容易に推定できるため、パイ
プライン処理の終了後等に補正処理することも容易であ
る。このための判別情報等を上述の実施例装置に自動的
に付加させるよう構成することもまた可能である。
こ発明の効果コ 以上詐片旧に説明したように、この発明に係るパイプラ
イン処理装置であれば、処理単位のデータの、例えばビ
ット長の相違等によるイリーガルデータの混入や故障等
のため、パイプライン処理がロック状態に陥っても、自
動的にこのロック状態を検出し、パイプラインを強制駆
動させることができるようになる。そして、従来のよう
にパイプラインが停止していることを長時間経過後に漸
く3.2品し、パイプラインを初期化して再開するなど
の煩わしい手間をかける必要がなくなる。こうして、前
駅な時間を費消する等の従来の問題点を解決することが
できる。また、ロック状態に陥ったパイプライン処理も
、容易に復帰させて動作させることか可能になる。
【図面の簡単な説明】
第1図はこの発明を適用した一実施例のパイプライン処
理装置の要部ブロック図である。

Claims (1)

    【特許請求の範囲】
  1. (1) 連続して配置された複数のデータ処理部がデー
    タの処理を分担し並行処理するパイプライン処理装置に
    おいて、  前段のデータ処理部にて分担処理されたデータの送出
    を一時待たせる待機信号を返送する待機信号返送手段と
    、  任意のデータ処理部においてこの待機信号が所定時間
    返送されっぱなしの状態になっていることを検出するロ
    ック状態検出手段と、  このロック状態検出手段により検出された前記状態を
    認知して前記待機信号を強制的に解除する解除手段と、
    を有することを特徴とするパイプライン処理装置。
JP62312122A 1987-12-11 1987-12-11 パイプライン処理装置 Pending JPH01154220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62312122A JPH01154220A (ja) 1987-12-11 1987-12-11 パイプライン処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62312122A JPH01154220A (ja) 1987-12-11 1987-12-11 パイプライン処理装置

Publications (1)

Publication Number Publication Date
JPH01154220A true JPH01154220A (ja) 1989-06-16

Family

ID=18025512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62312122A Pending JPH01154220A (ja) 1987-12-11 1987-12-11 パイプライン処理装置

Country Status (1)

Country Link
JP (1) JPH01154220A (ja)

Similar Documents

Publication Publication Date Title
KR100267130B1 (ko) Pci 버스 시스템
JPH0237448A (ja) 二重不均等式バス・タイムアウト
US5500945A (en) Apparatus and method for controlling a system bus of a multiprocessor system
JPH01154220A (ja) パイプライン処理装置
JPH11272637A (ja) マルチプロセッサ・システムおよび方法
JP2570847B2 (ja) データ転送方式
JP2602975B2 (ja) 調歩同期式通信における受信制御装置
JPS6159545A (ja) 情報処理装置のインタフエ−ス障害検出方式
JP2002366451A (ja) マルチプロセッサシステム
JPS6019818B2 (ja) 情報転送方式
JP2725107B2 (ja) 割り込み装置
JPS59146326A (ja) チヤネル装置の制御方式
JPS6373357A (ja) デ−タ転送方式
JPH045301B2 (ja)
JP3612471B2 (ja) マルチプロセッサ構成におけるスプリアス割り込み制御方法
JPS63251841A (ja) マルチプロセツサの異常検出制御方法
JPH0822441A (ja) 情報処理装置およびその通信エラー検出方法
JPS6128146B2 (ja)
JPH05181813A (ja) 排他制御ビット制御方式
JPS61109154A (ja) 固定デ−タ・レジスタのエラ−検出方式
JPH04106637A (ja) ストール検出回路
JPH06350677A (ja) 割込み要求型切替え要求信号監視方式
JPH04156651A (ja) スモール・コンピュータ・システム・インタフェースのバス制御装置
JPS63286948A (ja) デ−タ転送制御装置
JPH04305758A (ja) 情報処理装置