JPH01151854A - 回線走査方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 回線走査方式、特に通信制御装置内で多数の回線を制御
する回線走査機構の回線走査方式に関し、高速回線を収
容するために行なうスキャン制御にかかわらず全ての回
線に所定以上の走査能力を分配可能とすることを目的と
し、 通信制御装置内で多数の回線を制御する回線走査機構の
回線走査方式において、収容し得る回線の全回線アドレ
ス分のアドレス空間と等しく所定の回線アドレスのみが
走査されるスキャン制御を行なえる表アドレス空間の回
線アドレスを順次発生出力する第１のアドレス発生手段
と、該全回線アドレス分のアドレス空間と等しく常に全
回線アドレスが走査される裏アドレス空間の回線アドレ
スを順次発生出力する第２のアドレス発生手段と、該回
線走査機構の走査するべき回線アドレスを、該第１及び
第２のアドレス発生手段から出力される回線アドレスを
交豆に選択出力して生成する走査アドレス生成手段とを
備え、該走査アドレス生成手段により生成された回線ア
ドレスの回線を順次走査するように構成する。

〔産業上の利用分野〕

本発明は回線走査方式、特に通信制御装置内で多数の回
線を制御する回線走査機構の回線走査方式に関する。

第６図は一般的な通信制御装置を示す。同図中、３０は
通信制御装置であり、チャネルアダプタ３１と、プロセ
ッサ（処理装置）３２と、メインメモリ３３と、回線走
査機構３４と、回線接続装置３５と、内部バス３６とよ
りなる。回線接続装置３５は、例えば図示を省略したモ
デムを介して選択された回線に接続する。４０はホスト
装置であり、通信制？Ｂ装置３０のチャネルアダプタ３
１と接続するチャネル装置４１を有する。メインメモリ
３３は、制御用プログラムを格納すると共に、転送する
べきデータを一時的に格納する。回線走査機構３４は回
線を走査し、回線接続装置３５は走査された回線と順次
接続する。

上記の如き通信制御装置において高速回線と低速回線と
を効率良く収容するために、回線走査機構の回線走査方
式としてはアドレス置換やスキャン制限などのスキャン
制御を用いるものがある。

アドレス置換やスキャン制限を行なうと、当然のことな
がら走査されないアドレスが生じる。しかし、高速回線
の収容によって能力的に回線数が限られてしまうのはや
むを得ないが、アドレス置換やスキャン制限のために必
要以上に走査能力を低下させてその分収容できる回線数
を犠牲にすることは好ましくない。

高速回線は、主にホスト装置間通信で使用されるものや
基幹回線などであり、通常の端末装置では１２００ｂｐ
ｓ〜９６００ｂｐｓ稈度の低速回線が使用される。例え
ば、３２回線収容できる回線走査機構において２５６ｋ
ｂｐｓの高速回線を収容するために３４７ｋｂｐｓの走
査能力を用いている場合、３００ｋｂｐｓの走査能力で
十分処理できるのであれば、あまりの４７　ｋｂｐｓの
走査能力は伯に回すことができる。つまり、端末装置の
走査能力が例えば１２００ｋｂＤＳであれば、他に３１
回線が収容できることになり、その効果は非常に大きい
。

なお、本明細書で言う１′収容Ｊは、ハードウェア的な
意味で使用し、実際にプロセッサ（処理装置）が処理で
きるかどうかとは違う意味で使用している。

〔従来の技術〕

第７図は、−例として［１１から［３２１までの回線ア
ドレスがある場合の通常の走査順序を矢印で示す。矢印
で示す如く、通常は各回線が均等に走査される。この場
合、走査能力は全回線アドレスで一定であり、その走査
能力で処理できる回線速度であれば、無条件にどこにで
も接続可能である。

従来、上記走査能力を越える回線を接続する場合、第８
図に示す２種類のスキャン制御を行なっていた。第１の
スキャン制御は、４回線を１グループとして、グループ
Ｇ１〜Ｇ８のうちどのグループまでを走査対象とするか
を制限するスキャン制限である。第２のスキャン制御は
、１グループ内の走査を若番アドレスに置き換えるアド
レス置換である。

、第９図は、第８図中グループＧ１．Ｇ２に対してスキ
ャン制限を行ない、グループＧ１内でアドレス置換を行
なう場合の走査順序を示す。第９図中、走査される回線
アドレスを丸で囲んで示す。

この場合の走査順序は、回線アドレス「１」→１−５」
→「１」→「６」→「１」→・・・→「１」→「８］→
「１」→・・・である。この様なスキャン制御を用いる
従来の回線走査方式の欠点は、例えば全走査能力の１／
２の走査能力を必要とする回線を接続する場合には、２
グループに対してスキャン制限を行ないそのうちの１グ
ループ内でアドレス百換を行なう必要があるため、残り
４回線までしか接続できないところにある。

従来においても、上記欠点を除去するスキャン制御とし
て、全回線アドレス空間を論理的に２分割して雨空間を
交互に走査する方式もある。第１０図は、この様にして
得られた空間−１及び空間−２を示す。同図中、走査さ
れる空間は、ｒＸＪ印毎に切り替わる。従って、この様
なスキャン制御を用いる従来の回線走査方式において、
例えばグループＧ１に対してスキャン制御を行ない、こ
のグループＧ１内でアドレス置換を行なうと、走査順序
は第１１図に示す如くとなる。第１１図中、走査される
回線アドレスを丸で囲んで示すと共に、一方の空間から
他方の空間への切り替わりを「×１印で示す。この場合
、走査順序は、回線アドレス「１」→Ｉ’１７ｊ→「１
」→１２１」→「１」→・・・「１−１→「３２］→「
１」→・・・である。

従って、前述の如く全走査能力の１／２の走査能力を必
要とする回線を接続する場合には、残り１６回線まで接
続可能となり、前記第９図の場合と比べると走査されな
い回線数が減少する。

〔発明が解決しようとする問題点〕

しかし、従来方式では高速回線を収容するために依然と
して走査されない回線が多く、接続可能な回線数が小で
あると共に、スキャン制御によって走査可能な回線アド
レスが限定されてしまうという問題を生じていた。更に
、高速回線は別として、所定速度以下の低速回線は無条
件に収容可能であることがマンマシンインタフェースの
面からも望ましいが、従来方式では低速回線を収容する
際に使用できる回線アドレスを知る必要があるという問
題も生じていた。

本発明は、高速回線を収容するために行なうスキャン制
御にかかわらず全ての回線に所定以上の走査能力を分配
することができる回線走査方式を提供することを目的と
する。

（問題点を解決するための手段〕 第１図は、本発明の原理説明図である。同図中、１は第
１のアドレス発生手段であり、収容し得る回線の全回線
アドレス分のアドレス空間と等しく所定の回線アドレス
のみが走査されるスキャン制御を行なえる表アドレス空
間の回線アドレスを順次発生出力する。２は第２のアド
レス発生手段であり、前記全回線アドレス分のアドレス
空間と等しく常に全回線アドレスが走査される裏アドレ
ス空間の回線アドレスを順次発生出力する。３は走査ア
ドレス生成手段である。

〔作用〕

走査アドレス生成手段３は、回線走査機構の走査するべ
き回線アドレスを、第１及び第２のアドレス発生手段１
．２から出力される回線アドレスを交互に選択出力して
生成する。回線走査機構は、走査アドレス生成手段３に
より生成された回線アドレスの回線を順次走査する。

従って、高速回線を収容するために行なうスキャン制御
にかかわらず全ての回線に所定以上の走査能力を分配可
能となる。

〔実施例〕

第２図は、本発明方式の・一実施例を適用された回線走
査機構の要部を示す。同図中、１１は表字間アドレスカ
ウンタ、１２は実空間アドレスカウンタ、１３はセレク
タ、１４はスイッチ回路、１５はレジスタである。表字
間アドレスカウンタ１１には、クロック信号Ｃ１，Ｋと
、スキャン制御を指示する信号と、アドレス置換を指示
する信号と、モードを表わす信号とが供給されており、
スキャン制御に応じた回線アドレスを発生する。従って
、表字間アドレスカウンタ１１としては、従来方式で用
いるアドレスカウンタと同様のものを用い得る。なお、
クロック信号ＣＩ　Ｋは、実空間アドレスカウンタ１２
及びスイッチ回路１４にも供給されている。

本実施例では、説明の便宜上、回線アドレスが［１］か
ら「３２」まであるものとする。この場合の通常の表ア
ドレス空間での走査順序を第３図（ａ）に示し、央アド
レス空間での走査順序を第３図（ｂ）に示す。第３図中
、「×」印は一方の空間から他方の空間への切り替わり
を示す。

例えば、回線アドレス１゛１」から「４」までのグルー
プｇ１に対してスキャン制限を行ないグループｑ１内で
アドレス置換を行なうと、表アドレス空間での走査順序
は第４図（ａ）に示す如くとなり、裏アドレス空間での
走査順序は第４図（ｂ）に示す如くとなる。第４図中、
走査される回線アドレスを丸で囲んで示すと共に、一方
の空間から他方の空間への切り替わりを「×」印で示す
。この場合、表字間アドレスカウンタ１１は常にカウン
ト値として回線アドレス「１」を出力し、表字間アドレ
スカウンタ１２はカウント値として順次回線アドレスｒ
ｌＪ、ｒ５Ｊ、ｒＬｌ、・・・。

Ｂ８Ｊ、ｌ’３２Ｊ、ｒｌＪ、・・・を出力する。スイ
ッヂ回路１４は、セレクタ１３のセレクト端子Ｓ　Ｅ　
Ｌ、にアドレスカウンタ１１．１２の出力を交互に選択
出力せしめる制御信号を印加する。これにより、セレク
タ１３からは回線アドレス「１」→「１」→ＮＪ→「５
」→「１」→「９」→１゛１」→「１３」→「１」→・
・・「１」→１“２８」→「１」→１°３２」→「１」
→ｒｌＪ　　ｒＮ→「５．１−→「１」→・・・が順次
選択出力されて回線走査機構が走査するべき回線アドレ
スとしてレジスタ１５に格納される。回線の走査は、レ
ジスタ１５の出力回線アドレスに基づいて行なわれる。

つまり、本実施例では、表アドレス空間ではスキャン制
御が可能であり、裏アドレス空間では常に全回線アドレ
スが走査される。このため、表７ドレス空間の周期に寝
アドレス空間の周期が加算されるため、走査周期が第５
図より明らかな如く不規則となる。しかし、回線制御を
行なう上で問題は生じない。第５図（ａ）は回線アドレ
ス「１」のデータ、同図（ｂ）は従来方式による回線ア
ドレス「１」の走査タイミング、同図（Ｃ）は本実施例
による回線アドレス１°１」の走査タイミングを夫々示
す。

第４図（ａ）、（ｂ）及び第５図（ｂ）、！＝　（Ｃ）
との比較より明らかな如く、本発明方式がその効果をフ
ルに生かすのは、表アドレス空間でスキャン制御を行な
った場合である。全走査能力の１／２の走査能力を必要
とする回線を接続する場合に、高速回線の回線アドレス
は表アドレス空間においてスキャン制御により第４図（
ａ）に示す如く固定されるが、残り全ての回線が第４図
（ｂ）に示す如く裏アドレス９間において均等に走査さ
れるので、所定以下の低速回線であれば無条件に残り３
１回線まで収容できる。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

本発明によれば、スキャン制御を行なえる表アドレス空
間の回線アドレスと常に全回線アドレスが走査される衷
アドレス空間の回線アドレスとを交互に選択出力して回
線走査機構の走査するべき回線アドレスを生成する走査
アドレス生成手段を備えているので、高速回線を収容す
るために行なうスキャン制御にかかわらず全ての回線に
所定以上の走査能力を分配可能とすることができ、特に
少数の高速回線と多数の低速回線とが混在する場合の効
果が大であり、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明方式の一実施例を適用された回線走査機
構の要部を示すブロック系統図、第３図は実施例におけ
る通常の走査順序を示す図、 第４図は実施例におけるスキャン制御を説明する図、 第５図は実施例における走査タイミングを説明する図、 第６図は一般的な通信制御装置を示すブロック系統図、 第７図は従来方式における通常の走査順序を示す図、 第８図は従来のスキャン制御の一例を示す図、第９図は
従来のスキャン制御の一例を説明する図、 第１０図は従来のスキャン制御の他の例を示す図、 第１１図は従来のスキャン制御の他の例を説明する図で
ある。 第１図〜第５図において、 １は第１のアドレス発生手段、 ２は第２のアドレス発生手段、 ３は走査アドレス生成手段、 １１は表字間アドレスカウンタ、 １２は実空間アドレスカウンタ、 １３はセレクタ、 １４はスイッチ回路、 １５はレジスタ を示す。 本発明の原理説明図 第１図 本発明方式の一実施例を適用された回線走査機構の要部
を示すブロック系統図 第２図 （ａ）　　　　　　　　　　　　　　　（ｂ）実施例に
おける通常の走査順序を示す因業３図 〔表アドレス空間］　　　　　　　　　　　　　　〔裏
アドレス空間〕（（１）（ｂ’） 実施例におけるスキャン制御を説明する図第４図 冨回線分の時間 一一一一一 実施例における走査タイミングを説明する因業５図 一般的な通信制御装置を示す ブロック系統図 第６図 従来方式における通常の走査順序を示す因業７図 従来のスキャン制御の一例を示す同 第８図 従来のスキャン制御の一例を説明する因業９図 従来のスキャン制御の他の例を示す図 第１０図

Claims (1)

1. 【特許請求の範囲】 通信制御装置内で多数の回線を制御する回線走査機構の
   回線走査方式において、 収容し得る回線の全回線アドレス分のアドレス空間と等
   しく所定の回線アドレスのみが走査されるスキャン制御
   を行なえる表アドレス空間の回線アドレスを順次発生出
   力する第１のアドレス発生手段（１）と、 該全回線アドレス分のアドレス空間と等しく常に全回線
   アドレスが走査される裏アドレス空間の回線アドレスを
   順次発生出力する第２のアドレス発生手段（２）と、 該回線走査機構の走査するべき回線アドレスを、該第１
   及び第２のアドレス発生手段から出力される回線アドレ
   スを交互に選択出力して生成する走査アドレス生成手段
   （３）とを備え、 該走査アドレス生成手段により生成された回線アドレス
   の回線を順次走査することを特徴とする回線走査方式。