JPH01147379A - 半導体試験用ハンドリング装置 - Google Patents
半導体試験用ハンドリング装置Info
- Publication number
- JPH01147379A JPH01147379A JP62308054A JP30805487A JPH01147379A JP H01147379 A JPH01147379 A JP H01147379A JP 62308054 A JP62308054 A JP 62308054A JP 30805487 A JP30805487 A JP 30805487A JP H01147379 A JPH01147379 A JP H01147379A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- shutter
- handling device
- test
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000005259 measurement Methods 0.000 claims abstract description 18
- 238000009529 body temperature measurement Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体の試験に使用するノ・ンドリング装置
に関するものである。
に関するものである。
第２図暑こ従来の半導体試験用ハンドリング装置の断面
図を示す。図において（１）は半導体集積回路（以下Ｉ
Ｃという）、（２）はＩＣ（１）を収納したマガジン、
（３）はマガジン（２）をセットするローダ部、（４）
は予熱、又は予冷部、（５）は測定部・（６）は半導体
試験装置（以下テスタという） 、（７）はテストヘッ
ド、（８）は測定ボード、（９）は接触子、ａＯはテス
ト結果で分類する分類部、（ｌυはＩ Ｃ（１１をマガ
ジン（２）に収納するアンローダ部である。
図を示す。図において（１）は半導体集積回路（以下Ｉ
Ｃという）、（２）はＩＣ（１）を収納したマガジン、
（３）はマガジン（２）をセットするローダ部、（４）
は予熱、又は予冷部、（５）は測定部・（６）は半導体
試験装置（以下テスタという） 、（７）はテストヘッ
ド、（８）は測定ボード、（９）は接触子、ａＯはテス
ト結果で分類する分類部、（ｌυはＩ Ｃ（１１をマガ
ジン（２）に収納するアンローダ部である。
次に動作について説明する。ＩＣ（１）をマガジン（２
）などに収納したものを、ハンドリング装置のローダ部
（３）にセットして上記装置を起動させると、ＩＣ（１
）は任意に温度設定された予熱又は予冷部（４）に一定
の期間待機した後、測定部（５）へ送られ、ＩＣ（１）
力設定温度になると、テスタ（６ンのテストヘッド（７
）上の測定ボード（８）と、ハンドリング装置内で１ぽ
気的に接続された接触子（９）を使用してＩＣ（１）を
つかみ、電気特性試験が行われる。
）などに収納したものを、ハンドリング装置のローダ部
（３）にセットして上記装置を起動させると、ＩＣ（１
）は任意に温度設定された予熱又は予冷部（４）に一定
の期間待機した後、測定部（５）へ送られ、ＩＣ（１）
力設定温度になると、テスタ（６ンのテストヘッド（７
）上の測定ボード（８）と、ハンドリング装置内で１ぽ
気的に接続された接触子（９）を使用してＩＣ（１）を
つかみ、電気特性試験が行われる。
次に、試験結果に基すいて分類部αＧで分類し、アンロ
ーダ部αυの各レーン毎に任意に設定したカテゴリによ
ｆｉ、ＩＣ（１）をマガジン（２）に収納する。
ーダ部αυの各レーン毎に任意に設定したカテゴリによ
ｆｉ、ＩＣ（１）をマガジン（２）に収納する。
従来のハンドリング装置は以上のように構成されている
ので、１度に１条件の設定温度における試験しか出来ず
、常温、高温、低温、の試験を行う時には、上記ハンド
リング装置に８回の温度設定、及び作業が必要であった
。また、温度の変更、及び段取替えに多大の時間を費い
やすとともに作業性が悪かった。
ので、１度に１条件の設定温度における試験しか出来ず
、常温、高温、低温、の試験を行う時には、上記ハンド
リング装置に８回の温度設定、及び作業が必要であった
。また、温度の変更、及び段取替えに多大の時間を費い
やすとともに作業性が悪かった。
この発明は上記のような問題点を解決するために、１度
に複数の温度条件の試験ができるとともに、温度変更お
よび段取替え時間をなくすことができる。
に複数の温度条件の試験ができるとともに、温度変更お
よび段取替え時間をなくすことができる。
この発明に係るハンドリング装置は、１台の装置内に複
数の温度設定可能な測定ブロックを設け、ハンドリング
装置にＩＣを設入してから試験完了迄に複数の温度条件
のテストを可能にするとともに、上記測定ブロック間に
乾燥空気などを用いたエアカーテンなどの遮断部を設け
て、設定温度の相違する測定ブロック間の干渉をな（１
，、ＩＣが測定ブロック間を移動する時はシャッタ機溝
を採用することによって、雰囲気の切替えを行うように
したものである。
数の温度設定可能な測定ブロックを設け、ハンドリング
装置にＩＣを設入してから試験完了迄に複数の温度条件
のテストを可能にするとともに、上記測定ブロック間に
乾燥空気などを用いたエアカーテンなどの遮断部を設け
て、設定温度の相違する測定ブロック間の干渉をな（１
，、ＩＣが測定ブロック間を移動する時はシャッタ機溝
を採用することによって、雰囲気の切替えを行うように
したものである。
この発明におけるノ・ンドリング装置は、ＩＣが上記装
置内の複数の測定ブロックを通過する間に、各温度に対
応した複数のテストを行い、その間、各テスト結果をメ
モリなどに記憶させるとともに、上記テスト結果に基い
て分類部で分類され、アンローダ部の任意のレーンに収
納する。また、各測定ブロック間では温度遮断部をＩＣ
が通過するとともに、シャッタの開閉ｆζよって移動を
行う。
置内の複数の測定ブロックを通過する間に、各温度に対
応した複数のテストを行い、その間、各テスト結果をメ
モリなどに記憶させるとともに、上記テスト結果に基い
て分類部で分類され、アンローダ部の任意のレーンに収
納する。また、各測定ブロック間では温度遮断部をＩＣ
が通過するとともに、シャッタの開閉ｆζよって移動を
行う。
以下、この発明の一実施例を第１図について説明する０
図において（９ａ） （９ｂ）は接触子、（６）は低温
測定ブロック、（至）は遮断部、Ｑ４は高温測定ブロッ
ク、（１５ａ）、（１５ｂ）はシャッタ開閉機構部であ
る。
図において（９ａ） （９ｂ）は接触子、（６）は低温
測定ブロック、（至）は遮断部、Ｑ４は高温測定ブロッ
ク、（１５ａ）、（１５ｂ）はシャッタ開閉機構部であ
る。
その他、前述の第２図と同一符号は同一部分を示すので
説明は重複を避ける。
説明は重複を避ける。
次に動作について説明する。ＩＣ（１）をマガジン（２
）などに収納したものを、ハンドリング装置のローダ部
（３）にセットして上記装置を起動させると、ＩＣ（１
）は任意に温度設定された予冷部（４）に一定期間待機
した後、空気圧縮式又は液体Ｎ！で冷却された低温測定
ブロック（２）に運ばれ、Ｉ Ｃ（１）が設定温度にな
ると、テスタ（６）のテストヘッド（７）上の測定ボー
ド（８）と、ハンドリング装置内で電気的に接続された
接触子（９ａ）を使用してＩＣ（１）をつかみ、低温の
電貧的特注試験を行う。次に（１５ａ）のシャッタを開
き、ＩＣ（１）を遮断部（至）の高温の乾燥空気雰囲気
に移動した後、シャッタ（１５ａ）を閉じる。次にシャ
ッタ（１５ｂ）の開閉によりＩ Ｃ（１）はヒータおよ
びヱアブローで高温にされた高温測定ブロックＱ４１に
運ばれ、低温測定ブロック（２）と同様にテスタ（６）
と電気的に接続された接触子（９ｂ）を使用してＩＣ（
１）をつかみ、高温の２ａ気的特性試験を行う◇低温及
び高温試験が終了すると、ノ・ンドリング装置の分類部
００にＩＣ（１）が運ばれ、各測定ブロックで記憶した
試験結果に基すいて分類され、アンローダ部０υで指定
のレーンのマガジン（２）に収納すれる。
）などに収納したものを、ハンドリング装置のローダ部
（３）にセットして上記装置を起動させると、ＩＣ（１
）は任意に温度設定された予冷部（４）に一定期間待機
した後、空気圧縮式又は液体Ｎ！で冷却された低温測定
ブロック（２）に運ばれ、Ｉ Ｃ（１）が設定温度にな
ると、テスタ（６）のテストヘッド（７）上の測定ボー
ド（８）と、ハンドリング装置内で電気的に接続された
接触子（９ａ）を使用してＩＣ（１）をつかみ、低温の
電貧的特注試験を行う。次に（１５ａ）のシャッタを開
き、ＩＣ（１）を遮断部（至）の高温の乾燥空気雰囲気
に移動した後、シャッタ（１５ａ）を閉じる。次にシャ
ッタ（１５ｂ）の開閉によりＩ Ｃ（１）はヒータおよ
びヱアブローで高温にされた高温測定ブロックＱ４１に
運ばれ、低温測定ブロック（２）と同様にテスタ（６）
と電気的に接続された接触子（９ｂ）を使用してＩＣ（
１）をつかみ、高温の２ａ気的特性試験を行う◇低温及
び高温試験が終了すると、ノ・ンドリング装置の分類部
００にＩＣ（１）が運ばれ、各測定ブロックで記憶した
試験結果に基すいて分類され、アンローダ部０υで指定
のレーンのマガジン（２）に収納すれる。
なお、上記実施例ではパッケージ後のＩＣを扱うハンド
リング装置について述べたが、ウヱハ伏態のＩＣを扱う
ウヱハプローバでも複数ステージを持つことにより、複
数の温度での試験が可能である。
リング装置について述べたが、ウヱハ伏態のＩＣを扱う
ウヱハプローバでも複数ステージを持つことにより、複
数の温度での試験が可能である。
〔発明の効果〕
以上のように、この発明によれば１台のハンドリング装
置でＩＣの複数の温度での試験を可能としたので、複数
回にわたってハンドリング装置に設入する必要がなく、
作業時間の大巾な減少、及び温度変更時間のムダがなく
なり、効率的な作業が行える。そして、装置の台数、ス
ベーヌを減少できる効果がある。また、遮断部を設ける
ことによって温度差による干渉の防止が出来る。
置でＩＣの複数の温度での試験を可能としたので、複数
回にわたってハンドリング装置に設入する必要がなく、
作業時間の大巾な減少、及び温度変更時間のムダがなく
なり、効率的な作業が行える。そして、装置の台数、ス
ベーヌを減少できる効果がある。また、遮断部を設ける
ことによって温度差による干渉の防止が出来る。
第１図はこの発明の一実施例によるハンドリング装置の
断面図、第２図は従来のハンドリング装置の断面図を示
す。図において、（１）はＩＣ，（２）はマガジン、（
３）はローダ部、（４）は予熱又は予冷部、（５）は測
定部、（６）はテスタ、（７）はテストヘッド、（８）
は測定ボード、（”ｌ） 、 （９ａ）、（９ｂ）は接
触子、αＧは分類部、０旧よアンローダ部、＠は低温測
定ブロック、０は遮断部、ａ４は高温測定ブロック、（
１５ａ ） 、 （１５ｂ ）はシャツタ開閉部である
。 なお、図中の同一符号は同一、又は相描部分を示す。
断面図、第２図は従来のハンドリング装置の断面図を示
す。図において、（１）はＩＣ，（２）はマガジン、（
３）はローダ部、（４）は予熱又は予冷部、（５）は測
定部、（６）はテスタ、（７）はテストヘッド、（８）
は測定ボード、（”ｌ） 、 （９ａ）、（９ｂ）は接
触子、αＧは分類部、０旧よアンローダ部、＠は低温測
定ブロック、０は遮断部、ａ４は高温測定ブロック、（
１５ａ ） 、 （１５ｂ ）はシャツタ開閉部である
。 なお、図中の同一符号は同一、又は相描部分を示す。
Claims (2)
- （１）半導体の試験に使用するハンドリング装置におい
て、複数の温度条件設定可能な測定ブロックを持ち、１
台の装置に半導体集積回路を設入してから試験完了迄に
複数の温度での試験を可能とした半導体試験用ハンドリ
ング装置。 - （２）上記、複数の測定ブロック間の温度差によつて生
ずる温度干渉などを防止するために遮断部を設け、半導
体集積回路の測定ブロック間の移動にはシャッター機構
を設けたことを特徴とする特許請求の範囲第１項記載の
半導体試験用ハンドリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308054A JPH01147379A (ja) | 1987-12-03 | 1987-12-03 | 半導体試験用ハンドリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308054A JPH01147379A (ja) | 1987-12-03 | 1987-12-03 | 半導体試験用ハンドリング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01147379A true JPH01147379A (ja) | 1989-06-09 |
Family
ID=17976330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62308054A Pending JPH01147379A (ja) | 1987-12-03 | 1987-12-03 | 半導体試験用ハンドリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01147379A (ja) |
-
1987
- 1987-12-03 JP JP62308054A patent/JPH01147379A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2455818C (en) | Testing vias and contacts in integrated circuit fabrication | |
| US4782291A (en) | Method and apparatus for the testing of active or passive electrical devices in a sub-zero environment | |
| Satya | Microelectronic test structures for rapid automated contactless inline defect inspection | |
| US5563520A (en) | Probe system | |
| US3701021A (en) | Apparatus for testing circuit packages | |
| US5822717A (en) | Method and apparatus for automated wafer level testing and reliability data analysis | |
| US6249132B1 (en) | Inspection methods and apparatuses | |
| Colbourne et al. | Reliability of MOS LSl circuits | |
| Li et al. | Testing for tunneling opens | |
| JPH01147379A (ja) | 半導体試験用ハンドリング装置 | |
| JPH09153530A (ja) | クリーン度の高い検査装置 | |
| JPH02134579A (ja) | 移送方法 | |
| JPS60180135A (ja) | 半導体低温試験装置 | |
| Lee et al. | IC handler throughput evaluation for test process optimization | |
| van Sas et al. | Towards an effective I/sub DDQ/test vector selection and application methodology | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62190844A (ja) | 低温用プロ−バ | |
| Bittel et al. | Increasing velocity of wafer level reliability characterization: Novel approaches and limitations | |
| Yanagita et al. | Realization of “skeleton wafer” testing for electrical failure analysis | |
| Veendrick et al. | Testing and Yield | |
| Hook et al. | A Comparison Of Hot-electron And Fowler-nordheim Characterization Of Charging Events In A 0.5-/spl mu/m Cmos Technology | |
| JPH01253663A (ja) | バーンイン方法及びバーンイン用ボード | |
| JPH03210716A (ja) | 電気的開閉装置 | |
| JPS60158527A (ja) | リレ−駆動方法 | |
| Verweij | VLSI reliability in Europe |