JPH0114623B2

JPH0114623B2 -

Info

Publication number: JPH0114623B2
Application number: JP56040416A
Authority: JP
Inventors: Takahiko Takeuchi; Koichi Yamada; Masashi Miura
Original assignee: Tokyo Keiki Co Ltd
Current assignee: Tokyo Keiki Inc
Priority date: 1981-03-23
Filing date: 1981-03-23
Publication date: 1989-03-13
Also published as: JPS57155672A

Description

【発明の詳細な説明】この発明は二次元パターンの特徴抽出回路に関
し、特に手書き文字の光学的読取装置等におい
て、読取部から検出された二値化図形パターンの
行方向又は列方向のビツトアレイにつき輪郭線の
抽出の同時処理を行なうことにより、特徴抽出処
理を高速にすると共にその回路構成を画一的要素
の集合で果すようにするための改良に関する。

文字図形の認識において対象文字図形の凹形
状、ルーブ形状、および連結性など、いわゆる準
位相的特徴の抽出を行なう方式には従来より種々
提案されており、各々抽出特徴量の高精度化の面
で効果をあげている。この場合、抽出される特徴
として二値化文字図形パターンの輪郭線の形状な
いし位置の情報が二次元メモリのプレーン上での
パターンのラスタースキヤンないし輪郭線追跡に
より検出され、従つて二次元メモリのプレーン全
面のビツト単位での逐次走査ないし追跡が処理時
間の短縮の重要な障害となつている。例えば先に
提案された特願昭55−4520に係る二値図形の特徴
抽出方式においては、二次元パターンを行毎にビ
ツト単位で走査し、隣接する二行の走査結果から
直ちに行単位の局所特徴を抽出し、これら局所特
徴の積み上げによつて二次元パターンの大域的特
徴を抽出することにより、種々の特徴領域の正確
な切り出しとそれによる情報損失のない高精度の
特徴抽出とを果しているが、一行分のビツトパタ
ーンにおける白又は黒地の連続長さ、つまりラン
レングスによつてブロツクの切出しを行ない、各
ブロツクのランレングスデータをカウンタにより
求め、次行のランレングスデータを同様に求めた
ときに前行データとのパターンの変化から局所特
徴を求めるので、処理がビツト単位とならさるを
得ず、高速化および回路構成の画一化は容易では
なかつた。

この発明の目的は、上述のような行又は列単位
での局所特徴の積み上げによつて特徴抽出を行な
うものにおいて、その処理を高速化することであ
り、同時に処理回路の構成を同一構成のセルの集
合で果して主要構成要素を画一化し、従つてシス
テムの実装面において主要部の集積化およびそれ
による低価格化を達成することである。

すなわちこの発明の二次元パターンの特徴抽出
回路は、光学スキヤナ等で検知され二値化された
図形パターンから認識処理のための特徴を抽出す
る回路であつて、図形パターンのうちから連続す
る二行又は二列分のビツトアレイパターンを一行
又は一列ずつシフトして上記二行又は二列分のビ
ツトアレイパターンの連続する二ビツト分ずつの
ビツトパターンを互いに一ビツト分ずつオーバー
ラツプして一斉に取り込むように直列接続された
同一構成の複数のセルのアレイで構成され、上記各セルは、取り込んだビツトパターンの内
容に応じて自身内部又は両隣接セルの間のバスラ
インを遮断するスイツチング手段と、取り込んだ
ビツトパターン及び他セルからのキヤリー情報と
呼ばれる補助情報の内容に応じた局所特徴情報及
び他セルへのキヤリー情報を検出する検出回路
と、この検出回路の出力及び他セルからの形状情
報によつて新らしい形状情報を生成する形状状態
遷移回路と、バスラインに接続されている他のセ
ルとの間で前記状態遷移回路の出力の受け渡しを
してその記憶をする記憶回路とを有してなり、上
記セルのアレイへの毎行又は毎列ずつのビツトア
レイパターンの入力のたび毎の積み上げにより入
力図形パターンの特徴を抽出するようにしたもの
であり、このように全く同じセルを複数個用いて
それを行又は列に対応して一次元配置することに
より、入力パターンの文字図形輪郭線の形状およ
び位置の特徴抽出が行又は列毎に同時に行なわ
れ、さらにはセルを行と列の二次元配置すること
により一層高速の特徴抽出が果せるものであつ
て、上記セルの構成を画一化することによつてそ
の集積化をも容易にするものである。

この発明を図示の一実施例と共に詳述すれば以
下の通りである。第１図はこの発明の回路構成の
概念図としてのブロツク図で、図中符号CE₀，
CE₁，CE₂〜CE_o-1，CE_oは前記セルである。図示
の例ではセルは一次元配列され二次元メモリのプ
レーンの行毎のビツトアレイパターンを処理す
る。セルとセルとの間は双方向バスラインBUS
によつて連結されている。S₀，S₁，S₂〜S_oは双方
向バススイツチで、ここでは説明の便宜上セルと
セルとの間に存在するように示してある。

第２図は特徴抽出対象の一例としての前記メモ
リの二次元パターンであり、説明の便宜のため15
×15メツシユのメモリプレーンで示してあるが、
そのメツシユ数は本質的に任意である。この場
合、各メツシユが情報の単位ビツトであり、各ビ
ツトにアドレスが与えられていることは述べるま
でもない。

第３図は、第２図の二次元パターンの処理を行
なうに際しての各セルとプレーンの行方向ビツト
アレイとの対応関係を示したブロツク図で、R_o
はｎ行レジスタ、R_o+1はｎ＋１行レジスタ、Ｕ
はコントローラおよびプロセツサユニツトであ
る。各レジスタは第２図のプレーンの行方向のビ
ツトアレイを各々取り込み、これらレジスタR_o，
R_o+1によつてメモリの二次元プレーン上の図形
パターンのうちからｎ行目およびｎ＋１行目の連
続する二行分のビツトアレイパターンを取り込
み、ユニツトＵのコントローラによる制御でこれ
らパターンを一行ずつシフトさせ、このようにし
て図形パターン全体を逐次レジスタR_o，R_o+1に
入力する。第３図ではｎ行レジスタR_oに第２図
のＹ＝２のビツトアレイパターンが格納され、ｎ
＋１行レジスタR_o+1にＹ＝３のビツトアレイパ
ターンが格納されている状態が示されている。つ
まりｎ行レジスタR_oとｎ＋１行レジスタR_o+1に
はまずＹ＝０とＹ＝１、次にＹ＝２、以下Ｙ＝２
とＹ＝３（第３図の状態）、Ｙ＝３とＹ＝４、Ｙ＝
４とＹ＝５、のように順次連続する二行分のビツ
トアレイパターンが一行ずつシフトされて取り込
まれる。

各セルCE₀〜CE₁₃は上記二行分のビツトアレイ
パターンの連続する二ビツト分ずつのビツトパタ
ーンを互いに一ビツト分ずつオーバーラツプして
保持しており、各々は第４図に例示するような同
一回路構成をもつて直列接続されている。例えば
セルCE₀はビツトアレイパターンのうちのＸ＝
０，Ｘ＝１の二ビツト分のビツトパターン、すな
わち２×２メツシユ分のビツトパターンを取り込
み、セルCE₁は同様にレジスタR_o，R_o+1にＸ＝１
およびＸ＝２の２×２メツシユ分のビツトパター
ンを取り込み、以下同様である。第４図において
任意のｉ番目のセルCE_iの内部構成が示されてお
り、B₁，B₂は双方向バス、SRはパターンデータ
入力用の二ビツトシフトレジスタ、Ｐは前記ビツ
トパターンの２×２メツシユのパターンレジス
タ、Ｄはコントローラからの命令コードのデコー
ダ、S_i-1，S_iは双方向バススイツチ、S_cは内部双
方向バススイツチ、ＧはR_o，R_o+1内の２×２メ
ツシユのパターン及び他セルからのキヤリー情報
と呼ぶ補助情報入力より局所特徴及び他セルへの
キヤリー情報を生成する論理回路、A₁は特徴つ
みあげオートマトンと呼ぶ形状情報生成用の状態
遷移回路、A₂はループ形状検出用の白地情報つ
みあげオートマトン、R₁，R₂，R₃，R₄は図形輪
郭線の検出情報のスタートアドレス、ストツプア
ドレス、変曲点アドレス、形状等の準位相情報を
記憶し他セル又はプロセツサーへそれを出力する
レジスタ、OPはセルの出力制御回路を示す。す
なわち各セルはシフトレジスタSRによつて逐次
シリアルに入力された一行のパターンレジスタＰ
へ転送し、２×２ビツトパターンの内容に応じて
スイツチS_i-1，S_c，S_iのいずれか又はいくつかを
接続又は遮断する。これにより遮断されたスイツ
チの右側と左側のセル間でのデータの受け渡しは
不可能となり、互いに接続されたセル間でのみデ
ータの受け渡しが可能となる。２×２ビツトのメ
ツシユパターン及び他のセルからのキヤリー入力
から論理回路Ｇによつて局所特徴情報を抽出し、
且つ他のセルにバスラインを介してキヤリー情報
を出力し、前回局所特徴を発見したセルよりひき
継いだ形状情報と、上記抽出した局所特徴情報と
で形状オートマトンにより新らしい形状情報を生
成して形状レジスタR₄に保持し、さらに必要に
応じてセルに与えられた番号を線分座標データと
してレジスタR₁，R₂，R₃に保持する。これらの
制御を命令デコーダＤを介してユニツトＵより指
定された制御情報によつて全セル一斉に行なう。
また線分の終るときにはプロセツサーへその準位
相的特徴情報を出力する。このようにｎ行レジス
タR_oおよびｎ＋１行レジスタR_o+1のビツトアレ
イパターンのシフトのたびにオートマンA₁，A₃
による局所特徴情報の積み上げがなされて第２図
のＹ＝12までの行単位のシフト終了時に入力パタ
ーンの大域的特徴の抽出が果されるものである。

上記ビツトパターンの局所特徴別の例は第５図
および第６図に示され、また準位相的特徴の形状
の例が第７図に示されている。第５図は図形パタ
ーンの局所特徴とセルCE_iからCE_i+1方向、つまり
第１および３図において右方向のキヤリー入出力
を、第６図は同じく局所特徴とセルCE_i+1からCE_i
方向、つまり第１および３図において左方向のキ
ヤリー入出力を各々示している。

第５図において、局所特徴TUは文字図形の外
側の輪郭線に対して文字図形の上縁を示し、同様
に局所特徴TDは外側輪郭線に対して文字図形の
下縁を示す。局所特徴LA，LB，LCは各々輪郭
線に対して文字図形の左縁を示し、RA，RB，
RCは同様に各々輪郭線に対して文字図形の右縁
を示す。局所特徴ODは内側輪郭線又は下方に開
いた凹線分の上線を示し、OUは内側輪郭線又は
上方に開いた凹線分の下縁を示す。

上記２×２メツシユビツトパターンは第５およ
び６図のIDATA欄に各々示す０，１〜９，Ａ，
Ｂ〜Ｆの16通りである。各ビツトパターンにおい
てハツチングを施したビツトは文字図形の黒地部
に対応し、無地のビツトは背景の白地部に対応
し、各々二進信号「１」又は「０」と対応づけら
れる。

まずセルは16通りのパターンのうち１，４，５のパターンをR_o，R_o-1に保持して
いるもののみ入力側スイツチS_i-1を遮断し、２，８，ＡのパターンをR_o，R_o-1に保持して
いるもののみ出力側のスイツチS_iを遮断し、その
他のセルはS_i-1，S_iを接続する。

次に全てのセルは自身内部のスイツチSCを遮
断し、第５図のごとく、２×２ビツトのパターン
入力およびバスB₁にのせられた入力側の他のセ
ルからのキヤリー入力によりキヤリー出力（第５
図のデータα，βの右側βに示す値）をバスB₁
の出力側のセル方向へのせる。たとえばパターン
９でキヤリー入力が「２」の場合「８」をキヤリ
ー出力する。尚、第５および６図においてデータ
α，βのαは局所特徴名であり、α＝０は局所特
徴がないことを意味する。またβはキヤリー出力
である。

また第６図に示すようにB₂にのせられた出力
側の他のセルからのキヤリー入力によりキヤリー
出力を入力側の他のセルへのバスラインにのせ
る。

第５図および６図において「ERROR」と示し
てあるものはありえない組合わせである。

また同時に各セルは第５および６図の左項αに
示すような特徴を検出する。

たとえば第５図のごとくパターン９でキヤリー
入力が「２」である時「OD」と名のつく局所特
徴を検出する。

このうちスイツチS_i，S_i-1はそのままでスイツ
チS_cは全て接続され、前行において形状情報、ス
タートアドレス、ストツプアドレス、変曲点アド
レス等の保持していた情報をバスラインに出力す
る。

今回の行において局所情報を発見したセルはそ
の出力をうけとり、その形状状態遷移回路に入力
する。

その遷移回路はROMとレジスターによつて構
成され、たとえば第７図のごとき形状情報を逐次
発生させ、線分の形状情報を更新または線分終了
として線分の発生時及び形状変化時、線分の終了
時にはおのおのスタートアドレス、変曲点アドレ
ス、ストツプアドレスをレジスタR₁〜R₃に登録
する。

第７図において外側輪郭線について述べれば、
素図形L₁は左下りの上縁、L₂は右下りの上縁、
L₃は左下りの下縁、L₄は右下りの下縁、C₁は上
に開いた凹形状、C₂は下に開いた凹形状という
具合である。

さて第３図において図示の状態の１シフト前の
状態、すなわちｎ行レジスタR_oに第２図のパタ
ーンのＹ＝１のビツトアレイパターンが、そして
ｎ＋１行レジスタR_o+1にＹ＝２のビツトアレイ
パターンが格納されている状態を考える。この状
態において、まずはじめにスイツチS₂とS₉以外は
閉じており、セルCE₃が局所特徴TUの左側
「TUL」を検出しそして右向きキヤリー「１」を
バスB₁へのせてパターン（第２図）の外側の輪
郭の上縁左端を発見しそれをセルCE₃内部の形状
オートマトン回路内のレジスタR₂，R₃，R₄に第
７図のL₁の開始として記憶し、またその座標を
レジスタR₁に線分スタートアドレスとして記憶
する。同時にセルCE₉が局所特徴「TUR」を検
出しそして左向きキヤリー「１」をバスB₂にの
せ、同様にパターンの外側の輪郭の上縁右端を発
見してそれをセルCE₉内部の形状オートマトン回
路内のレジスタR₂，R₃，R₄にL₂の開始として記
憶し、またその座標をレジスタR₁に線分スター
トアドレスとして記憶する。このとき同時にセル
CE₄，CE₅，CE₆，CE₇，CE₈の各々が第５図およ
び第６図の３のビツトパターンを検出するが、こ
れらセルでは右向きキヤリー「１」を右方のセル
へ、左向きキヤリー「１」を左方のセルへ伝送す
るのみである。

次にレジスタR_oにＹ＝２のビツトアレイパタ
ーンを、レジスタR_o+1にＹ＝３のビツトアレイ
パターンを格納すると、第５および６図の１のビ
ツトパターンを検出したセルCE₁がスイツチS₀を
遮断し、２のビツトパターンを検出したセル
CE₁₀がスイツチS₁₀を遮断する。また７のビツト
パターンと左向きキヤリー「０」を検出したセル
CE₃が左向きキヤリー「８」をバスB₂にのせ、同
時にＢのビツトパターンを検出したセルCE₉が右
向きキヤリー「８」をバスB₁にのせる。これに
よりセルCE₁は局所情報LAを、セルCE₁₀は局所
情報RAを発見する。その後、前回局所特徴を発
見したセルCE₃がレジスタR₁〜R₄の内容をバス
B₁，B₂にのせ、それをセルCE₁が受けとつてL₂
入力およびLA入力を形状オートマン回路に入れ、
L₂線分が連続していることを確認して、その他
の情報と共にレジスタR₁〜R₄に記憶し、またセ
ルCE₉とCE₁₀との間でも同様の動作が行なわれ
る。セルCE₄ではセルCE₈から伝播されたキヤリ
ー入力を受けて局所特徴ODLを検出し、セルCE₈
ではセルCE₄からのキヤリー入力を受けて局所特
徴ODRを検出する。これにより形状C₂の上端の
開始が記憶される。

次にｎ行レジスタR_oにＹ＝３、ｎ＋１行レジ
スタR_o+1にＹ＝４のビツトアレイパターンを格
納すると、このときセルCE₁は取り込んだビツト
パターン５を検出して入力側のスイツチS₀を開
き、同様にセルCE₄はスイツチS₄を開き、セル
CE₈はスイツチS₇を開き、セルCE₁₁はスイツチ
S₁₁を開き、その他のセルはスイツチを接続する。
各セルが自身内部のスイツチS_cを開いてキヤリー
の授受を行なうことにより、セルCE₁は再び自身
内の情報を保持し、セルCE₁₁はセルCE₁₀から情
報をひき継ぎ、また同様にしてセルCE₃がCE₄の
情報を更新し、セルCE₉がCE₈の情報を更新して
保持する。

このように各セルが各々の取り込みビツトパタ
ーンおよびスイツチによつて選択的に連結された
独立ブロツク内の他のセルからの転送入力情報お
よび入力された２×２ビツトのパターンの局所特
徴を抽出し、さらに注目している輪郭線を前回検
知したセルから、輪郭線のスタートアドレス、形
状等を引き継ぎ、さらにそれを次回に発見したセ
ルに引き継いでゆき、たとえば第６図のL₁から
L₄に変化したり、又はL₂からL₃へ変化したり、
又はC₁のように２本の輪郭線がひとつに連結し
たりしたときなどにバスラインに要求をのせて、
第３図のユニツトＵに、形状、スタートアドレ
ス、ストツプアドレス、変曲点アドレスなどのデ
ータを転送する。

また例えば第７図のC₂の形状が発生したたび
にそれを発見したセルに白地ビツトのアドレス番
号をユニツトＵから与え、その白地のアドレス番
号を左右の黒地ビツトにはさまれているビツトに
対応するセルの全部に伝播させ、さらにもし黒地
ビツトより外側の白地ビツトとラツプしたら、番
号を与えられた白地ビツトが外側の白地とつなが
つていたか否かを判定し、このようにして黒地内
側線分が黒にかこまれたループ状をなしているか
否かの判定は容易である。

尚、以上の実施例ではセルを行単位で一次元配
列した場合について述べたが、これはセルを列単
位で一次元配列して行方向にシフト動作させるよ
うにしてもよいことは述べるまでもなく、さらに
これら行列向、列方向の二方向にセルを配列して
各々列方向シフトを行方向シフトにより二次元的
に一斉に処理動作を行なうようにしてもよい。ま
た双方向バスラインおよび双方向バススイツチを
単方向のバスラインの二本によつて置き換えるこ
とや、ビツトパターンを２×２ビツト以外の例え
ば４×４ビツトとすることなども可能である。

以上の如くこの発明においては二次元プレーン
の全面並列処理に一歩近づく行又は列単位での並
列処理が果せ、従つて特徴抽出処理の高速化に著
るしい効果を奏するほか、主要構成要素のセルが
同一回路構成のものであるので装置の集積化が容
易であり、低価格で提供し得る特徴抽出装置が得
られるものである。

【図面の簡単な説明】

第１図はこの発明の装置構成を穫念的に示すブ
ロツク図、第２図は特徴抽出対象の一例としての
二次元メモリプレーン上の文字図形パターンを示
す説明図、第３図は第２図の二次元パターンの処
理を行なうに際しての各セルとプレーンの行方向
ビツトアレイとの対応関係を示す一実施例のブロ
ツク図、第４図はセルの内部構成を示す一実施例
に係るブロツク図、第５図および第６図は各種ビ
ツトパターンとキヤリー及び局所特徴を例示する
説明図、第７図は準位相的線分特徴としての各種
素図形を示す説明図である。Ｕ：コントローラおよびプロセツサユニツト、
R_o：ｎ行レジスタ、R_o+1：ｎ＋１行レジスタ、
CE₀，CE₁，CE₂〜CE_o-1CE_o：セル、S₀，S₁，S₂
〜S_o：双方向バススイツチ、B₁，B₂：双方向バ
スライン。

Claims

【特許請求の範囲】１二値化された図形パターンから準位相的特徴
を抽出する回路において、二次元図形パターンの
うちから連続する二行又は二列分のビツトアレイ
パターンの連続する二ビツト分ずつのビツトパタ
ーンを互いに一ビツト分ずつオーバーラツプして
取り込むように直列接続された同一構成の複数の
セルを備え、上記各セルは、取り込んだビツトパターンの内
容に応じて自身内部で又は両隣接セルの間でバス
ラインを遮断するスイツチング手段と、取り込ん
だビツトパターンの内容及び他のセルからの補助
情報の内容に応じた局所特徴情報を検出する検出
回路と、その局所情報及び他のセルからの形状情
報によつて新しい形状情報を生成する形状状態遷
移回路と、バスラインに接続されている他のセル
との間で形状情報や位置情報などの受け渡しをし
てその記憶をする記憶回路とを有してなり、上記
セルのアレイに毎行又は毎列ずつビツトアレイパ
ターンを入力してゆくことにより二値化図形パタ
ーンの準位相的特徴を抽出するようにしてなるこ
とを特徴とする二次元パターンの特徴抽出回路方
式。