JPH01138591A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は周波数変調方式等の演算方式により楽音信号
を形成する電子楽器に関する。

「従来技術およびその問題点」 周波数変調方式等の演算方式により楽音信号を形成する
電子楽器は、従来のフィルタ方式あるいは波形メモリ方
式の電子楽器に比較し、より多彩な音色の楽音信号が形
成できる反面、複数な楽音形成演算を実行する場合、あ
るいは同時に複数の楽音信号を形成する場合には、演算
装置が複数になったり、演算処理スピードの高速化が要
求されたりする問題がある。

「発明の目的」 この発明は、上述の点に鑑みなされたもので、演算方式
により楽音信号を形成するようにした電子楽器において
、簡単な構成でかつ比較的低速な演算スピードで、複数
の楽音信号を形成できるようにするとともに種々の演算
式を利用可能にすることを目的とするものである。この
目的に加え、さらに、第１発明は単音／複音の両モード
によって使用できる電子楽器を提供すること、また、第
２発明は多種類の変化に富んだ音色形成を可能とする電
子楽器を提供することを目的としている。

「問題点を解決するための手段」 第１発明は次の各要件からなるものである。

（ａ）少なくとも第１の演算式に基づく第１の楽音形成
演算と第２の演算式に基づく第２の楽音形成演算を実行
することにより１つの楽音信号を形成するようにした電
子楽器において、 （ｂ）単音を発生するか、複音を発生するかを指示する
単音／複音指示手段と、 （ｃ）周期的に繰返す複数の時分割楽音演算タイムスロ
ットにおいて形成すべき楽音を示すキー情報を出力する
ものであって、前記単音／複音指示手段によって単音が
指示された場合は１つの楽音を示すキー情報を出力し、
複音が指示された場合は複数の楽音を各タイムスロット
にそれぞれ割り当てて各楽音を示すキー情報を各タイム
スロットに同期して出力するキー情報発生手段と、（ｄ
）前記各タイムスロットが一巡して繰り返す少なくとも
２周期を１単位として各タイムスロット毎に前記キー情
報発生手段から出力されるキー情報に対応する楽音信号
を形成する演算手段であって、第１の周期における各タ
イムスロットでは前記第１の演算式に基づいて第１の楽
音形成演算を行い、この演算結果を前記各タイムスロッ
トが一巡する１周期の間保持して次の第２の周期の各タ
イムスロットではこの第１の演算結果を用いて前記第２
の演算式に基づく第２の楽音形成演算を行う演算手段と
、 （ｅ）　ｍ記演算手段に対して前記第１の楽音形成演算
または前記第２の楽音形成演算を実行させるためのパラ
メータを発生ずるものであって、耐記第１の周期に同期
して前記第１の楽音形成演算のために必要なパラメータ
を発生し、前記第２の周期に同期して前記第２の楽音形
成演算のために必要なパラメータを発生するパラメータ
発生手段。

また、第２発明は次の各要件からなるものである。

（ａ）Ｎ（正の整数）回の楽音形成演算を実行すること
によって１つの楽音信号を形成する電子楽器において、 （ｂ）周期的に繰返す複数の時分割棗音演算タイムスロ
ットに対して発生すべき複数の各楽音信号の形成をそれ
ぞれ割当て、前記各タイムスロットにおいて形成すべき
楽音信号を示すキー情報を各タイムスロットに同期して
発生するキー情報発生手段と、 （ｃ）上記楽音形成演算回数Ｎの変更に対応して各楽音
信号の形成の際に使用するタイムスロット数を指示する
指示手段と、 （ｄ）前記各タイムスロットが一巡して繰り返すＮ周期
を１単位として各タイムスロット毎に前記キー情報発生
手段から発生されるキー情報に対応する楽音信号を、前
記指示手段が指示するタイムスロット数を使用して形成
する演算手段であって、第１の周期におζ」る各タイム
スロットでは第１の楽音形成演算を行い、この演算結果
を前記各タイムスロットが一巡する１周期の間保持して
次の第２の周期の各タイムスロットではこの第１の楽音
形成演算結果を用いて第２の音楽形成演算を行い、以下
同様の過程で第Ｎまでの楽音形成演算を行う演算手段と
、 （ｅ）前記演算手段に対してパラメータを発生するもの
であって、前記第１の周期に同期して前記第１の楽音形
成演算のために必要なパラメータを発生し、前記第２の
周期に同期して前記第２の楽音形成演算のために必要な
パラメータを発生し、以下同様にして第Ｎまでの楽音形
成演算のために必要なパラメータを発生するパラメータ
発生手段。

「実施例」 以下、図面を参照しこの発明の一実施例について説明す
る。なお、以下の説明において、“ｌ”信号、“０”信
号とは各々２値論理レベルにおける信号を指す。

第１図はこの発明による電子オルガン（電子楽器）の構
成を示すブロック図であり、また、第２図〜第５図は各
々第１図における位相角データ発生回路ｌ、楽音信号形
成回路２、パラメータ発生回路３、エンベロープデータ
発生回路４の詳細構成を示すブロック図である。この実
施例による電子オルガンの概略は次の通りである。

■　周波数変調の一般的基本式 ％式％（１） を始めとして、種々の周波数変調式に基づいて楽音信号
を形成する。なお、上記（１）式におけるＳは定数であ
り、回路構成上の便宜のため変調指数を５−Ｉ（ｔ）と
したものである。

■　単音モード、複音モードの両モードがある。

ここで、単音モードとは同時に複数のキー（ｌりが押下
された場合に、最高音（最低音でもよい）に対応するキ
ーの楽音のみを発生するモード、また、複数モードとは
同時に複数のキーが押下された場合に、押下された各キ
ーの楽音を全て発生ずるモードである。但し、この電子
オルガンの楽音発生チャンネル数は「８」である。した
がって、複音モードにおいて８個以上のキーが同時に押
下された場合、楽音発生チャンネル数を越えるキーに対
応する楽音を発生することはできない。

■　時分割方式により楽音信号を形成する。

すなわち、第６図（イ）、（ロ）に示すよ・うに、基本
クロックパルスφに基づいて形成されるタイムスロット
ＴＳ＜Ｏ＞〜＜３１〉の各々において別個の処理が行な
われ、楽音信号が形成される。なお、タイムスロットＴ
Ｓ＜０＞〜〈３１〉はクロックパルスφの３２周期毎に
繰返えされる。また、このタイムスロットＴＳ＜０＞〜
＜３１〉からなる時間幅をフレームＰＲと称する。また
、複音モードにおいては、８つの楽音発生チャンネルが
第６図（ハ）に示すように各タイムスロットＴＳ＜Ｏ＞
〜＜３１〉に対応して時分割で繰返され、タイムスロッ
トＴＳ＜Ｏ＞、〈８〉、＜１６〉、＜２４〉が第０チヤ
ンネルの楽音信号形成に用いられ、タイムスロット〈７
〉、＜１５〉、＜２３〉、＜３１〉が第７チヤンネルの
楽音信号形成に用いられる。第２チヤンネル〜第６チヤ
ンネルについても同様である。

■　各キーに関する楽音信号はそれぞれ複数系列の楽音
信号を合成することにより形成される。

複音モードの場合は２系列の楽音信号を合成することに
より１つのキーに関する楽音信号が形成され、単音モー
ドの場合は４系列の楽音信号を合成することにより１つ
のキーに関する楽音信号が形成される。この場合、各系
列の楽音信号はそれぞれ２つのタイムスロットを使用し
て形成される。

すなわち、複数モードにおいては、第６図（ニ）に示す
ように、タイムスロットＴＳくイ、〉およびくイｔ＞　
（Ｔ　Ｓ　＜　Ｏ＞および＜ｔａ＞）において第０チヤ
ンネルのキーに関する第１系列の楽音信号か形成され、
タイムスロットＴＳ＜す、〉およびくりｔ＞　（Ｔ　Ｓ
　＜　８　＞および＜２４＞）において第０チヤンネル
のキーに関する第２系列の楽音信号が形成される。他の
第２チヤンネル〜第７チヤンネルのキーについても同様
に、それぞれタイムスロットＴＳ＜口、〉およびく口、
〉〜〈チ、〉および〈チ、〉において第１系列の楽音信
号が形成され、タイムスロットＴＳ＜す１〉お上びくり
、〉〜〈り、〉およびく夕、〉において第２系列の楽音
信号が形成される。

一方、単音モードにおいては、第６図（ホ）に示すよう
に、タイムスロットＴＳ＜ア、〉およびくアｔ＞　（Ｔ
　Ｓ　＜　０　＞および＜１６＞）において第１系列の
楽音信号が形成され、タイムスロツｌ−Ｔ　Ｓ〈イ、〉
およびくイ、〉において第２系列の楽音信号が形成され
、タイムスロットＴＳ＜つ、〉および〈つ、〉において
第３系列の楽音信号が形成され、さらにタイムスロット
ＴＳ＜工、〉および〈工、〉において第４系列の楽音信
号が形成される。

なお、複音モードが選択された時は、パラメータ発生回
路３から出力される信号Ｍ／Ｐが“ｌ”信号となり、単
音モードが選択された時は信号Ｍ／Ｐが“０”信号とな
る。

以上がこの実施例における電子オルガンの概略である。

次に、この電子オルガンの各部の構成を順次詳細に説明
する。

〔！〕位相角データ発生回路ｌ 第２図において、キースイッチ回路７は鍵盤６（第１図
）の各キーに各々対応して設けられた、キーと同数のキ
ースイッチから構成される。キーアサイナ８は、パラメ
ータ発生回路３から供給される信号Ｍ／Ｐが“ｌ”信号
であるか“０”信号であるかに応じて次の動作を行なう
。

（ａ）信号Ｍ／Ｐが“０”信号の場合（複音モードの場
合）。

まず、キースイッチ回路７の各キースイッチの出力を走
査することにより、現在押下されているキーを検出する
。次いで、検出した各キーの音高に対応するキーコード
ＫＣを８個のチャンネル（第２チヤンネル〜第６チヤン
ネル）のいずれかにそれぞれ割当て、各チャンネルに割
当てたキーコードＫＣを各チャンネルに対応するタイム
スロットＴＳ（第６図（ハ））において出力する。また
、各チャンネルに割当てたキーコードＫＯに対応するキ
ーの押鍵あるいは離鍵を示すキーオン信号ＫＯＮを、各
チャンネルに対応するタイムスロットＴＳにおいて出力
する。この場合、キーが押下されている時は、キーオン
信号ＫＯＮが“ｌ”信号となり、また、離鍵されている
時はキーオン信号ＫＯＮが“０″′信号となる。また、
キーコードＫＣは押下キーのオクターブ音域を示す３ビ
ットのオクターブコードおよび音名を示す４ビツトのノ
ートコードの計７ビツトにより構成される。

（ｂ）信号Ｍ／Ｐが“１″信号の場合（単音モードの場
合）。

キースイッチ回路７の各キースイッチの出力を走査する
ことにより、現在押下されているキーを検出し、次いで
、検出した各キーの中から最高音キーを選択し、この最
高音キーのキーコードＫＣを連続的に出力する。また、
最高音キーが押下された時点以後、キーオン信号ＫＯＮ
じ１”信号）を連続的に出力し、同キーが離鍵された時
、キーオン信号ＫＯＮを“０”とする。

また、このキーアサイナ８は、上記（ａ）、（ｂ）いず
れの場合においても、キーオン信号ＫＯＨの立上りにお
いて、幅の短かいキーオンパルスＫＯＮＰを出力する。

キータッチセンサ９は、鍵盤６におけるキーの押された
速度、圧力あるいは深さ等のキータッチを検出するもの
で、その出力はアナログ／ディジタル変換回路（以下、
ＡＤＣと略称する）ＩＯによってディジタルデータに変
換され、レジスタ１１へ供給される。なお、キータッチ
センサ９はこの実施例では鍵盤６の全キーに対し共通に
設けられるものであるが、所定鍵域毎あるいは各キー毎
に設けるようにしてもよい。また各キー毎にキータッチ
を検出する場合、タッチセンサ９の代わりにキースイッ
チ回路７の各キースイッチの出力から押下キーの押下速
度を検出することも可能である。

ただし、この場合、各キーの各々に対応して、動作タイ
ミングの異なる２個のキースイッチを設けることが必要
となる。レジスタ１１は、そのロード端子しにキーオン
パルスＫＯＮＰが供給されると、ＡＤＣＩ　Ｏの出力を
読込み、タッチデータＴＤとして出力する。従って、レ
ジスタ１１からは鍵盤６において新たにキーが押下され
る毎にその時のキータッチに対応したタッチデータが出
力される。効果データ発生回路１３はビブラート効果、
グライド効果等のピッチ変調効果を楽音に付与するため
の対数形式の効果データＰＤを発生するもので、その出
力は加算器１４のへ入力端へ供給される。

加算器１４は１５ビツトの加算器であり、第２図に符号
（Ａ）で示すように、そのＢ入力端の上位７ビツトには
キーコードＫＯが人力され、また、Ｂ入力端の下位８ビ
ツトにはキーコードＫＯの下位２ビツトが繰返し入力さ
れる。これにより、加算器１４のＢ入力端へ、キーコー
ドＫＯによって表わされたキーの楽音周波数に比例する
数値（周波数ナンバＦと称す）を対数形式で表わしたデ
ータ］、ｏｇＦが入力されることになる。なお、この理
由については、この発明の要旨でないため説明を省略す
るが、特開昭５５−１４２３９７号公報に詳しく説明さ
れている。そして、加算器１４は効果データＰＤとデー
タＬｏｇ　Ｆとを加算し、この加算結果を加算器１５の
Ａ入力端へ供給する。この加算器１５のＢ入力端には、
パラメータ発生回路３（第１図）からパラメータＰ、が
供給されている。

このパラメータＰ、は楽音のピッチをオクターブ単位で
変更するためのパラメータであり、オクターブ単位のピ
ッチ変更の必要がない場合はＰ、＝０であるが、例えば
ピッコロの楽音のように、ピッチをオクターブ単位で上
げる必要がある場合には、オクターブ変更量に対応した
データがパラメータＰ、として供給される。なお、この
パラメータＰ。

も対数形式のデータである。そして、加算器１５は加算
器１４の出力にパラメータＰ、を加算し、この加算結果
を加算器１６のへ入力端へ供給する。

この加算器１６のＢ入力端には、パラメータＰ。

は前述の各楽音信号系列（複数モードでは２系列、単音
モードでは４系列）における楽音信号間のピッチをわず
かに変えるためのものである。すなわち、例えばピアノ
の中音域は通常ｌキー当り３本の弦が設けられ、これら
の弦を１個のハンマでたたくことにより楽音を発生する
ようになっているが、この場合、３本の弦のピッチは全
く同一ではなくわずかに異なっている。パラメータＰ、
はこのようなわずかなピッチずれを各系列の楽音信号間
に与えることにより、発生する楽音をより自然楽器の楽
音に近すけようとするものである。なお、このパラメー
タＰ、も対数形式のデータである。そして、加算器１６
は加算器１５の出力にパラメータＰ、を加算１−１この
加算結果を対数−リニア変換テーブル１７ヘアドレス信
号として出力する。

対数−リニア変換テーブル１７は加算器１６から供給さ
れる対数データをリニアデータに変換するｒ（ＯＭ（リ
ードオンリメモリ）であり、加算器１６の出力がアドレ
ス信号として供給されると、同アドレス信号によって指
定される番地内に記憶されているリニアデータが続出さ
れ、加算器１８のへ入力端へ供給される。この加算器１
８のＢ入力端にはピッチスケーラ１９の出力が供給され
ている。

これら加算器１８およびピッチスケーラ１９は、楽音信
号に、キーによって異なるピッチずれをつけるためのも
のである。例えば、ピアノの調律においては、各キーの
音を全て理論通りの周波数に設定するのではなく、高音
部においては、ピッチを理論値よりもわずかに高音側へ
ずらし、また、低音部においては、理論値よりもわずか
に低音側へずらす。加算器１８およびピッチスケーラ１
９は、これと同様のことを行なうものである。すなわち
、ピッデスケーラ１９はＲＯＭであり、予め各音色（ト
ーン）毎に、各キーに対応するピッチ変更データが記憶
されている。そして、パラメータＰ３によって音色が指
定され、キーコードＫＣによってキーが指定されると、
その音色およびキーに対応するピッチ変更データがピッ
チスケーラ１９から続出され、加算器１８のＢ入力端へ
供給される。なお、ピッチ変更データは、例えば連続す
る３キー毎あるいは６キー毎のよ・）に複数のキーに対
して！データを用意してもよい。加算器１８は対数−リ
ニア変換テーブル１７の出力とピッチスケーラ１９の出
力とを加算し、この加算結果ををシフタ２０ヘデータω
。として出力する。シフタ２０はデータω。（２進数デ
ータ）をパラメータＰ４によって指定されるビット数だ
け上位ビット方向（または下位ビット方向）ヘシフトす
るもので、これによりデータω。またはω。（前記第（
１）式参照）が作成され、加算器２１のへ入力端へ供給
される。なお、２進数データω。を１ビツト、２ビツト
、３ビツト・・・・・・上位ビット方向ヘシフトすると
いうことは、実質的にはデータω。を２倍、４倍、８倍
・・・・・・することを意味する。

加算器２１とシフトレジスタ２２は実質的に３２個のア
キュムレータと同一の働きをする。すなわち、加算器２
１の出力は３２ステージのシフト１．１スタ２２の入力
端へ供給され、シフトレジスタ２２の出力が加算器２１
のＢ入力端へ供給される。また、シフトレジスタ２２は
クロックパルスφによって駆動される。

以上の構成において、シフタ２０の出力データ（喝また
は崎）は第６図に示す各タイムスロットＴＳ〈０〉〜〈
３１〉毎にそれぞれ独立して累算される。すなわち、タ
イムスロットＴＳ＜０＞においてはシフトレジスタ２２
からは３２タイムスロツト前（ｌフレームＦＲ前）の前
回のタイムスロットＴＳ＜０＞における加算器２１の加
算出力データが出力されており、この前回の加算出力デ
ータに対しシフタ２０の出力データが加算器２１におい
て新たに加算される。この新たな加算出力データはシフ
トレジスタ２２に入力されて３２タイムスロット分遅延
され次のタイムスロットＴＳ＜Ｏ＞において再び加算器
２１でシフタ２０の出力データと加算されろ。以後、同
様にしてタイムスロットＴＳ＜Ｏ＞になる毎に上述の加
算動作が繰返されて累算が行なわれる。他のタイムスロ
ットＴＳ＜ｔ＞〜＜３１〉においても同様にしてシフタ
２０の出力データの累算動作が実行される。そして、シ
フトレジスタ２２から各タイムスロットＴＳく０〉〜〈
３１〉毎に出力されるシフタ２０の出力データ（→また
は崎）の累算値は位相角データ（４，ｔまたはωｃｔ（
第（１）式参照）として、楽音信号形成回路２へ出力さ
れる。

なお、シフトレジスタ２２における上記累算値がオーバ
ーフローした場合は、その残漬から再び累算が行なわれ
る。すなわち、累算値（位相角データ吻ｔまたはＱ　ｔ
　）の変化は鋸歯状波となり、また、その周波数はシッ
ク２０の出力データに比例する。

また、タイムスロットＴく０〉〜＜１５〉においては、
シフトレジスタ２２から位相角データ蟻りが出力され、
タイムスロットＴ　Ｓ　＜　１６＞〜＜３１〉において
は位相角データｑｔが出力される。

〔２〕パラメ一タ発生回路３ 第４図において、音色設定部２７は楽音の音色を設定す
るもので、複音モード用のトーンスイッチ群２８Ａおよ
び単音モード用のトーンスイッチ群２８Ｂから構成され
る。そして、トーンスイッチ群２８Ａのいずれかのトー
ンスイッチが押下された場合は、複音モードにおける音
色が指定され、また、トーンスイッチ群２８Ｂのいずれ
かのトーンスイッチが押下された場合は、単音モードに
おける音色が指定される。

トーンスイッチ回路２９は、音色設定部２７の各トーン
スイッチの出力を走査することにより、現在押下されて
いるトーンスイッチを検出し、検出したトーンスイッチ
の中から予め定められている優先順位が最も上位のもの
を選択し、この選択したトーンスイッチに対応するトー
ンコードＴＣＤを出力する。この場合、トーンコードＴ
　ＣＤ　Ｉｔ複音モード用のトーンスイッチ（２８Ａ）
を示すときはその最上位ビット（ＭＳＢ）が“０”とな
り、−方単音モード用のトーンスイッチ（２８Ｂ）を示
すときはその最上位ビットがｌ′″となるようにその内
容が設定されている。従って、トーンコードＴＣＤの最
上位ビットが単音／１音モードを指定する信号Ｍ／Ｐと
して使用される。トーンパラメータバンク３０は、楽音
信号形成に必要な各種パラメータを、音色設定部２７で
設定可能な各音色に対応して記憶しているもので、トー
ンコードＴＣＤがアドレス信号として供給されると、同
トーンコードＴＣＤに対応するパラメータが続出され、
パラメータレジスタ３１，３２および第５図に示すパラ
メータレジスタ３３へ、各々供給される。この場合、レ
ジスタ３１には、各タイムスロットＴＳ〈０〉〜〈３１
〉において変化しないパラメータ、すなわち、前述した
パラメータＰ、が供給され、レジスタ３２には、前述し
たパラメータＰ、〜Ｐ４および後述するパラメータＰ、
〜Ｐ、が供給され、また、レジスタ３３には、振幅デー
タＡ　（ｔ）および変調指数データＩ　（ｔ）（第（１
）式参照）を作成するために必要なパラメータが供給さ
れ、そして、これらのパラメータがレジスタ３１〜３３
に各々記憶される。

パラメータレジスタ３２は第７図に示すように８個のレ
ジスタ３２ａ〜３２ｈから構成される。そして、レジス
タ３２ａには第６図（ニ）に示すタイムスロットＴＳ＜
イ、〉〜〈チ、〉（すなわち、タイムスロットＴＳ＜Ｏ
＞〜く７〉）において用いられるパラメータｐ　ｔ−Ｐ
　？　（複音モードの場合）、または第６図（ホ）に示
すタイムスロットＴＳくア、〉において用いられるパラ
メータＰ！〜Ｐ、。

（単音モードの場合）が各々記憶され、同様に、他のし
、ジスタ３２ｂ〜３２ｈにも各々図に示すタイムスロッ
トＴＳにおいて用いられるパラメータＰ。

〜Ｐ７が記憶される。なお、レジスタ３２ｃ、３２ｄ１
３２ｇ、３２ｈは複音モードにおいては用いられない。

また、各レジスタ３２ａ〜Ｓ２ｈには各々、図の最上部
に示すようにアドレス「０」〜「７−１が設定されてお
り、読出し回路３５から続出しアドレス信号ＲＡＤが供
給されると、同アドレス信号ＲＡＤに対応するレジスタ
３２ａ〜３２ｈ内の各パラメータＰ、〜Ｐ、が続出され
、回路各部へ出力される。

続出し回路３５はクロツクパルスφをカウントする３２
進のカウンタと、このカウンタのカウント出力をコード
変換して、続出しアドレス信号ＲＡＤとして出力する変
換回路とから構成される。

そして、変換回路はカウンタのカウント出力ｒＯＪ〜「
３１」を各々、信号Ｍ／Ｐが“ｌ”であるか“０“であ
るかに応じて第１表の様に変換する。なお、この第１表
においてＸ印は回路上使用されない領域を示す。

〔以下、余白〕

第　　１　　表 ここで、第１表におけるカウント出力はタイムスロット
ＴＳ＜０＞〜＜３１〉に対応する。すなわち、続出し回
路３５は、単音モードの場合（信号Ｍ／Ｐ＝“１“）に
、タイムスロットＴＳ＜Ｏ＞〜く３〉において読出しア
ドレス信号ＲＡＤ　ｒＯＪ〜「３」を各々出力し、また
、タイムスロットＴＳ　＜　１６＞〜＜１９〉において
読出しアドレス信号ＲＡＤｒ４Ｊ〜「７」を各々出力す
る。また、複音モードの場合（信号Ｍ／Ｐ＝“０”）は
、タイムスロットＴＳ〈０〉〜く７〉において読出しア
ドレス信号１”ＬＡＤ　ｒＯＪを出力し、タイムスロッ
トＴＳ〈８〉〜＜　１５＞、＜　ｉｅ＞〜＜２３＞、＜
２４＞〜＜３１〉において各々続出しアドレス信号ＲＡ
Ｄ　ｒ２Ｊ、「４」、「６」を出力する。

しかして、例えば単音モードにおけるタイムスロットＴ
Ｓ＜２＞においては読出しアドレス信号ＲＡＤ　ｒ２Ｊ
がパラメータレジスタ３２に供給され、この結果、第７
図に示すレジスタ３２ｅ内のパラメータＰ　ｔ　”−Ｐ
　？が続出される。なお、続出しアドレス信号ＲＡＤは
第５図に示すパラメータレジスタ３３にも供給され、同
レジスタ３３の内容の読出しにも用いられる。

〔３〕工ンベロープデータ発生回路４ 第５図に示すエンベロープデータ発生回路４は、第８図
（イ）に示すキーオン信号ＫＯＨに対し、例えば同図（
ロ）に示すようにその値の変化する振幅データＡ（ｔ）
、または変調指数データ■（ｔ）ｌを発生し、これらの
振幅データＡ（ｔ）ｔまたは変調指数データｔ（Ｄ＋に
各々タッチデータ回路４０の出力を加算し、振幅データ
Ａ　（ｔ）’または変調指数データ１　（ｔ）’として
楽音信号形成回路２へ出力する回路である。

まず、このエンベロープデータ発生回路４の動作の概略
を説明する。キーオン信号ＫＯＮ　（“ｌ”信号）が位
相角データ発生回路１からエンベロープ制御回路４１へ
供給されると　（キーが押鍵されると）、エンベロープ
制御回路４１から信号ＡＤＤが加減算回路４２へ供給さ
れる。信号ＡＤＤが加減算回路４２へ供給されると、加
減算回路４２が以後クロックパルスφの３２周期毎に、
増減分値発生回路４３から出力される増減分値ＩＤＳを
ンフトレジ不夕４４の内容に累算する。この結果、シフ
トレジスタ４４の内容が順次増大する。この状態が第８
図（ロ）に示すモードＳｌである。なお、シフトレジス
タ４４は初期状態においてリセットされているものとす
る。また、シフトレジスタ４４の内容が上述した振幅デ
ータＡ（ｔ）、または変調指数データＸ（ｔ）ｔとして
出力される。

シフトレジスタ４４の内容が順次増大し、目標値発生回
路４５から出力される目標値ＭＳに一致すると比較器４
６から一致信号ＥＱが出力され、エンベロープ制御回路
４１へ供給される。エンベロープ制御回路４１はこの一
致信号を受け、信号ＡＤＤに代えて信号ＳＵＢを加減算
回路４２へ出力する。これにより、加減算回路４２は、
以後クロックパルスφの３２周期毎に、シフトレジスタ
４４の内容から増減分値ＩＤＳを順次減算し、この結果
、シフトレジスタ４４の内容が順次減少する。この状態
が第８図（ロ）に示すモードＳ、である。そして、シフ
トレジスタの内容が目標値発生回路４５から出力される
目標値ＭＳに一致すると、比較器４６から再び一致信号
ＥＱが出力され、エンベロープ制御回路４１へ供給され
ろ。以後エンベロープ制御回路４１から引き続いて信号
５ｔＪＢが出力されるが、増減分値発生回路４３は「０
」を出力し、この結果、シフトレジスタ４４の内容が変
化しない状態となる。この状態が第８図（ロ）に示すモ
ードＳ３である。次いで、キーオン信号ＫＯＮが“０”
信号に立下ると　（キーが離鍵されると）、エンベロー
プ制御回路４１が更に引続いて信号ＳＵＢを出力し、ま
た、増減分値発生回路４３が新たな増減分値ＩＤ５（０
でない値）を出力する。この結果、再びシフトレジスタ
４４の内容から増減分値ＩＤＳかクロックパルスφの３
２周期毎に減算され、シフトレジスタ４４の内容が順次
減少する。この状態が第８図（ロ）に示すモードＳ４で
ある。そして、シフトレジスタ４４の内容が目標値発生
回路４５から出力されている目標値ＭＳ（この場合、Ｍ
Ｓ＝Ｏである）に達すると、比較器４６から一致信号Ｅ
Ｑが出力され、エンベロープ制御回路４１へ供給される
。エンベロープ制御回路４１はこの一致信号ＥＱを受け
、信号ＡＤＤ１ＳＵＢを共にオフとする。これにより、
加減算回路４２から以後０が出力され、このエンベロー
プデータ発生回路４の動作が終了する。

以上がエンベロープデータ発生回路４の動作の概略であ
る。なお、上述した説明はクロックパルスφの３２周期
毎に表われる１タイムスロツトＴＳ　（＜　Ｏ＞〜＜３
１〉のいずれか）における動作である。すなわち、この
エンベロープ発生回路４においては上述した動作が各タ
イムスロットＴＳ＜０＞〜＜３１〉において各々別個に
行なわれる。

したがって、増減分値ＩＤＳ、目標値ＭＳ、信号ＡＤＤ
、ＳＵＢも各タイムスロットＴＳ＜Ｏ＞〜＜３１〉毎に
別個の（勿論同じ場合もある）の値が出力される。また
、シフトレジスタ４４はクロックパルスφによって駆動
される３２ステージのシフトレジスタである。

次に、上述したエンベロープデータ発生回路４の各部を
詳細に説明する。

まず、パラメータレジスタ３３は、第９図に示すように
、８×３個のレジスタから構成され、また、各レジスタ
には各々藺述したトーンパラメータバンク３０から供給
される増減分値パラメータＩＤＰおよび目標値パラメー
タＭＰが記憶される。

なお、これらの増減分値パラメータＩＤＰおよび目標値
パラメータＭＰは各々前述した増減分値■ＤＳおよび目
−標値ＭＰを作るためのパラメータである。そして、３
個のレジスタからなるレジスタ列３３ａには第６図（ニ
）に示すタイムスロットＴＳくイ、〉〜くチ、〉におい
て用いられるパラメータＩＤＰおよびＭＰ（複音モード
の場合）、または、第６図（ホ）に示すタイムスロット
ＴＳ＜ア、〉において用いられるパラメータＩＤＰおよ
びＭＰ（単音モードの場合）が記憶される。なお、この
レジスタ列３３ａの各パラメータＩＤＰ、ＭＰは変調指
数データＩ（ｔ）ｌの作成に用いられる。同様に、レジ
スタ列３３ｂ〜３３ｈに記憶されるパラメータＩＤＰお
よびＭＰは各々図に示すタイムスロットＴＳにおいて用
いられる。また、レジスタ列３３３〜３３ｈは各々第４
図に示す続出し回路３５から出力される読出しアドレス
信号１”（ＡＤ　ｒｏｊ〜「７」によって指定され、ま
た、各レジスタ列３３ａ〜３３ｈにおける３個のレジス
タはそれぞれシフトレジスタ４７から供給されるモード
信号ＭＯ８ｒｌＪ、「２」、「４」によって指定される
。例えば、読出しアドレス信号ＲＡＤとして「ｌ」が供
給され、モード信号ＭＯ９として「２」が供給された場
合は、図において符号（Ｌ）にて示すレジスタ内のパラ
メータＩＤＰおよびＭＰが読出され、増減分値発生回路
４３および目標値発生回路４５へ各々供給される。ここ
で、モード信号ＭＯ９とは第８図（ロ）に示す各モード
８０〜Ｓ４を示す信号であり、モード信号ｒＯＪ〜「４
」が各々モード８０〜Ｓ４に対応している。したがって
、モードがＳ。、Ｓ３の場合はレジスタのアドレス指定
が行なわれず、パラメータレジスタ３３からパラメータ
ＩＤＰおよびＭＰが続出されることはない（レジスタ３
３からＯが出力される）。

増減分値発生回路４３は、増減分値パラメータＩＤＰを
、キーコードＫＯ，シフトレジスタ４４の出力（振幅デ
ータＡ（ｔ）＋’または変調指数データＩ　（ｔ）、）
およびモード信号ＭＯ９に基づいて変換し、増減分値Ｉ
ＤＳとして出力する。すなわち、まずキーの音高が低い
場合（キーコードＫＣが小の場合）は、増減分値ＩＤＳ
を小とし、また、キーの音高が高い場合（キーコードＫ
Ｏが大の場合）は、増減分値ＩＤＳを大とする。これに
より、モードＳ、ＳＳ、、Ｓ４における傾きを、キーの
音高が低い場合には小、高い場合には大とすることがで
きる。また、モード信号ＭＯ９ｒ２Ｊまたは「４」が供
給されている場合において（モードＳ！またはＳ４にお
いて）、シフトレジスタ４４の出力が大の時は増減分値
ＩＤＳを大とし、シフトレジスタ４４の出力が小の時は
増減分値ＩＤＳを小とする。これにより、モードＳ、お
よびＳ４における減衰曲線を第１Ｏ図に示すように指数
関数的に変化させることができる。なお、増減分値パラ
メータＩＤＰがＯの場合（モードＳ。またはＳ、の場合
）は増減分値ＩＤＳも０となる。また、上述した変換は
、いずれも形成される楽音をより自然楽器の楽音に近ず
けるためである。

目標値発生回路４５は目標値パラメータＭＰをキーコー
ドＫＣに基づいて変換し、目標＠Ｍ　Ｓとして出力する
。これにより、第８図（ロ）に示す波形をキーコードＫ
Ｏに応じて（キーの音高に応じて）変化させることがで
きる。なお、増減分値発生回路４３における増減分値パ
ラメータＩＤＰの変換はモードＳ１、Ｓｔ、Ｓ、におけ
る曲線の傾きをキーコードＫＣに応じて変えるものであ
るが、この目標値発生回路４５における目標値パラメー
タＭＰの変換は、モードＳ１およびＳ、の境界点あるい
はモードＳ、およびＳ、の境界点の値をキーコードＫＣ
に応じて変えるものである。

シフトレジスタ４７は、前述したモード信号ＭＯ９を、
各タイムスロツ）−ＴＳ＜０＞　〜＜３１＞４７）各々
に対応して記憶している３２ステージのシフトレジスタ
である。このシフトレジスタ４７から例えばモード信号
ＭＯＳ　　ｒ２Ｊが出力された場合は、その出力に対応
するタイムスロットＴＳにおけるデータＡ（ｔ）＋また
はＩ　（ｔ）、の発生が、現在モードＳ、にあることを
示している。

エンベロープ制御回路４１は、まず、キーオン信号ＫＯ
Ｎが“１”信号に立上った時点で、シフトレジスタ４７
にモード信号ＭＯ８「ｌ」を書き込む。次に、比較器４
６から一致信号ＥＱが出力された時点で、シフトレジス
タ４７にモード信号ＭＯ３ｒ２Ｊを書込み、次に、再び
比較器４６から一致信号ＥＱが出力された時点でシフト
レジスタ４７にモード信号ＭＯＳ　　ｒ３ｊを書込む。

次に、キーオン信号ＫＯＮが“Ｏ”信号に立下った時点
でシフトレジスタ４７にモード信号ＭＯ９ｒ４Ｊを書込
み、次に、比較器４６から一致信号ＥＱが出力された時
点でシフトレジスタ４７にモード信号ＭＯ９ｒＯＪを書
込む。また、このエンベロープ制御回路４１は、シフト
レジスタ４７からモード信号ＭＯ９ｒＯＪが出力された
場合は、信号ＡＤＤ、ＳＵＢをいずれも出力せず、モー
ド信号ＭＯ９ｒｌＪが出力された場合は、信号ＡＤＤを
出力し、モード信号ＭＯＳ　　ｒ２４〜「４」が各々出
力された場合は、信号ＳＵＢを出力する。なお、制御回
路４１における上記の動作は各タイムスロツ）−ＴＳ＜
Ｏ＞〜〈３１〉毎にそれぞれ独立して実行される。

タッチデータ回路４０は、位相角データ発生回路１（竿
２図）から供給されるタブチデータＴＤを、トーンパラ
メータレジスタ３２から供給されるパラメータＰ５に基
づいて変換し、加算器４９へ出力する。なお、この変換
は、タブチデータＴＤが楽音信号に与える効果を、音色
毎に異ならせるためである。加算器４９はシフトレジス
タ４４から出力される振幅データＡ（ｔ）、または変調
指数データＩ　（ｔ）＋にタッチデータ回路４０の出力
を加算し、振幅データＡ　（ｔ）’または変調指数デー
タｒ　（ｔ）’として楽音信号形成回路２へ出力する。

なお、このエンベロープ波形発生回路４において第８図
（ハ）に示すようなエンベロープ波形（バーカッシブ型
エンベロープ波形）の振幅データＡ（１）、または変調
指数データＩ（ｔ）、を発生させることも可能である。

この場合には、モードＳ、においても増減分値発生回路
４３から所定の（「０」でない）増減分値ＩＤＳを発生
させるようにずればよい。そして、パラメータレジスタ
３３の各レノスタ列３３ａ〜３３ｈ（第９図）における
レジスタを１つ追加して４個とし、この追加したレジス
タをモード信号Ｓ３に対応させるようにする。

〔４〕楽楽音骨形成回路２ 第３図に示す楽音信号形成回路２は、位相角データ発生
回路ｌから供給される位相角データ→ｔ、ｑｔおよびエ
ンベロープデータ発生回路４から供給される振幅データ
Ａ　（ｔ）’、変調指数データ■（ｔ）°に基づいて、
例えば前記第（１）式によって表わされる楽音信号ＣＤ
を形成する回路である。なお、この楽音信号形成回路２
は、第（１）式に限らず他の種々の周波数変調式によっ
て表わされる楽音信号ＧＤをも形成することが可能であ
る。

まず、各構成要素から説明する。加算器５２は位相角デ
ータｑｔまたは（＋、ｔとシスト＆ゲート回路５３の出
力とを加算し、この加算結果を対数・サインテーブル５
４ヘアドレス信号として出力する。

対数・サインテーブル５４はサインカーブの各サンプル
点瞬時値を対数形式によって記憶しているＲＯＭであり
、加算器５２の出力がアドレス信号として供給されると
、同アドレス信号に対応する番地内の瞬時値を加算器５
５へ出力する。加算器５５は、対数・サインテーブル５
４の出力とシフトレジスタ７８を介して供給される振幅
データＡ（ｔ）゛または変調指数データＩ　（ｔ）’と
を加算し、対数−リニア変換テーブル５６へ出力する。

対数−リニア変換テーブル５６は、加算器５５から出力
される対数形式のデータをリニアデータに変換するため
のＲＯＭであり、加算器５５の出力がアドレス信号とし
て供給されると、同アドレス信号に対応する番地内のり
ニアデータを平均化回路５７へ出力する。なお、この実
施例においては、加算器５２、テーブル５４、加算器５
５、テーブル５６の回路部分における加算演算等の処理
時間としてクロックパルスφの１６周期（すなわち１６
タイムスロツト分）に相当する時間を要するようになっ
ているものとする。すなわち、あるタイムスロット（Ｔ
　Ｓ　＜　Ｏ＞〜＜３ｔ＞）において加算器５２に入力
されたデータ　（％　ｔまたはωｃｔと回路５３の出力
）に対応するデータか対数−リニア変換テーブル５６か
ら出力されるまでに１６タイムスロツト分の時間がかか
るもので、換言すればこの回路部分５２〜５６は１６タ
イムスロツト分の遅延時間を有するものである。この場
合、この回路部分５２〜５６における上記遅延時間が１
６タイムスロツト分の時間に満たないときは、全体とし
て１６タイムスロツト分の遅延時間となるように所定の
遅延時間をもつ遅延回路を適宜挿入すればよい。

また、シフトレジスタ７８は加算器５２および対数・サ
インテーブル５４における処理時間に等しい時間だけデ
ータＡ　（ｔ）’またはＩ　（ｔ）’を遅延するために
設けられているものであり、加算器５２およびテーブル
５４における処理に例えば６タイムスロツト分の時間が
かかるとすればシフトレジスタ７８は６ステージからな
り、データＡ　（ｔ）’またはＩ　（ｔ）’を６タイム
スロツト分遅延して出力する。

これにより、加算器５５の両入力端に同一タイムスロッ
トに関するデータが入力されるようにタイミング調整さ
れる。この場合、シフトレジスタ７８を省略し、その代
わりにエンベロープデータ発生回路４のシフトレジスタ
４４（第５図）において加算器４９に供給するデータＡ
（ｔ）、またはＩ（ｔＬの取出しステージを変更するよ
うにしてもよい。

例えばシフトレジスタ７８が６ステージであるとしたら
、シフトレジスタ４４の第６ステージからデータＡ（Ｄ
＋またはｒ　（ｔＬを取出して加算器４９に供給すれば
よい。

平均化回路５７は対数−リニア変換テーブル５６の出力
に生じるハンチング現象を防止するためのものである。

すなわち、上述した対数・サインテーブル５４、加算器
５５、対数−リニア変換テーブル５６から構成される演
算ブロック５８においては、各部の動作が完全に同期し
ているわけではなく、このため、第１１図に示すハンチ
ング現象が対数−リニア変換テーブル５６の出力に生じ
てしまう。このハンチング現象を見ると、本来のデータ
の上下に、相隣り合う波形が略等しい大きさで、交互に
繰り返している。したがって、このハンチング現象を除
去するには、３２タイムスロ二！ト前の前回の対数−リ
ニア変換テーブル５Ｇの出力と、今回の同出力とを平均
化すればよいことがわかる。平均化回路５７はこの平均
化によりハンチング現象を除去するもので、対数−リニ
ア変換テーブル５６の出力をクロックパルスφの３２周
期（３２タイムスロツト）遅延させて出力する３２ステ
ージのシフトレジスタ５９と、このシフトレジスタ５９
の出力および対数−リニア変換テーブル５６の出力を加
算する加算器６０とから構成される。この場合、シフト
レジスタ５９の出力が３２タイムスロツト前の前回の対
数−リニア変換テーブル５６の出力であり、したがって
、加算器６０の出力が前回および今回の対数−リニア変
換テーブル５６の出力の和となる。この和を１７２にす
るには、加算器６０の出力のうち、最下位ビットをノー
コネクト（ＮＧ）とし、第２ビツト目以降をデータとし
て用いればよく、したがって、加算器６０の第２ビツト
目以降が次段へ出力される。

シフトレジスタ６２は、加算器６０の出力をクロックパ
ルスφの１周期または１６周期遅延させて出力する１６
ステージのレジスタであり、入力側から数えて第１ステ
ージの出力がセレクタ６３の入力端子１．に供給され、
第１６ステージの出力がセレクタ６３の入力端子ＩＩＩ
へ供給される。

セレクタ６３はパラメータ発生回路３から供給されるパ
ラメータＰ、にしたがって、入力端子Ｉ。、１１、Ｉｌ
ｌ＋に各々得られるデータを択一的に出力するものであ
る。すなわち、このセレクタ６３はパラメータＰ、が「
０」、「１」、「１６」の場合に各々、入力端子■。、
Ｉい　ｌｌｌ５に得られるデータを出力し、データＳＤ
としてシフト＆ゲート回路５３へ供給する。また、この
セレクタ６３はパラメータＰ７によって入力端子■１の
データが選択された場合に、その端子Ｑから“１”信号
を出力し、シフトレジスタ６５へ供給する。シフトレジ
スタ６５はセレクタ６３の端子Ｑから出力される信号を
クロックパルスφの３１周期遅延させて出力する３１ス
テージ弓ビツトのシフトレジスタである。シフト＆ゲー
ト回路５３は、データＳＤをシフトするシフト回路と、
このシフト回路の出力を開閉制御するゲート回路から構
成されるもので、パラメータＰ６に従って第２表に示す
動作を行なう。

第　　２　　表 すなわち、Ｐ６＝０の時はゲート回路を閉とし１、した
がって、データ　「０」を出力する。Ｐ　ｅ　”　１の
時はゲート回路を開とし、また、データＳＤを下位ビッ
ト方向へ２ビツトシフトし、これにより、１／４・ＳＤ
なるデータを出力する。Ｐ、＝２〜６の場合も同様であ
る。なお、例えばＰ８＝５の場合は、シフト回路がデー
タＳＤを上位ビット方向へ２ビツトシフトする。また、
第２表における乗数１／４．１／２．１．２．４が前記
第（１）式におけるＳの値である。

アキュームレータ６６　（以下、ＡＣＣと略称する）は
その端子ＡＤへ累算信号Ｈ（ｌ”信号）が供給されるた
びに加算器６０の出力を累算するもので、その累算結果
はレジスタ６７へ供給され、また、その端子ＯＬへクリ
ア信号ＯＣＲが供給されると、クリアされる。レジスタ
６７は、ロード信号ＬＤが供給されると、ＡＣＣ６６の
出力を読込むレジスタであり、その出力は楽音信号ＧＴ
としてサウンドシステム６９（第１図）へ供給される。

なお、第３図において、符号７１はオアゲート、７２〜
７４はアンドゲート、７５〜７７はインバータである。

また、アンドゲート７２へ供給される信号ＴＳＯ〜３は
タイムスロットＴＳ＜Ｏ＞〜〈３〉において“１″とな
る信号、信号ＴＳＯ−１５はタイムスロットＴＳ＜０＞
〜＜１５〉において“ｌ”となる信号である。

次に、上述した楽音信号形成回路２の動作を、前記第（
１）式に示す周波数変調式に基づいて楽音信号ＧＤを形
成する場合を例にとり説明する。

（１）複音モードの場合。

第１２図は、この場合の動作を説明するためのタイミン
グチャートであり、この図において、（イ）〜（す）は
各々次のものを示している。

（イ）タイムスロットＴＳ＜Ｏ＞〜＜３１〉（ロ）チャ
ンネルタイミング （ハ）位相角データ発生回路ｌの出力 （ニ）エンベロープデータ発生回路４の出力（ホ）パラ
メータ発生回路３から出力されるパラメータＰ８ （へ）パラメータ発生回路３から出力されるパラメータ
Ｐ。

（ト）アンドゲート７４から出力される累算信号Ｈ （チ）　レジスタ６７へ供給されるロード信号Ｄ （す）ＡＣＣ６６の端子ＣＬへ供給されるクリア信号Ｏ
ＣＲ なお、この図においてＩ〜■は各々第１〜第４楽音信号
系列を示している。

まず、タイムスロットＴＳ＜Ｏ＞において位相角データ
発生回路ｌから第０チヤンネルの第１楽音信号系列に関
する位相角データ喝ｔが出力され、加算器５２へ供給さ
れると、同加算器５２が位相角データ２１とシフト長ゲ
ート回路５３の出力とを加算し、対数・サインテーブル
５４へ出力する。

この場合、パラメータＰ８＝０であることから、シフト
長ゲート回路５３の出力は「０」であり（第２表参照）
、したがって加算器５２は位相角データ→ｔをそのまま
出力する。位相角データｙｔが対数・サインテーブル５
４へ供給されると、同テーブル５４から値ｌｏｇ（ｓｉ
ｎ喝ｔ）が続出され、加算器５５のＡ入力端に供給され
る。この時、加算器５５のＢ入力端には、シフトレジス
タ７８を介してエンベロープデータ発生回路４からタイ
ムスロツ）ＴＳ＜０＞の変調指数データＩ　（ｔ）’が
供給されている。したがって、加算器５５は、値ｌｏｇ
（ｓｉｎ（１１，、ｔ）＋　１（ｔ）’を出力する。こ
こで、 ！（ｔ）’＝　ｌｏｇｌ（ｔ） とおけば、加算器５５は ｌｏｇ（ｓｉｎωｔ）＋　ｌｏｇｌ（ｔ）＝　ｌｏｇ（
Ｉ（ｔ）ｓｉｎｚｔ） なる値を出力することになる。そして、この値１ｏｇｌ
（ｔ）−ｓｉｎｚｔ） が対数−リニア変換テーブル５６へ供給されると同テー
ブル５６から、値 １　（ｔ　）　・ｓ　ｉ　ｎ　％　ｔ が続出されて平均化回路４７に供給される。なお、実際
にはこのテーブル５６からＩ　（ｔ）・ｓ　ｉ　ｎ　（
ＩＪ、、ｔが読出されるのは前述した回路部分５２〜５
６の遅延時間によりタイムスロットＴＳ＜０＞から１６
タイムスロツト経過したタイムスロットＴ　Ｓ　＜　１
６＞である。そして、タイムスロットＴ　Ｓ　＜　１６
＞において、平均化回路５７からハンチング現象による
変動分が除去された値 １　（ｔ　）　・ｓ　ｉ　ｎ　ｔｑ　ｔが出力される。

ところで、前記第（１）式に基づいて楽音信号ＧＤを形
成する場合は、パラメータＰ７が常時「０」の状態にあ
る（第１２図（へ）参照）。したがって、タイムスロッ
トＴ　Ｓ　＜　１６＞において平均化回路５７から出力
された値 １（ｔ）・ｓｉｎ喝ｔ は、セレクタ６３を介してシフト長ゲート回路５３へ供
給される。この時、シフト長ゲート回路５３へは、パラ
メータＰ０として「１」〜「５」のいずれかが供給され
ている。（なお、いずれが供給されるかは、音色によっ
て定まる。）したがって、平均化回路５７から出力され
た値 １　（ｔ　）　・ｓ　ｉ　ｎ　％　ｔ がセレクタ６３を介してシフト長ゲート回路５３へ供給
されると、タイムスロットＴ　Ｓ　＜　１６＞において
、同回路５３から、値 Ｓ−１（ｔ　）　・ｓ　ｉ　ｎ　（ｉＪｍｔが出力され
、加算器５２のＡ入力端に供給される。

タイムスロットＴ　Ｓ　＜　１６＞において、加算器５
２のＢ入力端へは第０チヤンネルの第１楽音信号系列に
関する位相角データｑｔが供給されている。

したがって加算器５２から値 Ｑ　ｔ　＋　Ｓ　・Ｉ　（ｔ　）　−ｓ　ｉ　ｎ　％　
ｔが出力され、対数・サインテーブル５４へ供給される
。この結果、対数・サインテーブル５４から値 ｌｏｇ（ｓｉｎ（ｑｔ＋　Ｓ−１（ｔ）ｓｉｎｑｔ）が
出力され、加算器５５のＡ入力端へ供給される。

この時、加算器５５のＢ入力端へは、シフトレジスタ７
８を介してエンベロープデータ発生回路４からタイムス
ロットＴ　Ｓ　＜　１６＞の振幅データＡ（ｔ）゛が供
給されている。したがって、加算器５５から値 Ａ（ｔ）’　＋　ｌｏｇ（ｓｉｎ（ｃｃ４ｔ＋　５−Ｉ
（ｔ）・ｓ’１ｎｑｔ））が出力される。ここで、 Ａ（ｔ）’　＝　ｌｏｇＡ（ｔ） とおけば、加算器５５から ｌｏｇ　（Ａ（ｔ）ｓ　１ｎ（ｑｔ　＋　Ｓ・！　（ｔ
）　・ｓ　１ｎ４ｔ））なる値が出力されることになる
。そして、この値が対数−リニアテーブル５６へ供給さ
れると、次のタイムスロットＴＳ＜０＞において、平均
化回路５７から、 Ａ（ｔ）ｓｉｎ（（Ｊ）ｃｔ＋　Ｓ−１（ｔ）−ｓｉｎ
ｑｔ）なる値が出力される。

一方、複音モードにおいては、信号Ｍ／Ｐが“０”信号
の状態にあり、アンドゲート７３の第１入力端へインバ
ータ７５を介して“ｌ”信号が供給されている。なおこ
の場合、アンドゲート７２の第１入力端へは“０”信号
が供給され、したがってアンドゲート７２は閉状態にあ
る。他方、前記第（１）式に基づいて楽音信号ＧＤを形
成する場合は、パラメータＰ７が常時「０」であり、し
たがって、セレクタ６３の端子Ｑから常時“０”信号が
出力されている。この結果、シフトレジスタ６５の各ス
テージは全て“０“の状態にあり、したがってインバー
タ７７の出力が常時“１１信号となり、アンドゲート７
４が常時開状態にある。以上の結果、アンドゲート７３
の第３入力端へ信号ＴＳＯ〜１５が供給されると、タイ
ムスロットＴＳ＜０＞〜〈１５〉において、クロックパ
ルスφを反転したクロックパルスφがアンドゲート７３
、オアゲート７１、アンドゲート７４を介して、累算信
号ＨとしてＡＣ０６Ｂの端子ＡＤへ供給される　（第１
２図（ト）参照）。

しかして、タイムスロットＴＳ＜０＞において平均化回
路５７から出力された値 Ａ（ｔ）ｓｉｎ（ｃｃ４ｔ＋　３−Ｉ（ｔ）ｓｉｎｃｃ
４．ｔ）は累算信号ＨによってＡＣ０６Ｂに累算される
。

なお、上記タイムスロットＴＳ＜Ｑ＞において、次の位
相角データ鴫ｔが加算器５２のＢ入力端へ供給され、次
の波形演算が開始されることは勿論である。

以上が第０チヤンネルの第１楽音信号系列における楽音
信号形成の過程である。これと同様の動作が第０チヤン
ネルのチャンネルタイミングであるタイムスロットＴＳ
＜８＞および＜２４〉において行なわれ、これにより、
第０チヤンネルの第２系列の楽音信号が得られ、これら
２系列の楽音信号がＡＣ０６６によって合成されること
により第、０チヤンネルに割当てられたキーに関する楽
音信号が得られる。

第１〜第７チヤンネルについても全く同様である。そし
て、タイムスロットＴ　Ｓ　＜　１５＞において第７チ
ヤンネルの第２系列の楽音信号がＡＣ０６６に累算され
ると、この時点でＡＣＣ６６に第０〜第７チヤンネルの
３第１、第２系列の全楽音信号が累算されたことになる
。この全楽音信号の累算値はタイムスロットＴ　Ｓ　＜
　１６＞においてレジスタ６７へ供給されるロード信号
ＬＤ（第１２図（チ））によってレジスタ６７へ読込ま
れ、楽音信号ＧＤとして第１図に示すサウンドシステム
６９へ供給される。また、ＡＣＣ６６はタイムスロット
ＴＳ＜１７〉において供給されるクリア信号０ＣＲ（１
２図（ワ））によってクリアされ、次いで、次のタイム
スロットＴＳ＜０＞から再び楽音信号の累算を行なう。

サウンドシステム６９へ供給された楽音信号ＣＤは同サ
ウンドシステム６９においてアナログ信号に変換され、
楽音として発音される。

（２）単音モードの場合 第１３図は単音モードの場合の動作を説明するためのタ
イミングチャートであり、この図において、（イ）〜（
ト）は各々第１２図における（ハ）〜（す）に対応して
いる。なおこの場合、タイムスロットＴＳ＜４＞〜＜１
５〉および＜２０〉〜＜３１〉は全く使用されない。

この単音モードの場合、タイムスロットＴＳく０〉およ
び＜１６〉において第１系列の楽音信号が形成され、形
成された第１系列の楽音信号が次のタイムスロットく０
〉においてＡＣＣ６６へ供給される。同様に、タイムス
ロットＴＳ＜　１　＞および＜１７〉において第２系列
の楽音信号が、タイムスロットＴＳ＜２＞および〈１８
〉において第３系列の楽音信号が、タイムスロットＴＳ
＜３＞および〈１９〉において第４系列の楽音信号が各
々形成され、形成された各楽音信号が各々タイムスロツ
）ＴＳ＜　１　＞〜く３〉においてＡＣＣ６６へ供給さ
れる。なお、上記第１〜第４系列の楽音信号を形成する
過程は、上述した複音モードにおいて、第１（または第
２）系列の楽音信号を形成する場合を全く同じである。

一方、この単音モードにおいては信号Ｍ／Ｐが“ｌ”信
号が状態にあり、したがって、アンドゲート７３が閉状
態にある一方、アンドゲート７２の第１入力端へ“ｌ”
信号が供給される。この結果、タイムスロットＴＳ＜０
＞〜く３〉において、信号ＴＳＯ〜３（′１”信号）が
アンドゲート７２の第３入力端へ供給されると、同タイ
ムスロットＴＳく０〉〜く３〉においてアンドゲート７
２が開状態となり、クロックパルスφがアンドゲート７
２、オアゲート７１およびアンドゲート７４を介して、
累算信号ＨとしてＡＣＣ６６の端子ＡＤへ供給される（
第１３図（ホ）参照）。この結果、タイムスロットＴＳ
＜０＞〜く３〉においてＡＣＣ６６へ供給された第１〜
第４系列の楽音信号が各々、累算信号ＨによってＡＣ０
６６に累算される。次いで、タイムスロットＴＳ＜４　
＞においてロード信号ＬＤがレジスタ６７へ供給される
と、ＡＣ０６６の累算値が同レジスタ６７へ読込まれ、
次いで、タイムスロットＴＳ＜５＞において、ＡＣＣ６
６の端子ＣＬヘクリア信号ＯＣＲが供給されると、同ク
リア信号ＯＣＲの立上りにおいてＡＣＣ６６がクリアさ
れる。レジスタ６７に読込まれた累算値は楽音信号ＣＤ
としてサウンドシステム６９へ供給され、ここでアナロ
グ信号に変換され、楽音として発音される。

以上が、前記第（１）式に基づいて楽音信号ＧＤを形成
する場合の楽音信号形成回路２の動作である。ここで、
上述した動作の基本動作図を第１４図に示す。この図に
おいて、符号８１はリニアデータを出力するサインテー
ブル、符号８２は加算器である。また、上述した場合の
楽音信号形成回路２の動作説明図を第１５図に示す。こ
の図における各符号は各々、第３図において同一番号が
付されている各構成要素を示している。なお、第１４図
、第１５図はいずれも１つの楽音信号系列における動作
を示している。

次に、他の周波数変調式に基づいて楽音信号ＧＤを形成
する場合について説明する。

第１６図はその一例を示す基本動作図である。

この図に示す動作を実現するには、複音モードの場合は
第１７図（ホ）および（へ）、単音モードの場合は第１
８図（ハ）および（ニ）に各々示すパラメータＰ６、Ｐ
、を、これらの図に示すタイミングにおいて第３図のセ
レクタ６３およびシフト＆ゲート回路５３へ供給すれば
よい。この場合の動作説明図を第１９図に示す。

第２０図は他の一例を示す基本動作図であり、この図に
示す動作を実現するには、第２１図（ホ）、（へ）（複
音モードの場合）または第２２図（ハ）、（ニ）（単音
モードの場合）に各々示すパラメータＰ６、Ｐ７を、こ
れらの図に示すタイミングにおいて第３図のセレクタ６
３およびシフト＆ゲート回路５３へ供給すればよい。第
２３図に、この場合の動作説明図を示す。

なお、第１７図、第２１図における（イ）〜（す）は各
々第１２図（イ）〜（す）に対応しており、また、第１
８図、第２２図における（イ）〜（ト）は各々第１３図
における（イ）〜（ト）に対応している。そして、これ
らの図から、第１６図、第２０図に示す基本動作を実現
するには、単にパラメータＰ８、Ｐ７のみを変更すれば
よいことが容易に解るであろう。このように、第３図に
示す楽音信号形成回路２は、パラメータＰ６およびＰ７
を変更するだけで、種々の周波数変調式に基づく楽音信
号を形成することができる。ところで、上述した例にお
いては、いずれの場合もｌフレームＰＲ（タイムスロツ
）ＴＳ＜０＞〜＜３１＞）が楽音信号形成の基本単位で
あり、また、１つの楽音信号系列におけるタイムスロッ
トＴＳの数が「２」であったが、この実施例は２フレー
ムＰＲを楽音信号形成の基本単位とし、１つの楽音信号
系列におけるタイムスロットＴＳの数を「４」として楽
音信号ＧＤを形成することも可能である。そして−１こ
れにより更に多彩な楽音信号ＧＤを形成することができ
る。

第２４図はこの場合の一例を示す基本動作図である。こ
の図に示す動作を実現するには、第２５図に示すタイミ
ングにおいて、位相角データ２１、ω。ｔ１振幅データ
Ａ　（ｔ）、変調指数データＩ（１）、パラメータＰ８
、Ｐ７等を第３図の対応する各構成要素へ供給すること
が必要である。また、第２６図はこの場合の動作説明図
である。

なお、第２５図において符号ｆｆｌｌＳｍｔは各々第２
６図における位相角データ＋４ｎ＋ｔ、　鴫ｔｔを示し
、符号Ｃ８、Ｃ７は各々第２６図における位相角データ
ｔ４　、　ｔ　、ω。己を示し、符号Ｉａ〜Ｉｃは各々
第２６図における変調指数データＩ（ｔ）’ａ〜Ｉ（ｔ
）’ｃを示し、また、符号Ａは第２６図における振幅デ
ータＡ　（ｔ）を示している。

また、この２フレームＰＲを基本単位とする楽音信号形
成は単音モードの場合のみ行なわれ、複音モードの場合
は行なわれない。

以下、第２５図、第２６図を参照し、第２４図に示す動
作を実行する場合の楽音信号形成回路２の動作を説明す
る。

まず、第２５図（イ）に示す第１フレームＦＲＩのタイ
ムスロットＴＳ＜０＞において、位相角データ％　ｌ　
ｔ　（同図（ロ））が加算器５２のＢ入力端へ供給され
ると、加算器５２から、 峰、ｔ＋　Ｙ 但し、Ｙ：シフト＆ゲート回路５３の出方なる値が出力
され、演算ブロック５８へ供給される。一方、同タイム
スロット’ｒｓ＜ｏ＞において、エンベロープデータ発
生回路４は変調指数データＩ（ｔ）’ａを演算ブロック
５８へ出力している（第２５図（ハ））。この結果、第
１フレームＦＲＩのタイムスロットＴ　Ｓ　＜　１６＞
において、演算ブロック５８から、 １（ｔ）ａ　５ｉｎ（ｚ＋ｔ＋　Ｙ） なる値となり、この値にＳが乗算されて加算器５２のＡ
入力端へ供給される。このタイムスロットＴ　Ｓ　＜　
１８＞においては、加算器５２のＢ入力端へは位相角デ
ータ 蟻１ｔが供給されている。したがって、加算器５２から
、 ωｃ＋ｔ＋　３１（ｔ）ａ　５ｉｎ（ｚ＋ｔ＋　Ｙ）な
る値が出力され、演算ブロック５８へ供給される。この
時、演算ブロック５８にはタイムスロットＴく１６〉の
変調指数データＩ　（ｔ）ｂが供給されている。この結
果、第２フレームＰＲ２のタイムスロットＴＳ＜０＞に
おいて、演算ブロック５８から、 １（ｔ）ｂ　５ｉｎ（ｑ＋ｔ＋５−１（ｔ）ａ　５ｉｎ
（ｚ＋ｔ＋Ｙ））なる値が出力される。この演算ブロッ
ク５８から出力された値は、シフトレジスタ６２に読込
まれ、次のタイムスロットＴＳ、すなわち、第２フレー
ムＰＲ２のタイムスロットＴＳ＜　１　＞においてセレ
クタ６３の入力端子■１へ供給される。この第２フレー
ムＦＲ２のタイムスロットＴＳ＜　１　＞においてセレ
クタ６３へはパラメータＰ、＝１が供給されており、ま
た、シフト＆ゲート回路５３へはパラメータＰ８＝１〜
５か供給されている。したがって、セレクタ６３の入力
端子■１へ供給された値は同セレクタ６３を介してシフ
ト＆ゲート回路５３へ供給され、ここで、Ｓが乗算サレ
、Ｓ・■（ｔ）ｂ　５ｉｎ（ｚ＋ｔ＋　Ｓ・Ｉ（ｔ）ａ
　５ｉｎ（ｃｃＨ＋ｔ＋Ｙ））　＝　Ｘ・・・・・・（
２） なる値として、加算器５２のへ入力端へ供給される。こ
の時、加算器５２のＢ入力端へは位相角データ％　ｔ　
ｔが供給されている。したがって、演算ブロック５８へ
、 →ｔｔ＋Ｘ なる値が供給される。この時、演算ブロック５８へは第
２フレームＰＲのタイムスロットＴＳ＜１＞の変調指数
データＩ（ｔ）’ｅが供給されている。この結果、第２
フレームＦＲのタイムスロット、ＴＳ＜ｔ７＞において
、演算ブロック５８から、１（ｔ）ｃ　５ｉｎ（ｑ、ｔ
＋Ｘ） なる値が出力される。ところで、このタイムスロツ）　
Ｔ　Ｓ　＜　１７＞において、セレクタ６３へはパラメ
ータＰ、＝０が供給され、また、シフト及ゲート回路５
３へはパラメータＰ、＝１〜５が供給されている。この
結果、演算ブロック５８の出力は、セレクタ６３を介し
てシフト及ゲート回路５３へ供給され、ここで、Ｓが乗
算され、 ５ｉ（ｔ）ｃ　５ｉｎ（ｑ、ｔ＋Ｘ） なる値として加算器５２のＡ入力端へ供給される。

また、この第２フレームＦＲ２のタイムスロットＴ　Ｓ
　＜　１７＞においては、加算器５２のＢ入力端へは、
位相角データ娩、ｔが供給されている。したがって、演
算ブロック５８へ、 ω＜Ｈｔｔ＋　Ｓ−１（ｔ）ｃ　５ｉｎ（ω。ｔｔ＋　
Ｘ）なる値が供給される。またこの時、演算ブロック５
８へは第２フレームＰＲ２のタイムスロットＴＳ＜１７
＞の振幅データＡ　（ｔ）’が供給されている。

この結果、第３フレームＦＲ３のタイムスロットＴＳ＜
１＞において、演算ブロック５８から、Ａ（ｔ）　５ｉ
ｎ（ｑｔｔ＋５ｉ（ｔ）ｃ　５ｉｎ（ｚｔｔ＋Ｘ））な
る値が出力される。この値は同タイムスロットＴＳ＜１
＞において、アンドゲート７４から出力される累算信号
Ｈ（第２５図（へ）参照）によってＡＣ０６６に累算さ
れる。

以上が第１楽音信号系列における楽音形成演算の過程で
ある。これと全く同様の過程が第２楽音信号系列、すな
わち、第１フレームＦＲ１のタイムスロットＴＳ＜２＞
、＜１８〉、第２フレームＦＲ２のタイムスロットＴＳ
＜３＞、〈１９〉によって行なわれ、その演算結果が第
３フレームのタイムスロットＴＳ＜３＞においてＡＣ０
６６に累算される。そして、これら第１、第２楽音信号
系列において形成された楽音信号の累算値が、第３フレ
ームのタイムスロットＴＳ＜４＞において出力されるロ
ード信号ＬＤ（第２５図（ト）参照）によってレジスタ
６７へ読込まれ、また、第３フレームＦＲのタイムスロ
ットＴＳ＜５＞において出力されるクリア信号ＯＣＲに
よって、ＡＣＣ６６がクリアされる。レジスタ６７に読
込まれた累算値は楽音信号ＣＤとしてサウンドシステム
６９へ供給され、ここで楽音として発音される。

このように、２フレームＦＲを基本単位とする楽音信号
形成においては、 Ｅ（ｔ）＝　Ａ（ｔ）ｓｉｎ（ｑｔｔ＋　５−Ｉ（ｔ）
ｃ　５ｉｎ（ｚｔｔ＋　Ｘ））Ｘ＝　３１（ｔ）ｂ　５
ｉｎ（ｑ＋ｔ＋５ｌ（ｔ）ａ　５ｉｎ（Ｑｔｔ＋　Ｙ）
）・・・・・・（３） なる周波数変調式に基づいて１系列の楽音信号が形成さ
れる。ここで、この第（３）式におけるＹは、タイムス
ロットＴＳ＜０＞、＜２＞においてパラメータＰ、が「
１６」となっていることから明らかなように、１６タイ
ムスロツト前のタイムスロットＴＳにおける演算ブロッ
ク５８の出力である。

すなわち、Ｙは次の様に表わすことができる。

Ｙ　＝　１（ｔ）ａ　５ｉｎ（Ｈ＋ｔ＋　ｙ＋）Ｙ、＝
　１（ｔ）ａ　５ｉｎ（ｑ＋ｔ＋　Ｙ＊）Ｙ２＝　Ｉ（
ｔ）ａ　５ｉｎ（ｚ＋ｔ＋　Ｙ３）ところで、単音モー
ドにおいては、前述したようにタイムスロットＴＳ＜Ｏ
＞〜く３〉において、オアゲート７１からパルス信号が
出力される。すなわち、オアゲート７１の出力は、第２
５図（へ）において破線にて示すパルス信号および実線
にて示すパルス信号を共に含むものとなる。しかし、破
線によって示すパルス信号が出力されるタイミングにお
いては、２フレームＰＲを基本単位とする楽音形成演算
の場合、平均化回路５７の出力は演算途中のデータであ
るので、ＡＣ０６６への累算を禁止しなければならない
。したがって、破線で示すパルス信号を回路上除去する
ことが必要となる。このために設けられたものが、第３
図におけるシフトレジスタ６５、インバータ７７および
アンドゲート７４である。

すなわち、例えば第１フレームＦＲＩのタイムスロット
ＴＳ＜　１　＞においてセレクタ６３ヘパラメータＰ７
＝１が供給され、これにより、同タイムスロットＴＳ＜
　１　＞においてセレクタ６３の端子Ｑから“ｌ”信号
が出力されると、この“１”信号がクロックパルスφの
３１周期後、すなわち、第２フレームＦＲ２のタイムス
ロットＴＳ＜Ｏ＞において、シフトレジスタ６５から出
力される。この結果、第２フレームＦＲ２のタイムスロ
ットＴＳ＜Ｏ＞においてインバータ７７の出力が“０″
信号となり、したがってアンドゲート７４が閉状態とな
り、同タイムスロットＴＳ＜Ｏ＞における破線のパルス
信号（第２５図（へ）参照）が除去される。

同様に、第１フレームＦＲＩのタイムスロットＴＳく３
〉においてセレクタ６３の端子Ｑから１”信号が出力さ
れると、第２フレームＦＲ２のタイムスロットＴＳ＜２
＞における破線のパルス信号が除去される。

なお、第１図〜第５図に示す電子オルガンにおいては、
複音モードの場合の２系列、単音モードの場合（２フレ
一ム基本単位の場合を除く）に４系列によって１キーに
対応する楽音信号を形成したが、楽音信号系列の数を２
倍、３倍等に増やせば更に多彩な楽音信号を形成するこ
とができる。勿論、！系列のみであってもよいことは言
うまでもない。

また、上記実施例では、楽音信号を周波数変調式に基づ
いて形成するようにしたが、周波数変調式に限らず他の
楽音形成演算式を用いて楽音信号を形成するようにして
もよい。

以上説明したように、この発明によれば、簡単な構成で
かつ比較的低速な演算スピードで、複数の楽音信号を任
意の演算式に基づき同時に形成することができるという
効果が得られるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子オルガンの全体
構成を示すブロック図、第２図〜第５図は各々、同電子
オルガンにおける位相角データ発生回路１、楽音信号形
成回路２、パラメータ発生回路３、エンベロープデータ
発生回路４の詳細を示すブロック図、第６図（イ）〜（
ホ）は、タイムスロットＴＳ、チャンネルタイミング、
楽音信号系列を説明するためのタイミングチャート、第
７図は第４図におけるパラメータレジスタ３２の記憶内
容を説明するための図、第８図（イ）はキーオン信号Ｋ
ＯＮを示す図、同図（ロ）、（ハ）は振幅データＡ（Ｄ
＋および変調指数データｉ　（ｔ）、の変化を示す波形
図、第９図は第５図に示すパラメータレジスタ３３の記
憶内容を説明するための図、第１０図は第５図に示す増
減分値発生回路４３の動作を説明するための図、第１１
図は第３図に示す平均化回路５７の動作を説明するため
の図、第１２図〜第１５図は各々第１の周波数変調式に
基づいて楽音信号を形成する場合における楽音信号形成
回路２の動作を説明する場合における楽音信号形成回路
２の動作を説明するための図であり、第１２図は複音モ
ードの場合のタイミングチャート、第１３図は単音モー
ドの場合のタイミングチャート、第１４図は基本動作図
、第１５図は動作説明図、第１６〜第１９図は各々第２
の周波数変調式に基づいて楽音信号を形成する場合にお
ける楽音信号形成回路２の動作を説明するための図であ
り、第１６図は基本動作図、第１７図は複音モードの場
合のタイミングチャート、第１８図は単音モードの場合
のタイミングチャート、第１９図は動作説明図、第２０
図〜第２３図は第３の周波数変調式に基づいて楽音信号
を形成する場合における楽音信号形成回路２の動作を説
明するための図であり、第２０図は基本動作図、第２１
図は複音モードの場合のタイミングチャート、第２２図
は単音モードの場合のタイミングチャート、第２３図は
動作説明図、第２４〜第２６図は第４の周波数変調式に
基づいて楽音信号を形成する場合における楽音信号形成
回路２の動作を説明するための図であり、第２４図は基
本動作図、第２５図はタイミングチャ−ト、第２６図は
動作説明図である。 １・・・・・・位相角データ発生回路、２・・・・・・
楽音信号形成回路、３・・・・・・パラメータ発生回路
、２７・・・・・・音色設定部、ＴＳ・・・・・・タイ
ムスロット。

Claims (2)

【特許請求の範囲】
1. （１）（ａ）少なくとも第１の演算式に基づく第１の楽
   音形成演算と第２の演算式に基づく第２の楽音形成演算
   を実行することにより１つの楽音信号を形成するように
   した電子楽器において、 （ｂ）単音を発生するか、複音を発生するかを指示する
   単音／複音指示手段と、 （ｃ）周期的に繰返す複数の時分割楽音演算タイムスロ
   ットにおいて形成すべき楽音を示すキー情報を出力する
   ものであって、前記単音／複音指示手段によって単音が
   指示された場合は１つの楽音を示すキー情報を出力し、
   複音が指示された場合は複数の楽音を各タイムスロット
   にそれぞれ割り当てて各楽音を示すキー情報を各タイム
   スロットに同期して出力するキー情報発生手段と、 （ｄ）前記各タイムスロットが一巡して繰り返す少なく
   とも２周期を１単位として各タイムスロット毎に前記キ
   ー情報発生手段から出力されるキー情報に対応する楽音
   信号を形成する演算手段であって、第１の周期における
   各タイムスロットでは前記第１の演算式に基づいて第１
   の楽音形成演算を行い、この演算結果を前記各タイムス
   ロットが一巡する１周期の間保持して次の第２の周期の
   各タイムスロットではこの第１の演算結果を用いて前記
   第２の演算式に基づく第２の楽音形成演算を行う演算手
   段と、 （ｅ）前記演算手段に対して前記第１の楽音形成演算ま
   たは前記第２の楽音形成演算を実行させるためのパラメ
   ータを発生するものであって、前記第１の周期に同期し
   て前記第１の楽音形成演算のために必要なパラメータを
   発生し、前記第２の周期に同期して前記第２の楽音形成
   演算のために必要なパラメータを発生するパラメータ発
   生手段と、を具備してなる電子楽器。
2. （２）（ａ）Ｎ（正の整数）回の楽音形成演算を実行す
   ることによって１つの楽音信号を形成する電子楽器にお
   いて、 （ｂ）周期的に繰返す複数の時分割楽音演算タイムスロ
   ットに対して発生すべき複数の各楽音信号の形成をそれ
   ぞれ割当て、前記各タイムスロットにおいて形成すべき
   楽音信号を示すキー情報を各タイムスロットに同期して
   発生するキー情報発生手段と、 （ｃ）上記楽音形成演算回数Ｎの変更に対応して各楽音
   信号の形成の際に使用するタイムスロット数を指示する
   指示手段と、 （ｄ）前記各タイムスロットが一巡して繰り返すＮ周期
   を１単位として各タイムスロット毎に前記キー情報発生
   手段から発生されるキー情報に対応する楽音信号を、前
   記指示手段が指示するタイムスロット数を使用して形成
   する演算手段であって、第１の周期における各タイムス
   ロットでは第１の楽音形成演算を行い、この演算結果を
   前記各タイムスロットが一巡する１周期の間保持して次
   の第２の周期の各タイムスロットではこの第１の楽音形
   成演算結果を用いて第２の音楽形成演算を行い、以下同
   様の過程で第Ｎまでの楽音形成演算を行う演算手段と、 （ｅ）前記演算手段に対してパラメータを発生するもの
   であって、前記第１の周期に同期して前記第１の楽音形
   成演算のために必要なパラメータを発生し、前記第２の
   周期に同期して前記第２の楽音形成演算のために必要な
   パラメータを発生し、以下同様にして第Ｎまでの楽音形
   成演算のために必要なパラメータを発生するパラメータ
   発生手段と、 を具備してなる電子楽器。