JPH01137345A - ラスターアドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ラスターアドレス発生回路に関し、例えばデ
イスプレィ装置を有するパーソナルコンピュータに用い
られるものである。

〈従来の技術〉 現在、パーソナルコンピュータは、半導体メモリの大容
量化及び低価格化並びに表示画面の高解像度化に伴い、
大容量の表示用メモリをもつものが増えつつある。

第４図はこの種のパーソナルコンピュータにおける表示
用メモリの構造を示す。表示メモリ１０２は、轡示画面
に対応したメモリサイズをもつ。表示用メモリ１０１は
、表示メモリ１０２を含み、垂直方向に表示メモリ１０
２より大きく且つ水平方向に表示メモリ１０２と同一の
メモリサイズをもつ。

表示メモリ１０２は、現在表示中のデータを保持する０
表示用メモリ１０１の他の部分のデータを表示しようと
するときには、上下方向のスクロール機能を用い、表示
メモリ１０２を移動させる。

〈発明が解決しようとする問題点〉 上述の従来のシステムにおいては、ディスプレイ上に表
示用メモリ全体の内容を同時に表示することはスクロー
ル機能によっては不可能である。

このため、表示用メモリ全体の内容レイアウトを見よう
とすると、ソフトウェアにより表示用メモリの垂直方向
のデータを適宜省略して画面に圧縮表示する方法が用い
られる。しかしながら、この方法では、ソフトウェア処
理の故に、処理速度が遅いという欠点があった。

〈問題点を解決するための手段〉 本発明は、基本ラスタークロックより高い周波数のラス
タークロックを発生するラスタークロツタ発生手段と、
上記ラスタークロックをカウントしてラスターアドレス
を発生するカウンタと、基本ラスタークロックに応じて
カウンタからのラスターアドレスを保持するラッチ手段
とを備える。

く作用〉 本発明に係るラスターアドレス発生回路は、カウンタが
出力するラスターアドレスは基本ラスタークロックより
高い周波数のラスタークロックに従って変化し、一方、
ラッチがカウンタの出力を取り込むタイミングは基本ラ
スタークロックに従うので、ラッチから出力されるラス
ターアドレスは間引かれたものになる。この結果、表示
画面には表示用メモリの全体のデータが圧縮表示される
。

〈実施例〉 第２図は本発明が適用された表示用メモリのメモリサイ
ズを説明するものである。表示メモリ１２は、デイスプ
レィ装置（図示せず）の表示画面に対応したメモリサイ
ズをもつ。表示用メモリ１１は、表示メモリ１２を含み
、垂直方向に表示メモリ１２より大きく且つ水平方向に
表示メモリ１２と等しいメモリサイズをもつ。この表示
メモリ１２の垂直方向のメモリサイズをに１表示用メモ
リ１１の垂直方向のメモリサイズをＮとすると、ｋ／Ｎ
＜　１である。

第１図は本実施例のラスターアドレス発生回路の構成を
示し、図中、１は発振回路、２は分周回路、３，６はセ
レクタ、４，５はラスタースタートアドレスレジスタ、
７はアップカウンタ、８はラッチである。

発振回路１は、基本ラスタークロック信号の周波数ｆ　
（Ｈｚ）のＮ／に倍の周波数すなわちＮ／ｋ　ｘ　ｆ（
Ｈｚ）のラスタークロック信号を発生する。分周回路２
は、発振回路１が出力したＮ／ｋｘｆ　　（Ｈｚ）のラ
スタークロック信号をに／Ｎの比率で分周することによ
り、周波数ｆ（Ｈｚ）の基本ラスタークロック信号を発
生する。２つのセレクタ３．６は、圧縮モード信号Ｃが
オフ状態のとき入力Ａ側の信号を出力し、圧縮モード信
号Ｃがオン状Ｂｖｖとき入力Ｂ側の信号を出力する。圧
縮モード垂直ラスタースタートアドレスレジスタ４は、
圧縮表示モードにおけるラスター読λ出しアドレスの最
初のアドレスを保持する。通常モード垂直ラスタースタ
ートアドレスレジスタ５は、通常の表示モードにおける
ラスター読み出しアドレスの最初のアドレスを保持する
。アップカウンタ７は、セレクタ３からのラスターアド
レスまたは基本ラスタークロックをカウントしてラスタ
ー読み出しアドレスを発生する。ラッチ８は、基本ラス
タークロックに従ってアップカウンタ７からのラスター
読み出しアドレスをラッチし、表示用メモリ１１のラス
ター読み出しアドレスとして出力する。

以下、このラスターアドレス発生回路の動作について説
明する。

第３図は通常％−ドと圧縮モードにおける信号のタイミ
ングチャートを示している。

通常の表示モード、すなわち表示メモリ１２のデータを
そのまま画面に表示するモードでは、圧縮モード信号Ｃ
はオフ状態であり、２つのセレクタ３，６は入力Ａ側の
信号を選択して出力する。

したがって、アップカウンタ７には、プリセットデータ
として通常モード垂直ラスタースタートアドレスレジス
タ５が保持するラスター読み出しのスタートアドレスが
入力されると共に、分周回路２から周波数がｆ（Ｈｚ）
の基本ラスタークロックが入力される。

アップカウンタ７は、垂直表示期間信号Ｖの入力に応じ
てラスタースタートアドレスがプリセットされると、こ
のラスタースタートアドレスを初期値として基本ラスタ
ークロックをカウントアップし、表示メモリ１２の最初
のラスターアドレスから以降のアドレスデータを順次に
発生する。このアドレスデータは、ラッチ８において基
本ラスタークロックに同期して順次保持され、ラッチ８
から表示メモリ１２のラスター読み出しアドレスとして
出力される。そして、表示メモリ１２に格納されたデー
タが順次に読み出され、図示しないデイスプレィ装置に
表示される。この通常モードにおいては、第３図（ａ）
に示すように、基本ラスタークロックの１周期ごとにラ
ッチ８からラスター読み出しアドレスが出力され、しか
も順次に出力されるアドレスデータは連続した値である
。

圧縮モードすなわち表示用メモリ１１全体のデータを圧
縮表示するモードでは、圧縮モード信号Ｃがオン状態で
あり、セレクタ３．６は入力Ｂ側の信号を選択して出力
する。したがって、アップカウンタ７には、プリセット
データとして圧縮モード垂直ラスタースタートアドレス
レジスタ４が保持するラスター読み出しスタートアドレ
スが入力されると共に、発振回路１からの周波数がＮ／
ｋｘｆ　（Ｈｚ）のラスタークロックが入力される。こ
の場合のラスタースタートアドレスは、垂直表示ライン
の最下位のラスターアドレスが与えられ、これは表示用
メモリ１１の最初のラスター読み出しアドレスである。

また、ラスタークロックは、その周波数が基本ラスター
クロックのＮ／に倍である。

アップカウンタ７は、垂直表示期間信号Ｖの入力に応じ
てラスタースタートアドレスがプリセ・ノドされると、
このラスタースタートアドレスを初期値としてラスター
クロックをカウントアツプする。このときのカウント値
は、通常モードの場合よりＮ／に倍の速さで変化する。

一方、ラッチ８は、基本ラスタークロックに従ってカウ
ンタ７の出力をラッチするので、ラッチ８が保持するデ
ータはカウンタ７の出力を間引いたものになり、ラッチ
８からはこの間引かれたラスターアドレスが順次出力さ
れる。したがって、表示用メモリ１１には、Ｎ個単位の
連続したラスターアドレスからに個のラスターアドレス
を抜き出したものが与えられ、この結果、表示用メモリ
１１全体のデータがデイスプレィ装置に圧縮表示される
。

この圧縮モードにおいては、第３図（ｂ）に示すように
、例えばＮ／ｋが１．５の場合には、ラスタークロック
の１．５周期ごとにラッチ８がカウンタ７の出力をラッ
チするので、ラッチ８から出力されるラスターアドレス
は３個の連続したラスターアドレスから抜き出した２個
のラスターアドレスとなる。

〈発明の効果〉 以上説明したように本発明においては、カウンタが基本
ラスタークロックより高い周波数のラスタークロックに
従ってラスターアドレスをカウントし、ラッチがカウン
タの出力を取り込むタイミングが基本ラスタークロック
に従うようにしたので、ラッチから出力されるラスター
アドレスは離散したものとなる。したがって、表示用メ
モリ全体のデータを圧縮表示することができ、表示用メ
モリ全体の内容レイアウト等が一目で確認でき、例えば
パーソナルコンピュータを使用する上で非常に便利であ
る。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図、第２図
は本発明実施例の表示用メモリの構成を説明する図、 第３図は本発明の実施例及び従来例における信号のタイ
ミングチャート、 第４図は従来例の表示用メモリの構成を説明する図であ
る。 １・・・発振回路 ２・・・分周回路 ３．６・・・セレクタ ４．５・・・垂直ラスタースタート アドレスレジスタ ７・・・アップカウンタ ８・・・ラッチ １１・・・表示用メモリ １２・・・表示メモリ 特許出願人　　　　シャープ株式会社 代　理　人　　　　弁理士　西１）新

Claims (1)

【特許請求の範囲】
1. 表示画面に対応したメモリサイズの第１のメモリ及びこ
   のメモリを含む垂直方向に第１のメモリ以上で且つ水平
   方向に第１のメモリと等しいメモリサイズを有する第２
   のメモリのラスター読み出しアドレスを発生するラスタ
   ーアドレス発生回路において、基本ラスタークロックよ
   り高い周波数の圧縮モードのラスタークロックを発生す
   るラスタークロック発生手段と、ラスタークロックをカ
   ウントしてラスターアドレスを発生するカウンタと、基
   本ラスタークロックに応じてカウンタからのラスターア
   ドレスをラッチするラッチ手段とを備えたことを特徴と
   するラスターアドレス発生回路。