JPH01136125A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明はアクティブマトリクス型液晶表示装置に係り、
特に液晶セルを駆動するスイッチング素子の構成に関し
、 ＴＰＴの製造工程における特性制御性の良さと、２端子
素子を駆動素子とした場合のクロスオーバが生じないと
いう利点を兼ね備えた、理想的な駆動素子を得ることを
目的とし、 第１め透明絶縁性基板上にスキャンバスライン。

画素電極およびこれらの間に挿入されるスイッチング素
子が配設され、第２の透明絶縁性基板上にストライプ状
の透明データバスラインが配設され、前記第１および第
２の透明絶縁性基板を両バスラインが直交するように対
向配置するとともに、それら基板間に液晶が挟持されて
なるアクティブマトリクス型液晶パネルにおいて、前記
スイッチング素子として２個の薄膜トランジスタを、そ
れぞれ制御電極を一対の被制御電極の一方と接続してア
ノードとし、他方の被制御電極をカソードとして２個の
２端子素子を構成し、該２個の２端子素子それぞれのア
ノードを他方のカソードと接続したリング状接続として
用い、その接続端の一方を前記スキャンバスラインに導
出し、他方を対応する液晶セルの画素電極に導出した構
成とする。

〔産業上の利用分野〕

本発明はアクティブマトリクス型液晶表示装置に係り、
特に液晶セルを駆動するスイッチング素子の構成に関す
る。

〔従来の技術〕

従来よりアクティブマトリクス型液晶表示装置において
、液晶セルを駆動するスイッチング素子として、３端子
素子では薄膜トランジスタ（ＴＦＴ）、２端子素子では
薄膜ダイオード（ＴＦＤ）及び薄膜金属−絶縁膜−金属
（ＴＦ−ＭＩＭ）が開発されており、液晶表示パネルに
通用されている。

第５図にＴＰＴ、第６図に２端子素子を駆動素子として
用いたアクティブマトリクスの等価回路を示す。

これらにおいて、Ｔ　Ｐ　Ｔ２１は第５図に示すように
、ゲートバスライン２３とドレインバスライン２４のク
ロスオーバが存在するため、ＴＦＴ２１のゲートとドレ
イン間に１点でも短絡欠陥が生じると、ライン欠陥と返
ってしまう不都合があり、製造歩留が低下するという問
題がある。

第６図に示す２端子素子２５を用いた場合にはこのよう
な欠陥存在しない。

２端子素子としてダイオードを用いる場合には、ダイオ
ードの逆方向特性を用いるものと、順方向特性を用いる
ものが考えられる。このうち、逆方向特性を用いるとそ
の閾値特性が大きくばらつくため、実用上問題がある。

また、順方向特性を用いると、液晶セルＬＣには正負両
極性を交互に書き込む必要があるため、ダイオード２つ
を逆順方向に並列接続する構成とする必要があるが、そ
の電流立ち上がりの闇値電圧がたかだか０．６ｖ程度で
あるため、液晶に書き込まれたデータを保持するこめに
は、素子を数段直列に接続し、この閾値電圧を書き込み
電圧より高くする必要がある。

このため、構造が複雑化し、製造歩留が低下するという
不都合があり、更に、これらの接続のため素子面積が大
きくなり、表示面積が低下してしまう欠点がある。

ＭＩＭ素子を用いたものでは、その電流伝達機構が熱電
子放出に依存するため、特性の温度依存′性が大きいと
いう欠点がある。

〔発明が解決しようとする問題点〕

上述のように、駆動素子としてＴＰＴを用いた場合には
、特性のばらつきを小さくすることは容易であるが、ゲ
ートバスラインとドレインバスラインのクロスオーバが
存在するため、ＴＰＴのゲートとドレイン間に１点でも
短絡欠陥が生じると、ライン欠陥となってしまう不都合
があり、製造歩留が低下するという問題がある。

また、駆動素子として２端子素子を用いると、闇値特性
の制御が困難であるという問題や、特性の温度依存性が
大きいといった問題がある。

このように従来用いられている駆動素子は、いずれも何
らかの問題を有するヶ 本発明においては、ＴＰＴの製造工程における特性制御
性の良さと、２端子素子を駆動素子とした場合のクロス
オーバが生じないという利点を兼ね備えた理想的な駆動
素子を得ることを目的とする。

〔問題点を解決するための手段〕

本発明においては、２個のＴＰＴを以下述べるように接
続した２端子素子としたものを、各画素の駆動素子とし
て用いる。

即ち、各画素対応に配設された２個のＴＰＴを、制御電
極（ゲート電極）と一対の被制御電極の−方と共通に接
続してアノード（陽極）とし、他方の被制御電極をカソ
ード（陰極）とし、２個の２端子素子の一方のアノード
を他方のカソードと接続して対応するスキャンバスライ
ンに導出し、−方のカソードと他方のアノードと接続し
て対応する液晶セルの画素電極に導出したものである。

〔作　用〕

上記構成の２端子素子は、ＴＰＴが急峻な立ち上がり特
性を有し、しかも闇値電圧がＴＰＴの構成材料であるゲ
ート絶縁膜、動作半導体層の形成条件、およびゲート電
極材料により容易に制御できることを利用し、ＴＰＴの
制御電極と被制御電極の一方を共通接続として２端子素
子を構成し、この２端子素子を背中合わせに接続するこ
とにより、正負両方向に急峻な立ち上がりを有する理想
的な特性を実現したものである。

〔実　施　例〕

第１図は本発明の一実施例の等価回路を示す図であって
、Ｘ＋　、Ｘｇ　、Ｘ３　・・・は第１の透明絶縁性基
板上に形成されたスキャンバスライン、Ｙ＋　、Ｙｔ　
、Ｙｓ　　・・・は第２の透明絶縁性基板上に形成され
たデータバスラインである＠Ｔ”＋。

ＴｔはいずれもＴＰＴで、本実施例ではその闇値電圧を
＋５ｖとした例を説明する。また、ＬＣは液晶セルで、
この液晶セルＬＣの液晶容量をＣｔＣとする。

液晶セルＬＣを駆動するスイッチング素子として用いた
、Ｔ、、Ｔ、の２個のＴＰＴは、それぞれ制御電極（ゲ
ートＧ１．Ｇりと２個の被制御電極（ソースＳン、Ｓ！
とドレインＤ＋、Ｄ２）を有する。本実施例は上記Ｔ、
およびＴ２とも、制御電極Ｇ　＋　、　Ｇ　！と一方の
被制御電極（これをソースＳ１゜Ｓｔとする）を共通に
接続してアノードとし、他方の被制御電極（これをドレ
インＤ＋、Ｄｔとする）をカソードとした２端子素子と
して用いる。

上述のように接続した２個の２端子素子の一方のアノー
ドを他方の素子のカソードと接続してスキャンバスライ
ンＸ＋　（ｉ”＝１．２，３．・・・）に導出し、他方
のアノードを一方のカソードと接続して対応する液晶セ
ルＬＣの画素電極に導出する。

以上の如く本実施例は、２個のＴＰＴを２端子素子接続
とし、この２個の２端子素子をリング状に接続したもの
を液晶セルの駆動用のスイッチング素子とし、その接続
端の一方をスキャンバスラインに、他方を画素電極に導
出したものである。

かかる構成とした上記一実施例の動作を第２図に示す。

上述のように接続したＴＩ、Ｔｔの２つのＴＰＴにより
構成した２端子素子の両端間に印加した電圧と、この２
端子素子に流れる電流の特性を第２図に示す。

印加電圧が正の領域ではＴ２はオフで、電圧が＋５Ｖを
越えるとＴ１がオンとなり、負の領域ではＴＩ　はオフ
、−５Ｖ以下でＴ３がオンとなる。

従って図のＡの領域は７１．Ｂの領域はＴ！によって流
れるオン電流■を示し、Ｖ−−５Ｖ〜＋５Ｖの間の領域
はいずれもオフ状態であることを示す。

第３図（ａｌ〜（Ｃ）に上記第１図に示したアクティブ
マトリクスの駆動波形を示す。以下、同図を用いて動作
を説明する。

図において、■□はスキャンバスラインＸｌに対する印
加電圧、ＶＶ＋は液晶セルＬＣに印加される電圧、Ｔは
フレーム周期を示す。

時刻１−１．においてスキャンバスラインＸ１に＋Ｖ１
が印加されると（同図（ａ）参照）　、Ｔｌがオン状態
となり、この時、データバスラインＹＩから−ＶＤなる
データ電圧が印加されたとすると〔同図山）参照〕、液
晶容量ＣＬＣは−Ｖ、まで充電される。ｔ−’ｔ、＋’
ｒ、（Ｔｓはアドレス時間）においてＴＩはオフとなる
が、液晶セルＬＣの両端間の電圧はそのまま保持される
〔同図（０）参照〕。

ｔ　ｗｉ、　＋’ｌ’においては、スキャンバスライン
Ｘ、に−ｖ１が印加されて今度はＴ！がオン状態となり
、データバスラインＹ、から＋Ｖゎなるデータ電圧が印
加されると、液晶が＋ｖｌ、まで充電される。この後ア
ドレス時間経過後Ｔ！はオフ状態となるが、液晶セルＬ
Ｃ両端間の電圧はそのまま保持される。

このように本実施例においては、液晶セルＬＣを駆動す
るスイッチング素子として、２端子素子接続とした２個
のＴＰＴを、リング状に接続した構成の素子を用いてい
る。かかる構成の素子は、正負の闇値電圧を越えると急
峻な立ち上がり特性を示し、しかも単純な波形で液晶セ
ルを駆動でき−るので、駆動回路が至って簡単化できる
。

次に第４図（ａ）〜（ｆ）に本実施例の製造方法として
、アモルファスシリコン（ａ−３ｉ）動作半導体層を用
いた例を、その製造工程の順に示す。なお（ｄ）〜（ｆ
ｌは、それぞれ（ａ）　〜（Ｃ）のＤ−Ｄ、Ｅ−Ｅ、Ｆ
−Ｆ矢視部断面を示す図である。

同図において、ｌはガラス基板のような透明絶縁性基板
、２，２゛　は約１１００ｎの厚さのＣｒ（クロム）膜
のような金属膜からなるゲート電極、３は厚さ約３ＱＱ
ｎｍのＳｉＮ膜のようなゲート絶縁膜、４は厚さ約１１
００ｎのａ−３ｉ層等からなる動作半導体層である。

〔同図（ａ）、　（ｄ）参照〕

ガラス基板ｌ上にゲート電極２を形成した後、ゲート絶
縁膜３としてＳｉＮ膜及び動作半導体層４としてａ−３
ｉ層を積層する。この２つの層は、ブラズヅ化学気相成
長（Ｐ−ＣＶＤ）法により、ガスを切り換えるのみで連
続的に成膜できる。

〔同図伽）、　ｔｅｌ参照〕

次いで背面露光法により上記ゲート電極２の上層に、こ
のゲート電極２に自己整合したレジスト膜（図示せず）
を形成した後、凡そ１１００ｎの厚さのＡ１膜５を形成
し、次いで、上記レジスト膜を除去してその上部に被着
した。ｌ膜５をリフトオフした後、所定のパターンに従
ってレジスト膜（図示せず）を形成し、これをマスクと
してＨｌＰＯ，を用いたウェットエツチング法によりＡ
ｌ膜５の不要部を除去した後、更に、ＣＦ４１０２を反
応ガスとして用いたプラズマエツチングにより、ゲート
絶縁膜３／動作半導体層４の不要部を除去する。

以上でスキャンバスライン９と２組の被制御電極１０．
１１および１０’　、　１１’が形成され、ゲート電極
２および２°の両端部表面が露出される。

〔同図（Ｃ）、　（ｒ）参照〕

次いでゲート電極２とスキャンバスライン９間を接続す
るＩＴＯからなる接続電極６と、上記被制御電極１１．
１１”に接続し且つゲート電極２゛に接続する画素電極
７を形成する。

以上により本実施例のアクティブマトリクスが完成する
。

このようにして得られた本実施例のアクティブマトリク
スにおいては、製造工程において必要とするフォトマス
ク数は３枚のみであり、従って製造工程のプロセスが簡
単化される。

また、本実施例では液晶セルの駆動素子を２端子素子と
したことにより、駆動素子を隣接バスやその他と接続す
る必要がなく、従って、たとえ駆動素子に短絡欠陥が発
生しても点欠陥で済み線欠陥を発生しないので、製造歩
留が向上する。

〔発明の効果〕

以上説明した如く本発明によれば、理想的な２端子素子
による液晶素子の駆動が実現するため、単純な駆動によ
って優れた表示を得ることができる。また、線状欠陥を
生じないので、高い製造歩留を得不ことができる。

【図面の簡単な説明】

第１図は本発明一実施例の等価回路図、第２図は上記一
実施例におけるＴＦＴの電圧−電流特性を示す図、 第３図は上記一実施例の駆動波形を示す図、第４図（ａ
）〜（ｆ）は上記一実施例の製造方法の説明図、 第５図は従来のＴＰＴを用いたアクティブマトリクスを
示す図、 第６図は従来の２端子素子を用いたアクティブマトリク
スを示す図である。 図において、１は透明絶縁性基板、２．２°はゲート電
極、３はゲート絶縁膜、４は動作半導体層、５はＡｊｌ
膜、７は画素電極、８は開口、９はスキャンバスライン
、１０．１０’、１１．１１’　は被制御電極、Ｇ、、
Ｇｚはゲート、Ｓ＋、Ｓｔはソース、ＤＩ＋Ｄｔはドレ
イン、Ｔ　＋　、　Ｔ　ｔはＴＦＴ、ＬＣは液晶セルを
示す。 スキで〉ハνスフイシ 不弘咽−欠お小勘吐坏図 第１図 第２図 第３図 硫哨め一麺絶例っ乞訪及説−図 第４図 広、、−ｒＦＴｒｅｌ￥ｌｌいちア２テｆフ・７Ｕソク
ズ第５図

Claims (1)

1. 【特許請求の範囲】 第１の透明絶縁性基板（１）上にスキャンバスライン（
   Ｘ＿１、Ｘ＿２、Ｘ＿３、・・・）、画素電極（７）お
   よびこれらの間に挿入されるスイッチング素子が配設さ
   れ、第２の透明絶縁性基板上にストライプ状の透明なデ
   ータバスライン（Ｙ＿１、Ｙ＿２、Ｙ＿３、・・・）が
   配設され、前記第１および第２の透明絶縁性基板を両バ
   スラインが直交するように対向配置するとともに、それ
   ら基板間に液晶が挟持されてなるアクティブマトリクス
   型液晶パネルにおいて、 前記スイッチング素子として２個の薄膜トランジスタ（
   Ｔ＿１、Ｔ＿２）を、それぞれ制御電極を一対の被制御
   電極の一方と接続してアノードとし、他方の被制御電極
   をカソードとして２個の２端子素子を構成し、該２個の
   ２端子素子それぞれのアノードを他方のカソードと接続
   したリング状接続として用い、その接続端の一方を前記
   スキャンバスラインに導出し、他方を対応する液晶セル
   の画素電極に導出したことを特徴とするアクティブマト
   リクス型液晶表示装置。