JPH01134791A - 光レジスタメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は光入力信号を一時的に記憶して光信号の形で読
み出す光レジスタメモリに関するものである。

（従来技術及び発明が解決しようとする問題点）光レジ
スタメモリの機能は第５図０）、＠に示すように光入力
パルスを一定時間だけ記憶し、光パルスとして読み出す
ものである。従来の一時的な□　光記憶素子としては例
えば一定長さのファイバ線を用い、そのファイバを光が
伝搬する時間だけ信号の遅延をさせることにより情報を
記憶させ光出力させる例が知られている。しかしながら
、この方法では遅延時間を変えるためには、長さの異な
るファイバを複数本用意する必要があり、記憶時間を任
意にかつ容易に変えることは困難である。

また、記憶時間を長くするためには、ファイバ長を極め
て長くする必要があり（τ＝　１　ｍ５ｅｃ　　のとき
２００　ｋｍ）　、信号の歪が生じるとともに、寸法も
極めて大きくなる。

さらにまた、他の例として半導体レーザーの電極を共振
器方向に２分割することにより、光出力に双安定性を持
たせることが提案されている。このような双安定半導体
レーザーでは人力信号光に対して出力状態を保持記憶す
る機能をもつが、任意の時間に読み出すレジスタメモリ
機能は無い。

（発明の目的） 本発明は、このような背景の下に提案されたもので、記
憶、書き込み時間、読み出し時間を任意に制御できると
ともに記憶時間の大小に関わらず波形歪の少ない出力光
かえられ、かつ小型な光レジスタメモリを提供すること
を目的とする。

（問題点を解決するための手段） 上記の目的を解決するために、本発明は複数の双安定半
導体レーザーが光学的に縦続接続され、かつ各レーザー
の電極に独立な電流が印加される構成からなる光レジス
タメモリを提供するにある。

（実施例） 次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行いうろことは言うまでも
ない。

第１図は本発明の第１の実施例の構成図を示すものであ
って、（イ）図中１０および２０は双安定半導体レーザ
ー、１１．１２．２１．２２はそれぞれ双安定半導体レ
ーザーに設けられた電極、３０は光アイソレータ−，３
１は光学レンズである。（ロ）は光パルス波形を示す。

第２図に双安定半導体レーザーＩＯ及び２０の光入出力
特性を示す、第２図に）は双安定半導体レーザー（以下
ＢＬＤと略す）１０の光入出力特性、（ロ）はＢＬＤ２
０の光入出力特性を示す、ＢＬＤＩＯの２つの電極１１
．１２に流す電流１１１＋　　ＩＩｇとし、ＩＩｇを適
当な値に設定して■、の電流を大きな値に設定す−ると
（１＋＋−１＋＋の場合）、図に示すように光の入力に
対して光出力に双安定性を持たせることができる。即ち
、あるしきい値以上の光を入力するとその光入力を切っ
てもＢＬＤＩＯは光を出力し続ける。また、１．　ｌ　
＋の電流を小さくした場合には（Ｉ＋＋””Ｉｔの場合
）光入力があっても全く光を」力しない。また、ＢＬＤ
２０の光入出力特性は（ロ）図に示すように、■！１が
大のとき（Ｉｚ＋＝１や）しきい値特性を持ち、ＩＩ＋
が小のとき（Ｌ＋＝ＩＬ）発振しないように１．を設定
する。

ＢＬＤＩＯおよび２０の特性を上記のように設定して、
第１図（ロ）に示すようなタイミングで２つのＢＬＤに
電流を流す。＋　＋　１＝　Ｉ　Ｈのときに入力光Ｐ。

がパルスとして入力されるとＢＬＤＩＯは発振状態とな
りＰ、がオフとなっても、Ｉ＋＋−１ｔとなるまで光Ｐ
、を出力し続ける。ＢＬＤからの出射光ＰＩＩはレンズ
３１により平行光となり光アイソレータ３０を透過した
のち、レンズ３１によってＢＬＤ２０に入射される。Ｂ
ＬＤＩＯがリセットされるまでの時間内（即ちＰ、が出
力されている間）に、ＢＬＤ２０の電流＋ｘ＋をハイに
するとその間ＢＬＤ２０は発振状態となり、光Ｐ、を出
力する。即ち上記過程において、■、の電流により記憶
状態をリセットし、光入力パルスＰ！によって信号が書
き込まれ、■□の電流を読み出しパルスとして光Ｐ、の
形で記憶状態が読み出されるレジスタ動作がなされる。

なお、光アイソレータ３０はＢＬＤ２０の端面からの反
射光および発振光がＢＬＤＩＯに入射してＢＬＤＩＯの
動作が乱れることを防ぐためのものである。

以上のようにして、■、のオフ時間間隔を任意に設定す
ることにより、レジスタの記憶保持時間を制御すること
ができる。またＢＬＤ２０に■□を印加することにより
、任意の時間に記憶状態を光の形で読み出すことができ
る。

第３図は本発明の他の実施例を示すものであって、複数
ビットの光レジスタメモリを示す、ここでは４ビツトの
例である０図中１０°、２０°は双安定半導体レーザー
アレイ、ｌｌａ　〜１１ｄ　、　１２ａ　−１２ｄ。

２１ａ　〜２１ｄ　、　２２ａ　〜２２ｄはレーザの電
極、１３．１４゜２３、２４は各電極のリード線である
。第２図と同様にリード線１３に流す電流の大小により
記憶状態をリセットし、リード線２３に流す電流により
記憶状態を読み出す、このとき各ビットを並列に動作さ
せることができる。

第４図は第１図における構成の前段にＢＬＤと光アイソ
レータをもう１つ追加した構成の実施例であって、書き
込みのタイミングも制御する構成としたものである。追
加されたＢＬＤ４０の動作特性は第２図（ロ）のように
設定する。このとき、印加電流のタイミングを第４図（
Ｑのように設定すると光入力に対する書き込み時間を制
御することができる。即ちこの構成では、ｒ４ｔが書き
込み制御パルス、■、かりセットパルス、ｉ！Ｉが読み
出し制御パルスとして動作する。この場合には１４．が
印加されている時間のみ光入力を受は付けるので、書き
込まれた後に再度入力があっても記憶の状態は変化しな
い。なお、この構成においても第３図のごとく双安定半
導体レーザーアレイを用いることにより、複数ビット並
列の構造とすることが可能である。

（発明の効果） 以上説明したように本発明によれば、光学的に縦続接続
された双安定半導体レーザーの電極に注入する各電流の
タイミングパルスの設定により、書き込み時間、記憶時
間、読み出し時間を任意にか容易に制御できるとともに
、歪の少ない増幅された出力光パルスを得ることができ
る。また、小型にモジュール化できるため、取扱も容易
となるとともに、他の装置への組み込みも可能となるな
どの利点があり、高速の光信号処理装置等に使用するこ
とができる等の効果を有するものである。

【図面の簡単な説明】

第１図は本発明の光レジスタメモリの実施例、第２図は
本発明の構成要素となる双安定半導体レーザーの設定動
作を示す図、第３図は本発明の他の実施例を示す図、第
４図は本発明におけるさらに他の実施例を示す図、第５
図は光レジスタメモリの基本動作を示す図である。 １０、２０．４０・・・・双安定半導体レーザー１１、
１２．２１．２２・・電極 ３０・・・　・・・・・光アイソレータ３１・・・・・
・・・レンズ １０°、　２０”・・・・・双安定半導体レーザーアレ
イ１１ａ　−１ｉｄ　、　１２ａ　〜１２ｄ　、　２１
ａ　〜２１ｄ　、　２２ａ　〜２２ｄ・・・・・・・　
・電極 １３、１４．２３．２４・　・リード線特許出願人　　
日本電信電話株式会社 ｐｌ。 代理人　弁理士　　高　山　敏″木ヒ外１名）−荊ｐ　
　　　　　　　　　　　　０ 第　５　図

Claims (4)

【特許請求の範囲】
1. （１）複数の双安定半導体レーザが光学的に縦続接続さ
   れ、かつ入力側の双安定半導体レーザーの電極には書き
   込み用の電流が印加され、出力側の双安定半導体レーザ
   ーの電極には読み出し用の電流が印加されることを特徴
   とする光レジスタメモリ。
2. （２）各双安定半導体レーザーの間に光アイソレータお
   よびレンズが配置される構成からなることを特徴とする
   特許請求の範囲第１項記載の光レジスタメモリ。
3. （３）２つの双安定半導体レーザーからなり、第１の双
   安定半導体レーザーは双安定性をもち、第２の双安定半
   導体レーザーはしきい値特性をもつ構成からなることを
   特徴とする特許請求の範囲第１項記載の光レジスタメモ
   リ。
4. （４）第１の双安定半導体レーザーはしきい値特性をも
   ち、第２の双安定半導体レーザーは双安定特性性をもち
   、第３の双安定半導体レーザーはしきい値特性をもつ構
   成からなることを特徴とする特許請求の範囲第１項記載
   の光レジスタメモリ。