JPH01134658A - マイクロコンピュータ拡張方式 - Google Patents
マイクロコンピュータ拡張方式Info
- Publication number
- JPH01134658A JPH01134658A JP62293485A JP29348587A JPH01134658A JP H01134658 A JPH01134658 A JP H01134658A JP 62293485 A JP62293485 A JP 62293485A JP 29348587 A JP29348587 A JP 29348587A JP H01134658 A JPH01134658 A JP H01134658A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- memory
- terminal
- microcomputers
- common memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000010365 information processing Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ拡張方式に関し、特に複
数のマイクロコンピュータにより情報を並列に処理する
とともに、共通の記す、α装置を設け、これを前記各マ
イクロコンピュータでアクセス可能にすることにより、
処理時間の短縮化を図ってなるマイクロコンピュータ拡
張方式に関する。
数のマイクロコンピュータにより情報を並列に処理する
とともに、共通の記す、α装置を設け、これを前記各マ
イクロコンピュータでアクセス可能にすることにより、
処理時間の短縮化を図ってなるマイクロコンピュータ拡
張方式に関する。
〔従来の技術］
この種のマイクロコンピュータ２は、第２図に示すよう
に、１チツプに、中央処理装置（ＣＰＵ）４、リードオ
ンリメモリ（ＲＯＭ）６、ランダムアクセスメモリ（Ｒ
ＡＭ）８、入出力装置（Ｉｌｏ）１０、これらを結ぶ内
部バス１２を内蔵して構成したものとして知られている
。ところで、かかるマイクロコンピュータ２は、内部メ
モリであるＲＯＭ６．ＲＡＭ８の容量が不足する場合に
、第３図に示すように、外部に外部ＲＡＭｌ６、外部Ｒ
ＯＭ１Ｂを増設し、これら外部ＲＡＭ１６、外部ＲＯＭ
１Ｂをデータバス２０を介してマイクロコンピュータ２
に接続することにより、メモリ容量を増大させていた。
に、１チツプに、中央処理装置（ＣＰＵ）４、リードオ
ンリメモリ（ＲＯＭ）６、ランダムアクセスメモリ（Ｒ
ＡＭ）８、入出力装置（Ｉｌｏ）１０、これらを結ぶ内
部バス１２を内蔵して構成したものとして知られている
。ところで、かかるマイクロコンピュータ２は、内部メ
モリであるＲＯＭ６．ＲＡＭ８の容量が不足する場合に
、第３図に示すように、外部に外部ＲＡＭｌ６、外部Ｒ
ＯＭ１Ｂを増設し、これら外部ＲＡＭ１６、外部ＲＯＭ
１Ｂをデータバス２０を介してマイクロコンピュータ２
に接続することにより、メモリ容量を増大させていた。
しかしながら、上述の第３図の如き構成にした場合、確
かにメモリ容量は増大し、かつ情報処理できる内容も増
加するものの、そのメモリ容量に応じて処理時間が増加
してしまっていた。特に、最近では、情ｔｉｌ処理内容
の増大はもとより、その処理時間の短縮化が望まれてい
るので、このように単に情報処理できる内容の増加だけ
では、これらの要望に答えられないという不都合があっ
た。
かにメモリ容量は増大し、かつ情報処理できる内容も増
加するものの、そのメモリ容量に応じて処理時間が増加
してしまっていた。特に、最近では、情ｔｉｌ処理内容
の増大はもとより、その処理時間の短縮化が望まれてい
るので、このように単に情報処理できる内容の増加だけ
では、これらの要望に答えられないという不都合があっ
た。
［発明が解決しようとする問題点］
そこで、マイクロコンピュータ２を複数設けることによ
り、これに対処してゆくことが考えられるが、単にこれ
らマイクロコンピュータ２を増設しただけでは、互いに
その内部ＲＡＭ８をアクセスできないことから、並列処
理して処理時間を短縮してもデータが交換できず、シス
テムとして構築できないという問題点があった。
り、これに対処してゆくことが考えられるが、単にこれ
らマイクロコンピュータ２を増設しただけでは、互いに
その内部ＲＡＭ８をアクセスできないことから、並列処
理して処理時間を短縮してもデータが交換できず、シス
テムとして構築できないという問題点があった。
本発明は、上記従来技術の問題点を解決するためになさ
れたもので、複数のマイクロコンピュータを用いて情報
処理内容の増加を図るとともに、処理時間の短縮化を図
ってなるマイクロコンピュータ拡張方式を提供すること
を目的とする。
れたもので、複数のマイクロコンピュータを用いて情報
処理内容の増加を図るとともに、処理時間の短縮化を図
ってなるマイクロコンピュータ拡張方式を提供すること
を目的とする。
〔問題点を解決するための手段］
上記目的を達成する本発明に係るマイクロコンピュータ
拡張方式は、複数のマイクロコンピュータと、外部に設
けた共通メモリとを備え、かつ前記各マイクロコンピュ
ータは、前記共通メモリに接続されるとともに、その共
通メモリをアクセス中であることを通知する第一端子と
、他のマイクロコンピュータがその共通メモリをアクセ
ス中であることを検知する第二端子とを設けてなり、か
つ前記各マイクロコンピュータは、当該第二端子に自己
以外の第一端子を接続してなることを特徴とするもので
ある。
拡張方式は、複数のマイクロコンピュータと、外部に設
けた共通メモリとを備え、かつ前記各マイクロコンピュ
ータは、前記共通メモリに接続されるとともに、その共
通メモリをアクセス中であることを通知する第一端子と
、他のマイクロコンピュータがその共通メモリをアクセ
ス中であることを検知する第二端子とを設けてなり、か
つ前記各マイクロコンピュータは、当該第二端子に自己
以外の第一端子を接続してなることを特徴とするもので
ある。
このように構成された本発明にあっては、各マイクロコ
ンピュータは、共通メモリをアクセスするときに第二端
子を検知するだけで、他のマイクロコンピュータが共通
メモリをアクセス中であるか否かを検出でき、また各マ
イクロコンピュータは、自己が共通メモリをアクセスす
るときに他のマイクロコンピュータにそれを通知できる
ので、共通メモリを同時にアクセスすることがなくなり
、情報処理の信顧性が向上することになる。
ンピュータは、共通メモリをアクセスするときに第二端
子を検知するだけで、他のマイクロコンピュータが共通
メモリをアクセス中であるか否かを検出でき、また各マ
イクロコンピュータは、自己が共通メモリをアクセスす
るときに他のマイクロコンピュータにそれを通知できる
ので、共通メモリを同時にアクセスすることがなくなり
、情報処理の信顧性が向上することになる。
したがって、本発明によると、複数のマイクロコンピュ
ータを用いて情報処理内容の増加が図れるとともに、処
理時間の短縮化が図れることとなる。
ータを用いて情報処理内容の増加が図れるとともに、処
理時間の短縮化が図れることとなる。
〔実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１１ｆｆｌは本発明に係るマイクロコンピュータ拡張
方式の実施例を示すブロック図である。この実施例にお
いて、第２図及び第３図の構成と同一の構成要素には同
一の符号を付して説明をする。
方式の実施例を示すブロック図である。この実施例にお
いて、第２図及び第３図の構成と同一の構成要素には同
一の符号を付して説明をする。
第１図に示す実施例は次のように構成されている。すな
わち、複数のマイクロコンピュータ２−１゜２−２＋２
４と、外部に設けた共通メモリ３０とを設け、かつ前記
各マイクロコンピュータ２．．２−２＋２−ｆｆは、前
記共通メモリ３０にバス３２を介して接続されている。
わち、複数のマイクロコンピュータ２−１゜２−２＋２
４と、外部に設けた共通メモリ３０とを設け、かつ前記
各マイクロコンピュータ２．．２−２＋２−ｆｆは、前
記共通メモリ３０にバス３２を介して接続されている。
各マイクロコンピュータ２−＋、２−２．２−３は、そ
の共通メモリ３０をバス３２を介してアクセス中である
ことを通知する第一端子２ｍ、、２１−ｚ、２１３と、
他のマイクロコンピュータ２−Ｉ、２．．２４がその共
通メモリ３０をバス３２を介してアクセス中であること
を検知する第二端子２３−＋、 ２３−ｚ、 ２３
−ｓとをそれぞれ設けて構成されている。かつ前記マイ
クロコンピュータ２−１は、当該第二端子２３−５に自
己以外の第一端子２１−１，２１．□３をオア回路３４
−１を介して接続している。前記マイクロコンピュータ
２−２は、当該第二端子２３−２に自己以外の第一端子
２１−、．２１３をオア回路３４−１を介して接続して
いる。前記各マイクロコンピュータ２−３は、当該第二
端子２３−３に自己以外の第一端子２ｍ、。
の共通メモリ３０をバス３２を介してアクセス中である
ことを通知する第一端子２ｍ、、２１−ｚ、２１３と、
他のマイクロコンピュータ２−Ｉ、２．．２４がその共
通メモリ３０をバス３２を介してアクセス中であること
を検知する第二端子２３−＋、 ２３−ｚ、 ２３
−ｓとをそれぞれ設けて構成されている。かつ前記マイ
クロコンピュータ２−１は、当該第二端子２３−５に自
己以外の第一端子２１−１，２１．□３をオア回路３４
−１を介して接続している。前記マイクロコンピュータ
２−２は、当該第二端子２３−２に自己以外の第一端子
２１−、．２１３をオア回路３４−１を介して接続して
いる。前記各マイクロコンピュータ２−３は、当該第二
端子２３−３に自己以外の第一端子２ｍ、。
２１−２をオア回路３４−１を介して接続している。
このように構成された実施例の作用を説明する。
例えば、前記マイクロコンピュータ２−１が共通メモリ
３０をアクセスする場合、マイクロコンピュータ２−＋
は、まず第二端子２３−Ｉを検索して他のマイクロコン
ピュータ２−ｔ、２−ｓが共通メモリ３０をアクセス中
であるかを確認する。ここで、マイクロコンピュータ２
−１は、他のマイクロコンピュータ２−２．２−＊がア
クセスしてないことを確認すると、前記第一端子２１−
５からアクセスすることを宣言し、その信号を出力しつ
つ、外部の共通メモリ３０をアクセスし、共通メモリ３
０にデータを書き込み、或いは共通メモリ３ｏからデー
タを読み出す。しかる後に、マイクロコンピュータ２−
旨よ、第一端子２１−１からアクセスしない宣言を出し
、処理を終了する。
３０をアクセスする場合、マイクロコンピュータ２−＋
は、まず第二端子２３−Ｉを検索して他のマイクロコン
ピュータ２−ｔ、２−ｓが共通メモリ３０をアクセス中
であるかを確認する。ここで、マイクロコンピュータ２
−１は、他のマイクロコンピュータ２−２．２−＊がア
クセスしてないことを確認すると、前記第一端子２１−
５からアクセスすることを宣言し、その信号を出力しつ
つ、外部の共通メモリ３０をアクセスし、共通メモリ３
０にデータを書き込み、或いは共通メモリ３ｏからデー
タを読み出す。しかる後に、マイクロコンピュータ２−
旨よ、第一端子２１−１からアクセスしない宣言を出し
、処理を終了する。
以上の動作を各マイクロコンピュータ２−２．２−３も
共通メモリ３０をアクセスする都度実行する。
共通メモリ３０をアクセスする都度実行する。
これにより、各マイクロコンピュータ２．，２−ｚ、２
４が共通メモリ３０を同時にアクセスすることがなくな
り、情報処理の信顧性が向上し、かつ？３ｉ数のマイク
ロコンピュータ２で情報処理を行うことから、処理時間
が短縮され、かつ処理内容も増大する。
４が共通メモリ３０を同時にアクセスすることがなくな
り、情報処理の信顧性が向上し、かつ？３ｉ数のマイク
ロコンピュータ２で情報処理を行うことから、処理時間
が短縮され、かつ処理内容も増大する。
尚、上記実施例では、マイクロコンピュータ２を王台で
説明したが、もちろんこれに限定されることなく、マイ
クロコンピュータ２が三台以上なら何台であってもよい
。
説明したが、もちろんこれに限定されることなく、マイ
クロコンピュータ２が三台以上なら何台であってもよい
。
〔発明の効果）
以上述べたように本発明によれば、複数のマイクロコン
ピュータにより、共通メモリをかちあうことなくアクセ
スできるので、処理時間が短縮され、かつ処理内容も増
大する効果がある。
ピュータにより、共通メモリをかちあうことなくアクセ
スできるので、処理時間が短縮され、かつ処理内容も増
大する効果がある。
第１図は本発明の実施例を示すブロック図、第２図及び
第３図は従来技術を説明するために示すブロック図であ
る。 ２−＋、２４．２−３・・・マイクロコンピュータ、２
１−６２１−ｔ、 ２１−３・・・第一端子、２３−
、．２３−２．２３−ｓ・・・第二端子、３０・・・共
通メモリ、３２・・・ハス、３４−１．３４４．３４−
３・・・オア回路。 代理人 弁理士 村 上 友 − ２＋−１，２１−２，２１−３第−ａ＋千２３−１．２
３−２．２３−３ 属二二品子３０ 符通メモリ ３２ バス ３４−１．３４−２．３４−３ 才？ ＯＪ’。 第２図 旦
第３図は従来技術を説明するために示すブロック図であ
る。 ２−＋、２４．２−３・・・マイクロコンピュータ、２
１−６２１−ｔ、 ２１−３・・・第一端子、２３−
、．２３−２．２３−ｓ・・・第二端子、３０・・・共
通メモリ、３２・・・ハス、３４−１．３４４．３４−
３・・・オア回路。 代理人 弁理士 村 上 友 − ２＋−１，２１−２，２１−３第−ａ＋千２３−１．２
３−２．２３−３ 属二二品子３０ 符通メモリ ３２ バス ３４−１．３４−２．３４−３ 才？ ＯＪ’。 第２図 旦
Claims (1)
- （１）複数のマイクロコンピュータと、外部に設けた共
通メモリとを備え、かつ前記各マイクロコンピュータは
、前記共通メモリに接続されるとともに、その共通メモ
リをアクセス中であることを通知する第一端子と、他の
マイクロコンピュータがその共通メモリをアクセス中で
あることを検知する第二端子とを設けてなり、かつ前記
各マイクロコンピュータは、当該第二端子に自己以外の
第一端子を接続してなることを特徴とするマイクロコン
ピュータ拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293485A JPH01134658A (ja) | 1987-11-20 | 1987-11-20 | マイクロコンピュータ拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293485A JPH01134658A (ja) | 1987-11-20 | 1987-11-20 | マイクロコンピュータ拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01134658A true JPH01134658A (ja) | 1989-05-26 |
Family
ID=17795349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293485A Pending JPH01134658A (ja) | 1987-11-20 | 1987-11-20 | マイクロコンピュータ拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01134658A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140862A (ja) * | 1982-02-16 | 1983-08-20 | Toshiba Corp | 相互排他方式 |
| JPS61177565A (ja) * | 1985-02-04 | 1986-08-09 | Nec Corp | マルチプロセツサシステム |
-
1987
- 1987-11-20 JP JP62293485A patent/JPH01134658A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140862A (ja) * | 1982-02-16 | 1983-08-20 | Toshiba Corp | 相互排他方式 |
| JPS61177565A (ja) * | 1985-02-04 | 1986-08-09 | Nec Corp | マルチプロセツサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6782468B1 (en) | Shared memory type vector processing system, including a bus for transferring a vector processing instruction, and control method thereof | |
| US4965718A (en) | Data processing system incorporating a memory resident directive for synchronizing multiple tasks among plurality of processing elements by monitoring alternation of semaphore data | |
| Suzuki et al. | A distributed mutual exclusion algorithm | |
| US3800287A (en) | Data processing system having automatic interrupt identification technique | |
| WO1984001043A1 (en) | Method and apparatus for handling interprocessor calls in a multiprocessor system | |
| CN113535425A (zh) | 一种数据发送方法、装置、电子设备及存储介质 | |
| GB2228600A (en) | Interrupt test circuit for microprocessor system | |
| US4864533A (en) | Data transfer control unit permitting data access to memory prior to completion of data transfer | |
| JPH01134658A (ja) | マイクロコンピュータ拡張方式 | |
| US5432915A (en) | Interprocessor communication system in an information processing system enabling communication between execution processor units during communication between other processor units | |
| CN114356446B (zh) | 一种进程间事件的处理方法、装置、设备以及存储介质 | |
| CN113986525B (zh) | 一种ZYNQ中多cpu之间的安全通信方法及系统 | |
| JPS61211759A (ja) | マルチｃｐｕシステムにおける２ポ−トメモリ制御回路 | |
| JPS60169966A (ja) | デ−タ処理装置 | |
| JPS5846724B2 (ja) | プロセツサ停止制御方式 | |
| KR20000044314A (ko) | 동일 프로세서간의 아피씨 신호 사용방법 | |
| CN114936231A (zh) | 基于J2Cache的数据读取方法、装置、计算机设备及存储介质 | |
| JPH0572619B2 (ja) | ||
| JPS61269545A (ja) | 計算機システム | |
| JPS6048566A (ja) | メモリバスアクセス方式 | |
| JPS63120303A (ja) | 汎用コントロ−ラ | |
| JPH03210851A (ja) | プロセッサ間通信装置 | |
| JPS605368A (ja) | 通信制御処理装置 | |
| JPS6243789A (ja) | Ｉｃカ−ドの試験方法 | |
| JPS6115241A (ja) | 電子計算機システム |