JPH011321A - pulse generator - Google Patents

pulse generator

Info

Publication number
JPH011321A
JPH011321A JP62-157258A JP15725887A JPH011321A JP H011321 A JPH011321 A JP H011321A JP 15725887 A JP15725887 A JP 15725887A JP H011321 A JPH011321 A JP H011321A
Authority
JP
Japan
Prior art keywords
timer
signal
pulse
period
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-157258A
Other languages
Japanese (ja)
Other versions
JPS641321A (en
Inventor
俊彰 馬場
Original Assignee
株式会社島津製作所
Filing date
Publication date
Application filed by 株式会社島津製作所 filed Critical 株式会社島津製作所
Priority to JP62157258A priority Critical patent/JPS641321A/en
Priority claimed from JP62157258A external-priority patent/JPS641321A/en
Publication of JPH011321A publication Critical patent/JPH011321A/en
Publication of JPS641321A publication Critical patent/JPS641321A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、アナログ信号を入力として取込み、アナロ
グ信号値に比例した周波数のパルスを発生するパルス発
生器に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a pulse generator that receives an analog signal as input and generates a pulse with a frequency proportional to the analog signal value.

(ロ)従来の技術 一般に、従来使用されているアナログ信号を入力として
取込み、そのアナログ信号に応じたパルス信号を出力す
るパルス発生器は、一定周期毎にアナログ入力信号を取
込み、その周期毎に、その入力値に応じ、デジタル出力
をONあるいはOFFの論理状態で出力するものであっ
た。
(b) Conventional technology In general, conventionally used pulse generators that take in an analog signal as input and output a pulse signal according to the analog signal take in an analog input signal at regular intervals, and , a digital output is output in a logical state of ON or OFF depending on the input value.

(ハ)発明が解決しようとする問題点 上記従来のパルス発生器は、デジタル出力と、アナログ
入力信号の取込みが同じサンプリング周期で行われるも
のであるため、アナログ信号の取込み周期以上の高い周
波数のパルスを発生する°ことができなかった。例えば
、サンプリング周期が100 mm5ec間隔のもので
あると、101rz以下のパルスしか発生させることが
できなかった。
(C) Problems to be Solved by the Invention In the conventional pulse generator described above, the digital output and analog input signal acquisition are performed at the same sampling period. It was not possible to generate a pulse. For example, if the sampling period was 100 mm and 5 ec intervals, only pulses of 101 rz or less could be generated.

この発明は、上記に鑑み、アナログ信号の取込み周期と
は無関係にそれ以上の周波数、つまり高速パルスの出力
が可能なパルス発生器を提供することを目的としている
In view of the above, an object of the present invention is to provide a pulse generator that is capable of outputting a higher frequency, that is, a high-speed pulse, regardless of the analog signal acquisition period.

(ニ)問題点を解決するための手段及び作用この発明の
パルス発生器は、アナログ信号を第1の周期で取込み、
取込まれたアナログ信号値に応じた周波数のパルス信号
を出力するものであって、前記第1の周期を固定的に規
定する第1のタイマと前記取込まれたアナログ信号値に
応じた周期を規定する第2のタイマと、この第2のタイ
マで規定される周期のパルス信号を出力するパルス出力
回路とを特徴的に備えて構成されている。このパルス発
生器では、第1のタイマで規定される周期でアナログ信
号の取込みが行われる。そして、このアナログ信号が取
込まれる毎に、そのアナログ信号値に応じて第2のタイ
マで第2の周期が規定される。この周期に応じて、さら
に出力回路よりパルス信号が出力される。そのため、第
1の周期の間に第2のタイマの出力を何回もタイムアツ
プさせることができ、従って、第1の周期つまりアナロ
グ信号のサンプリング周期の間にパルスが多数個出力さ
れる高速のパルス信号を出力することができる。
(d) Means and operation for solving the problem The pulse generator of the present invention captures an analog signal in a first period,
A first timer that outputs a pulse signal with a frequency corresponding to the captured analog signal value, the first timer fixedly defining the first cycle, and a cycle corresponding to the captured analog signal value. The device is characterized in that it includes a second timer that defines , and a pulse output circuit that outputs a pulse signal with a period determined by the second timer. This pulse generator captures an analog signal at a period defined by the first timer. Then, each time this analog signal is taken in, a second period is defined by a second timer according to the analog signal value. In accordance with this cycle, a pulse signal is further output from the output circuit. Therefore, the output of the second timer can be timed up many times during the first period, and therefore a high-speed pulse in which many pulses are output during the first period, that is, the sampling period of the analog signal. A signal can be output.

(ホ)実施例 以下実施例により、この発明をさらに詳細に説明する。(e) Examples The present invention will be explained in more detail with reference to Examples below.

〈実施例1〉 第1図は、この発明の一実施例を示すパルス発生器の回
路ブロンク図である。同図において、パルス発生器は、
アナログ入力信号を受ける入力ボート1、CPU3、プ
ログラマブルタイマ4、割込みコントローラ5、さらに
出力ポートロ及び出力スイッチング素子7から構成され
ており、入力ボート1、CPU3、プログラマブルタイ
マ4、割込みコントローラ5及び出力ポートロは、パス
ライン2によって結合されている。また、プログラマブ
ルタイマ4は、アナログ入力信号の周期を規定する固定
タイマI4aと入力されたアナログ信号によって、その
周期が可変的に決定されるタイマll4bを備えている
。割込みコントローラ5は、プログラマブルタイマ4の
タイマI4a、タイマll4bがタイムアツプする毎に
信号pr、p。をそれぞれ受け、タイマI4aの出力ρ
iを受けると、CPU3に7471割込み信号を入力し
、その時点に於けるアナログ入力信号を取込む。また、
タイマll4bから出力信号p0を受けると、タイマ■
割込み信号をCPU3に送る。CPU3は対応する周期
のパルス信号を出力ポートロより出力する。
<Embodiment 1> FIG. 1 is a circuit block diagram of a pulse generator showing an embodiment of the present invention. In the same figure, the pulse generator is
It consists of an input port 1 that receives analog input signals, a CPU 3, a programmable timer 4, an interrupt controller 5, an output port and an output switching element 7. , are connected by path line 2. The programmable timer 4 also includes a fixed timer I4a that defines the period of the analog input signal, and a timer 114b whose period is variably determined by the input analog signal. The interrupt controller 5 outputs signals pr and p every time the timer I4a and timer ll4b of the programmable timer 4 time up. are received, and the output ρ of timer I4a is
When it receives i, it inputs a 7471 interrupt signal to the CPU 3 and takes in the analog input signal at that point. Also,
Upon receiving the output signal p0 from timer ll4b, timer ■
Send an interrupt signal to CPU3. The CPU 3 outputs a pulse signal of the corresponding period from the output port.

以上のように構成されるパルス発生器において、プログ
ラマブルタイマ4のタイマI4aがタイムアツプすると
〔第4図(a)の時点tl参照〕、タイマ■の割込みが
起動され、第2図に示すように、先ずアナログ信号を取
込む(ステップ5TI)。
In the pulse generator configured as described above, when the timer I4a of the programmable timer 4 times up [see time tl in FIG. 4(a)], the interrupt of the timer 2 is activated, and as shown in FIG. First, an analog signal is taken in (step 5TI).

つまり、このタイマIの割込みを受け、CPU3は、入
力ボート1、パスライン2を通して、その時点で入力さ
れるアナログ入力信号を受ける。次に、このアナログ入
力信号がどの程度の値にあるかに応じてパルス周波数を
決定する(ステップ5T2)。そのパルス周波数が決定
されると、その倍の周波数に相当する周期Ttaのタイ
マ値をタイマ]I4bに設定する(ステップ5T3)。
That is, in response to the interrupt from the timer I, the CPU 3 receives the analog input signal input at that time through the input port 1 and the pass line 2. Next, the pulse frequency is determined depending on the value of this analog input signal (step 5T2). When the pulse frequency is determined, a timer value of period Tta corresponding to twice the frequency is set in timer ] I4b (step 5T3).

これにより、タイマ[r4bは、以後衣のタイマ14a
の起動、つまり割込みがかかるまで、その周期romで
カウントされ、タイマ■の割込みが、割込みコントロー
ラ5に入力される〔第4図(b)のt、I  ・・・L
t参照〕。割込みコントローラ5は、この割込み信号を
CPU3に入力し、CPU3は、第3図に示すようにタ
イマ■の割込みがある毎に前の論理出力を反転して出力
する(ステップ5TII)。
As a result, timer [r4b will be used as timer 14a from now on.
Until the start of the timer, that is, an interrupt occurs, the period ROM is counted, and the interrupt of the timer ■ is input to the interrupt controller 5 [t, I...L in FIG. 4(b)
See t). The interrupt controller 5 inputs this interrupt signal to the CPU 3, and the CPU 3 inverts the previous logic output and outputs it every time there is an interrupt from the timer (2) as shown in FIG. 3 (step 5TII).

従って、この信号は出力パルス信号として、出力ポート
ロ、スイッチング素子7を介して導出され、その波形は
第4図(c)に示すようにtlからt2までの、つまり
アナログサンプリング周期T1の間で入力されるアナロ
グ信号値に応じた周波数のパルス信号が出力されること
になる。次に時刻がLlからL2に達すると、タイマI
4aが再びタイムアツプし、これによりタイマ■の割込
みがかかるので、前記と同様にその時点に於けるアナロ
グ入力信号が入力ボート1からCPU3に取込まれ、そ
の入力データ値に応じたパルス周波数が決定され、例え
ば今回のアナログ入力信号の方が前回より、小さな値で
ある場合には、その分、周波数が小さ(なり周期も大と
なり、例えば第4図のL2以降のようにその出力信号波
形も周期T z bが大な、つまり周波数の低いパルス
信号が出力されることになる。
Therefore, this signal is derived as an output pulse signal via the output port and switching element 7, and its waveform is input from tl to t2, that is, during the analog sampling period T1, as shown in FIG. 4(c). A pulse signal having a frequency corresponding to the analog signal value is output. Next, when the time reaches L2 from Ll, timer I
4a times up again, and this causes an interrupt from timer 2, so the analog input signal at that point is taken in from input port 1 to CPU 3 as before, and the pulse frequency is determined according to the input data value. For example, if the current analog input signal has a smaller value than the previous one, the frequency will be correspondingly smaller (and the period will also be larger, and the output signal waveform will also be smaller, for example, as shown after L2 in Figure 4). A pulse signal with a long period T z b, that is, a low frequency, is output.

〈実施例2〉 第5図は、他の実施例を示すパルス発生器のブロック図
である。この実施例パルス発生器では、アナログ入力信
号が入力ポート11を経てパスライン12よりCPUI
 3に取込まれ、CPUI 3は、プログラマブルタイ
マ14のタイマ114aより出力されるタイマ割込み信
号Piによって、固定周期T+で入力ポート11よりア
ナログ入力信号を取込み、さらにCPUI 3は、取込
んだアナログ入力信号に応じたパルス周波数を決定し、
そのパルス周波数に応じた時間をプログラマブルタイマ
14のタイマl114bに設定するようになっている。
<Embodiment 2> FIG. 5 is a block diagram of a pulse generator showing another embodiment. In this embodiment of the pulse generator, an analog input signal is input to the CPU via an input port 11 and then from a path line 12.
3, the CPU 3 receives an analog input signal from the input port 11 at a fixed period T+ according to the timer interrupt signal Pi output from the timer 114a of the programmable timer 14, and the CPU 3 receives the analog input signal from the input port 11 at a fixed period T+. Determine the pulse frequency according to the signal,
A time corresponding to the pulse frequency is set in the timer l114b of the programmable timer 14.

タイマn14bは、その設定された周期でON10 F
 Fの信号をスイッチング素子15よりデジタル出力す
るように構成されている。
Timer n14b turns ON10F at the set period.
The switching element 15 is configured to digitally output the F signal.

この実施例パルス発生器では、プログラマブルタイマ1
4のタイマ114aは、タイムアツプする毎にタイマ■
の割込みがCPU13に入力され、CPUI 3は、こ
のタイマ■の割込みがある毎に第6図に示すようにアナ
ログ入力信号を取込む(ステップ5T21)。そして、
そのアナログ入力信号データよりパルス周波数を決定す
る(ステップ5T22)。つまり、入力データが大なる
場合には、それに応じて大なる周波数を、また逆に入力
データ値が小さい場合には、それに応じて小なる周波数
を決定する。次にこのパルス周波数に相当するタイマ値
をタイマn14bに設定する。つまり大なる周波数の場
合には、それに応じた短い周期の期間をタイマl114
bに設定し、逆に周波数が小さい場合には、大なる期間
の周期をタイマl114bに設定する。従って、タイマ
]114bは、アナログ入力信号に対応した周期が設定
されることになる。そのため第7図(a)に示すように
、時刻L1でタイマl14aがタイマIの割込みをCP
U13にかけると、それに応じてパルス周波数が決定さ
れるため、第7図(ハ)に示すように入力された信号値
の値に応じた周期TeaでON10 F Fする信号を
スイッチング素子15を通してパルス出力することなる
In this embodiment pulse generator, programmable timer 1
The timer 114a of No. 4 starts the timer 114a every time the timer
This interrupt is input to the CPU 13, and the CPU 3 receives an analog input signal as shown in FIG. 6 every time there is an interrupt of the timer (2) (step 5T21). and,
The pulse frequency is determined from the analog input signal data (step 5T22). That is, when the input data is large, a large frequency is determined accordingly, and conversely, when the input data value is small, a small frequency is determined accordingly. Next, a timer value corresponding to this pulse frequency is set in timer n14b. In other words, in the case of a large frequency, the timer l114
b, and conversely, when the frequency is small, the period of the large period is set in the timer l114b. Therefore, the period corresponding to the analog input signal is set for the timer] 114b. Therefore, as shown in FIG. 7(a), at time L1, timer l14a receives the interrupt of timer I from CP.
When applied to U13, the pulse frequency is determined accordingly. Therefore, as shown in FIG. It will be output.

そして次にタイマ114aの割込み、つまりサンプリン
グ周期が到来すると、CPUI 3は、入力ポート11
、パスライン12を通して、やはりその時点のアナログ
入力信号を取込み、それに応じてその時点におけるアナ
ログ信号値に対応した周波数を決定するため、第7図(
b)に示すtz以降のように、その入力信号値に応じた
周期Tubの信号が出力される。つまり、この実施例パ
ルス発生器においても、タイマ■の割込みによるアナロ
グ信号のサンプリング入力時点毎に次のサンプリング時
刻まで、それぞれ取込まれたアナログ信号値に応じた周
波数のパルス信号が出力される。
Then, when the interrupt of the timer 114a, that is, the sampling period arrives, the CPU 3
, through the pass line 12, the analog input signal at that point in time is also taken in, and the frequency corresponding to the analog signal value at that point in time is determined accordingly.
As shown after tz shown in b), a signal with a period Tub corresponding to the input signal value is output. In other words, in the pulse generator of this embodiment as well, every time an analog signal is sampled at an input point due to an interruption of the timer (2), a pulse signal having a frequency corresponding to each input analog signal value is output until the next sampling time.

(へ)発明の効果 この発明によれば、アナログ入力信号の取込み周期を規
定するための第1のタイマと、さらに取込まれたアナロ
グ信号値に応じた周波数の周期に対応する時刻を規定す
る第2のタイマと、この第2のタイマによって規定され
る周期のパルス信号を出力する出力回路を備えるもので
あり、アナログ信号の取込み周期と、出力パルスの周期
が個別独立となるので、アナログ信号の取込み周期より
さらに周期の小さな、つまり高速のパルス信号を発生す
ることができ、アナログサンプリング周期よりも、遥か
に周波数の高い高速パルス信号を出力することができる
(f) Effects of the Invention According to this invention, a first timer is provided for defining the acquisition cycle of an analog input signal, and a time corresponding to a frequency cycle corresponding to the input analog signal value is further defined. It is equipped with a second timer and an output circuit that outputs a pulse signal with a period specified by the second timer, and since the analog signal acquisition period and the output pulse period are independent, the analog signal It is possible to generate a pulse signal with a period smaller than the acquisition period of , that is, at a high speed, and it is possible to output a high-speed pulse signal with a frequency much higher than the analog sampling period.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の実施例1を示す回路ブロック図、
第2図は、同パルス発生器の動作を説明するためのタイ
マIの割込みを示すフロー図、第3図は、同タイマ■の
割込みの動作を説明するためのフロー図、第4図は、同
実施例パルス発生器の動作を説明するための波形図、第
5図は、この発明の実施例2の構成を示すブロック図、
第6図は、同パルス発生器の動作を説明するためのタイ
マ1の割込みを示すフロー図、第7図は、同パルス発生
器の動作を説明するための波形図である。 1・ll:入力ポート、2・12:パスライン。 3・13:Cr’U。 4・14:プログラマブルタイマ。 4a・14a:タイマI、  4b−14b:タイ?I
I。 6:出力ポート。 7・15:出力スイッチング素子。 特許出願人     株式会社島津製作所代理人  弁
理士  中 村 茂 信 第2図     第3図 第4図 第6図 第7図 t、       r2
FIG. 1 is a circuit block diagram showing Embodiment 1 of the present invention;
FIG. 2 is a flowchart showing the interrupt of timer I to explain the operation of the pulse generator, FIG. 3 is a flowchart showing the interrupt of timer II, and FIG. A waveform diagram for explaining the operation of the pulse generator of the same embodiment, FIG. 5 is a block diagram showing the configuration of the second embodiment of the present invention,
FIG. 6 is a flow diagram showing an interrupt of timer 1 to explain the operation of the pulse generator, and FIG. 7 is a waveform diagram to explain the operation of the pulse generator. 1.ll: input port, 2.12: pass line. 3.13: Cr'U. 4.14: Programmable timer. 4a/14a: Timer I, 4b-14b: Tie? I
I. 6: Output port. 7.15: Output switching element. Patent applicant Shimadzu Corporation Representative Patent attorney Shigeru Nakamura Figure 2 Figure 3 Figure 4 Figure 6 Figure 7 t, r2

Claims (1)

【特許請求の範囲】[Claims] (1)アナログ信号を第1の周期で取込み、取込まれた
アナログ信号値に応じた周波数のパルス信号を出力する
パルス発生器であって、 前記第1の周期を固定的に規定する第1のタイマと、前
記取込まれたアナログ信号値に応じた周期を規定する第
2のタイマと、この第2のタイマで規定される周期のパ
ルス信号を出力するパルス出力回路とを備えてなること
を特徴とするパルス発生器。
(1) A pulse generator that captures an analog signal in a first cycle and outputs a pulse signal with a frequency corresponding to the captured analog signal value, the first pulse generator fixedly defining the first cycle. a second timer that defines a cycle according to the captured analog signal value, and a pulse output circuit that outputs a pulse signal with a cycle that is defined by the second timer. A pulse generator featuring:
JP62157258A 1987-06-24 1987-06-24 Pulse generator Pending JPS641321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62157258A JPS641321A (en) 1987-06-24 1987-06-24 Pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62157258A JPS641321A (en) 1987-06-24 1987-06-24 Pulse generator

Publications (2)

Publication Number Publication Date
JPH011321A true JPH011321A (en) 1989-01-05
JPS641321A JPS641321A (en) 1989-01-05

Family

ID=15645718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62157258A Pending JPS641321A (en) 1987-06-24 1987-06-24 Pulse generator

Country Status (1)

Country Link
JP (1) JPS641321A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027263A (en) * 2006-07-24 2008-02-07 Oval Corp Processing method in arithmetic system, flow rate converter, and coriolis flowmeter

Similar Documents

Publication Publication Date Title
US6018513A (en) Communication control apparatus
JPS5851469B2 (en) Time base error
JPH01302109A (en) Method and circuit for forming error signal
JPH011321A (en) pulse generator
CA1131717A (en) Digital operate/release timer
US4558457A (en) Counter circuit having improved output response
JPS5841709B2 (en) Clamps
JPS6316711A (en) Timing device
US4590432A (en) Constant-percent break pulse corrector
GB2037126A (en) Circuit for detecting the phase of sampling pulses for use in the receiving station of a data transmission system
SU486462A1 (en) Pulse trainer
JP2559495Y2 (en) Timing extraction circuit
SU1758846A1 (en) Reference frequency generator
JP2679471B2 (en) Clock switching circuit
JPH0543544Y2 (en)
JP2985582B2 (en) Clock circuit
JPH02244816A (en) Filter circuit
JPS6055277A (en) Failure detector of analog circuit
JPS60174530A (en) Digital phase synchronizing circuit
JPH0715280A (en) Adaptive digital filter
JPS6361596A (en) Hook-on detection circuit
JPH0556699B2 (en)
JPS62118633A (en) Digital identification circuit
JPH04321314A (en) Selection circuit
JPS6040149U (en) Phase comparator for bit-synchronized PLL