JPH01132184A - 磁電変換素子と磁電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、磁電変換素子と該素子を構成の主要部分とす
る磁電変換装置に関するもので、更に詳しくは磁界中の
電流に作用するローレンツの力を利用し、磁界を電気容
量変化として取り出す新しい磁電変換素子と磁電変換装
置に係るものである。

（従来の技術） 従来磁電変換素子としては、ホール効果を利用したホー
ル素子が有名である。　第１５図に、従来の一般的なホ
ール素子の概念図を示す、　符号１はＣｒをドープした
半絶縁性Ｇａ　ＡＳ基板、２はこの基板１にＮ型の不純
物を注入したほぼ十字形の磁電変換動作層、３ａ　、３
ｂ　、３ｃ　、３ｄは動作層２の４つの端部に設けられ
た金属電極で、３ａ、３ｂは電流供給電極、３ｃ　、３
ｄは出力電極である。　電極３ａから電極３ｂの方向に
電流Ｉを流した状態で磁界を［Ｆ］印力方向即ち紙面の
表面から裏面の方向に印加するとき、磁界により電流は
ローレンツの力（又はフレミング左手の法則に従う力）
を受けて電極３ｄ側に曲げられる。

Ｎ型動作層２の電流キャリアは電子であるので、その結
果電極３Ｃを正、電ｉ３ｄを負とする起電力が発生し、
その値は磁界の大きさに比例し、電流Ｉを定電流とすれ
ば、磁界を起電力に変換することができる。　即ちホー
ル素子は磁界を起電力に変換することが特徴の磁電変換
素子である。

第１５図に示す従来のホール素子において磁界を印加し
た時に電ｆ！３ｃと３ｄとの間に生ずる出力電圧■Ｈは
次のように表わされる。

ＶＨ＝Ｋ　　ＲｄＴ　Ｂ　　　＝　（１）ここでＫ　は
比感度と呼ばれる定数、Ｒｄは電極３ａと３ｂとの間の
動作層の電気抵抗、■は電極３ａ　、３ｂ間を流れる電
流、Ｂは磁束密度である。

（１）式で明らかなように出力ｖＨは磁束密度に比例し
た信号として得られる。　即ちアナログ信号である。

一方（１）式においてＢ＝Ｏの時、即ち磁界のない状態
では、理論的に出力電圧ｖＨは零であるが、実際には一
種の雑音電圧が存在し、これを不平衡電圧ｖＨｏとよん
でいる。従って前記出力電圧ｖＨには実際には不平衡電
圧ＶＨｏが含まれており、実際の出力電圧を■ＨＭとす
れば（１）式は次のようになる。

ＶＨＭ＝ＶＨ＋ＶＨＯ＝Ｋ　　ＲｄＩ　Ｂ＋Ｖ＋ｏ−＜
２）（２）式から最小磁界の検出にはＶＭ＞ＶＨＯの条
件が必要である。

Ｖ　ＨＯ／　Ｖ　Ｈを不平衡率と呼び、実用的には、こ
の不平衡率は１０％以下が求められている。

例えばＢ　＝　１０００ガウスニオイてＶ　ｓ　＝　１
００ｔｌＶが得られるようなホール素子と使用条件であ
ったとすれば、磁界の最小検出限界は １０００ガウス×１０％＝１００ガウス　　・・・（３
）となる、　しかしこれは理論限界であり、実用精度を
得るには２〜３倍の安定係数を見積る必要があり、従っ
て最小検出限界は２００〜３００ガウスが限界である。

（発明が解決しようとする問題点） 前述のようにホール素子の最小検出限界には一定の限界
がある。　検出感度を更に向上するためにはｖＨｏを限
りなく零にする必要があるが、ＶＭ。

はホール素子製造における寸法精度や構成物質の不均一
さに起因しており、これを経済的に小さくすることは困
難である。　然しながら検出感度の向上については市場
の強い要望がある。

他方ＩＣ技術の進歩により、情報のデジタル処理化とデ
ジタル制御化が進展している。　逆にデジタル情報化は
システム全体のＩＣ化を容易にさせるメリットをもつ、
　従来のホール素子の出力をデジタル化するにはアナロ
グ＜Ａ）デジタル（Ｄ）変換、所謂ＡＤ変換回路が必要
であるが、更にＡＤ変換にはホール素子の出力を所定の
大きさまで増幅する所謂前置増幅回路も必要である。

このなめ回路が複雑となり、ＩＣ化は容易でなく高価と
なる問題点がある。

本発明は、上記の点に鑑みなされたもので、その目的は
、新しい磁電変換の検出方式により実質的な検出感度の
向上が得られ、又磁電変換出力をデジタル変換し易い信
号として取り出すことのできる磁電変換素子と磁電変換
装置を提供することである。− ［発明の構成］ （問題点を解決するための手段と作用）特許請求の範囲
第１項記載の第１発明、同第３項記載の第２発明及び同
第５項記載の第３発明による各磁電変換素子は、一導電
型半導体層と、該半導体層とオーム接触をする電流供給
電極が設けられる。　又前記多素子には前記一導電型半
導体層を構成要素とする電気容量（キャパシタンス）即
ち第１発明においてはＰＮ接合容量、第２発明において
は所謂ＭＩＳ構造の容量及び第３発明においてはショッ
トキー接触による空乏層容量が形成される。　又前記多
素子には、前記電気容量の他の構成要素と同体若しくは
これとオーム接続される電気容量検出電極が設けられる
。　又前記多素子の電流供給電極等の配置は、前記一導
電型半導体層に供給される電流が、前記電気容量の第３
の構成要素である誘電体層即ち第１発明ではＰＮ接合部
の空間電荷層、第２発明ではＭＩＳ構造の絶縁層及び第
３発明ではショットキー接触による空間電荷層に沿って
それぞれ流れるように形成される。

前記構成の磁電変換素子においては、前記電気容量は電
気容量検出電極と電流供給電極間に現われる。　この素
子に被変換磁界を印加すると、素子の前記電気容量の誘
電体層に沿って流れる電流は、磁界と電流とのいずれに
も直角な方向にローレンツの力を受は曲げられ、電流密
度分布が変化し、一導電型半導体層を例えばＮ型とすれ
ば、キャリアは電子であり、電子密度分布が変化し前記
誘電体層内の電界分布に影響を与え、電気容量の実効的
な変化をもたらす、　即ち電気容量の大きさは磁界の無
いときに比較して変化する。　その電気容量の変化量は
印加される磁界の大きさに関係し、かくして磁界の大き
さを電気容量の変化として電気容量検出電極から取り出
すことができる。

本発明の磁電変換素子の変換しようとする磁界は、従来
のホール素子と同様、半導体基板面に垂直方向であるこ
とが使用上好ましい、　又電気容量検出電極（第１発明
では反対導電型層を含む）を分離して２つ設け、この２
つの電極が電流供給電極から供給される電流方向に沿っ
た間隙を挟んで対向配置され、磁界印加により一方の電
気容量検出電極と電流供給電極との間の電気容量が増加
すれば他方の電気容量検出電極と電流供給電極間の電気
容量は減少するように形成することが望ましい。　この
増減する２つの電気容量の差或いは比等の組合せを使用
できる検出手段を付加することにより、磁界の検出感度
を更に向上することも可能である。

特許請求の範囲第７項記載の第４の発明は、前記第１な
いし第３の発明の磁電変換素子の電気容量検出電極と電
流供給電極との間に電気容量検出手段を設けたことを特
徴とする磁電変換装置である。

本発明の磁電変換装置において、電気容量検出手段とし
て電気容量計を接続し、印加磁界の磁束密度を電気容量
として検出してもよい、　しかし電気容量検出手段とし
て、電気容量検出電極と電流供給電極との間の電気容量
を発振の周波数条件に含まれるコンデンサＣとして利用
する発振回路を付加すれば、磁界の変化を周波数として
取り出すことができ、実質的な磁束検出感度の向上が得
られ、且つデジタル変換しやすい信号として取り出すこ
とができる。　又磁電変換素子と電気容量検出手段とを
１つの単結晶基板に形成した磁電変換装置は、周辺回路
を含めて比較すれば、生産性と磁電変換特性との向上に
つながり望ましい実施態様である。　　ＣＲ発振回路は
単結晶基板に集積しやすく、上記２つの利点が得られ電
気容量検出手段として好ましいものである。

なお、優先権主張の基礎となる発明即ち特願昭６２−２
１７２６５号の明細書の特許請求の範囲第１項記載の磁
電変換素子及び同第３項記載の磁電変換装置は、それぞ
れ本明細書の特許請求の範囲第１項記載の磁電変換素子
及び同第７項記載の（ａ　）の素子を使用した場合の磁
電変換装置である。

（実施例） 本発明の実施例について、以下図面を参照して説明する
。　第１図は、第１発明の磁電変換素子り旦の望ましい
１実施例（特許請求の範囲第２項記載）の構成の概要を
示す平面図である。　この磁電変換素子は、半絶縁性Ｇ
ａ　Ａｓ基板１１の所望部に形成されるＮ型半導体層（
Ｎ型層）１２と、Ｎ型層１２を挟みＰＮ接合を形成する
と共にほぼ十字形に配設されたＰ型半導体層（Ｐ型層）
１３ａ及び１３ｂと、Ｎ型層１２の端部に設けられＰＮ
接合面に沿って電流を流す１対の電流供給電極１４ａ及
び１４ｂと、Ｐ型層１３８．１３１］のそれぞれの端部
に設けられＰＮ接合の電気容量を検出する電気容量検出
電極１５ａ及び１５ｂとを具備している。

第２図はこの磁電変換素子の製造工程の概要を説明する
為の断面図と、平面図である。　先ず第２図（ａ　）の
ごと（半絶縁性Ｇａ　Ａｓ基板１１の所望部にＮ型層１
２としてシリコンイオンを注入する。　次いで同図（ｂ
　）のごとくＰ型層１３ａ。

１３ｂとして亜鉛イオンを注入しな後８５０℃で１５分
間のアニールを実施して、これらのイオンを活性化させ
る。　この後同図（ｃ）のようにＮ型層１２、Ｐ型層１
３ａ、１３ｂのそれぞれの端部にオーム接触をする電流
供給電１１４ａ　、１４ｂ及び電気容量検出型４ｆｆｉ
１５ａ、１５１）を形成する。

次に第４図を参照してこの磁電変換素子の作用について
説明する。　尚第１図及び第２図と同一符号は同一部分
を示すので説明を省略する。　周知のようにＰＮ接合に
は電気容量（接合容量、空乏層容量と呼ばれる）が存在
する。　その容量の大きさは、破線で示すドナーイオン
Φ、とアクセプタイオンＯから成る空間電荷層（空乏層
とも呼ばれる）１６ａ又は１６ｂの形状とイオン濃度に
関係する。　　＄４１１４ａから１４ｂＧ、ｌ：向かっ
て、ＰＮ接合面即ち空間電荷層１６ａ、１６ｂの層面に
沿って流れる電流■を外部電源Ｅより供給する。

この状態でこの素子に０印方向即ち紙面の表面から裏面
に向かう磁界を印加すると、電Ｉｉｌ　５ａと１４ｂと
の間に現われる実効的な電気容量は減少し、電極１５ｂ
と１４ｂとの間に現われる実効的な電気容量は増加する
ことが試行により確認された。　これは磁界中の電流に
作用する所謂ローレンツの力（フレミングの左手法則の
力）により、電流■は空間電荷層１６ｂｌＦｌに曲げら
れ、電流■のキャリアである電子密度が空間電荷層１６
ｂ側では増加するので電極１５ｂ１１ｍｌの電気容量は
増加し、他方空間電荷層１６ａｌＰｊでは層面近傍の電
子密度が減少し、ドナーイオンΦの電荷が過剰となリ、
電極１５ａ側の電気容量は減少するものと推論される。

　以上述べたように電流Ｉを一定とし磁界を加えないと
きの電気容量を基準とすれば磁界の大きさ（又は磁束の
強さ）を電気容量の変化としてｔ［ｘ１５ａ及び１５ｂ
より取り出すことができる。　電気容量の変化を取り出
すための電気容量検出電極１５ａ又は１５ｂと対になる
電流供給電極１４ａ又は１４ｂとの組み合わせは、応用
目的に適合した組み合わせを所望により選択することが
できる。　第１図の素子の外形は、従来のホール素子に
類似のほぼ十字形であり、検出する磁界も基板面に垂直
であり、応用上望ましいが、ホール素子と異なり必ずし
も十字形である必要はない、　例えば第３図に示すよう
にＰＮ接合を１つ、即ち電気容量検出ｔｆ！を１つだけ
設けたものであっても差し支えない、　又空乏層形成領
域は第５図に示すようにＰ型層１３ｄをＮ型層１２の中
央領域まで延設し、Ｐ型層１３ｄの底面（第５図（ｂ　
）の断面図では下面）の空間電荷層による接合容量を主
として利用しても差し支えない。

次に第２発明の磁電変換素子ｌ旦の望ましい１実施例（
特許請求の範囲第４項記載）について説明する。　第６
図（ａ　）及び（ｂ　）はその構成の概要を示す平面図
及び断面図である。　Ｐ型シリコン基板２１の所望部に
一導電型半導体層（以下Ｎ型層という）２２が、又Ｎ型
層２２の主面に接する絶縁層（酸化膜）２７が設けられ
る。　同図（ａ　）には図面を見やすくするための絶縁
層２７は図示していない、　Ｎ型層２２の両端側のコン
タクト部（Ｎ＋）を介してオーム接触をする電流供給な
Ｆｉｘ２４ａ及び２４ｂが設けられ、外部電源により矢
印方向の電流ＩをＮ型層２２に供給する。

絶縁層２７を挟んでＮ型層２２に対向して電気容量を形
成すると共にこの電気容量の検出を兼ねる電気容量検出
電極２５ａ　、２５ｂが絶縁層２７上に形成される。　
この２つの電極２５ａ　、２５ｂは電流Ｉの方向に沿っ
た間隙２８を挟んで対向配置される。

この磁電変換素子は公知の製造方法により作られる。　
即ちＰ型シリコン基板２１にリンイオンを選択的に注入
してＮ型層２２を形成した後、表面を酸化して絶縁層２
７を形成し、次に電極２４８．２４ｂ下のコンタクト部
の絶縁膜をエツチングして取り除き、しかる後、′＠極
２４ａ。

２４ｂ　、２５ａ　、２５ｂを例えばＡ１にて形成した
後、シンターして電１２４ａ　、２４ｂとＮ型層２２と
のオーム接触をとる。

第７図は素子の作用を説明するための図で第６図と同じ
符号は同一部分を表す、を気合量検出電極２５ａ及び２
５ｂは間隙２８により分離されると共に′＠極の一部分
は絶縁層２７を挟んでＮ型層２２と対向し、いわゆるＭ
ｔＳ構造の電気容量を形成する。　その単位面−当りの
実効的な電気容量はＮ型層２２の電子数に関係する。　
電流供給電極２４ａから２４ｂに電流■を流した状態で
磁界Ｂを０方向に印加すると、磁界により電子は力を受
けて電ｆ！２５ａｌｌ！Ｉで少なく電極２５ｂ側に多く
分布するようになる。　このとき電極２５ａと電［１２
４ａ又は２４ｂ間の単位面積当りの実効的な電気容量は
小さく、逆に′＠極２５ｂと電極２４ａ又はｔ［ｒ２４
ｂ間の単位面積当りの実効的な電気容量は大きく、それ
ぞれは磁界印加のない時に比較して変化する。　その電
気容量の変化量は印加される磁界の大きさに関係し、か
くして磁界の大きさを実効的な電気容量の変化として取
り出すことができる。

第８図に第２発明の磁電変換素子の他の実施例を示す、
　同図（ａ　）のごとく半絶縁性Ｇａ　Ａｓ基板３１の
上にノンドープｃａ　Ａｓ　３２ａ　、ノンドープＡＩ
　Ｇａ　Ａｓ　３２ｂ、ｌｘ　１０”　ｃｒ３＄度のＳ
；ドープＡｔ　Ｇａ　Ａｓ　３２Ｃ１１ｘ　１０”　ｃ
ｒ’濃度のＳｉ　ドープＧａ　Ａｓ　３２ｄの超薄膜を
順次積層する。　この後同図（ｂ　）のごとくシリコン
イオンを電流供給電極とのコンタクト部３３に注入する
。　更に素子分離のためにボロン（Ｂ）イオンを分離領
域３６に注入して高抵抗化し、８００°Ｃで１５分間の
熱処理（アニール）を施す、　次に電流供給ｔｉ３４ａ
　、３４ｂ及び電気容量検出電極３５ａ　、３５ｂを所
望の位置に形成する。　同図（ｃ）は、−その平面図を
示す、　ノンドーブＧａＡｓ３２ａないしＳ；ドープＧ
ａＡｓ３２ｄまでの薄膜はへテロ接合を形成し、不純物
を含まないＧａ　Ａｓ　３２ａとＡｔ　Ｇａ　Ａｓ　３
２ｂとの界面近傍に２次元電子ガス構造が形成され、こ
の電子ガス層が前記一導電型半導体層に対応する。

本実施例の動作については第７図において電流供給電極
２４ａ　、２４ｂを電１３４ａ、３４ｔｌ；：、又電気
容量検出Ｎ［１２５ａ　、２５ｂを電１３５ａ。

３５ｂに置換すればよい。

なお基板としてはＩｎＰなと他の半導体を用いた場合や
、他の２次元電子ガス構造とした場合などら、もちろん
可能である。　又第９図に示すように電気容量検出ｔ［
！２５ｃを１つだけ設けた場合であっても差支えない。

次に第３発明の磁電変換素子１旦の望ましい１実権例（
特許請求の範囲第６項記載）について説明する。　第１
０図（ａ　）及び（ｂ）はその構成の概要を示す平面図
及び断面図である。　半絶縁性Ｇａ　ＡＳ基板４１の所
望部に一導電型半導体層（以下Ｎ型層）４２が、又Ｎ型
層４２と基板４１の主面に接しショットキー電極を含む
電気容量検出電極４５ａ　、４５ｂが形成される。　Ｎ
型層４２の両端側にはこれとオーム接触をする電流供給
電極４４ａ　、４４ｂが設けられ、外部電源より前記電
極を経て矢印方向の電流■がＮ型層４２に供給される。

　電気容量検出型！ｆ１４５ａと４５ｂは電流■の方向
に沿った間隙４８を挟んで対向配置される。　なお、電
気容量検出電極４５ａ及び４５ｂのうちＮ型層４２に接
する部分がショットキー電極でその界面にショットキー
バリヤによる空乏層容量が形成される。

この磁電変換素子は公知の製造方向により作られる。　
即ち半絶縁性Ｇａ　Ａｓ基板４１の所望部にシリコンイ
オンを注入した後、８５０℃で１５分間のアニールを実
施してイオンを活性化し、Ｎ型層４２を形成する。　そ
の後写真蝕刻法により、Ｎ型層４２とオーム接触をする
電流供給電極４４ａ。

４４ｂとして例、えばＡｕ　Ｇｅ＼Ｎｉから成る、又シ
ョットキー接触をする電気容量検出電極４５ａ及び４５
ｂとして例えばＴｉ＼ｐｔ″ＸＡｕから成る各電極を、
所望部にそれぞれ形成する。

本実施例の磁電変換素子１旦は、Ｎ型層４２と電気容量
検出電極４５ａ　、４５ｂとがショットキー接触する部
分の空間電荷層４６ａ　、４６ｂによる空乏層容量を利
用するもので、その作用、効果についてはＰＮ接合の空
間電荷層１６ａ、１６ｂ（第４図参照）による空乏層容
量を利用する第１発明の磁電変換素子１旦の作用、効果
とほぼ等しいので、説明を省略する。

次に特許請求の範囲第７項記載の第４発明の磁な変換装
置の望ましい実施例の１つとして、前記磁電変換素子１
旦に、電気容量検出手段のＣＲ発振回路を設けた装置１
旦につ（（て、第１１図を参照して以下説明する。　同
図の一点鎖線で囲まれた部分が本発明の磁な変換装置１
旦であり、１つの単結晶基板に、磁電変換素子１旦と、
ＣＲ発振回路ｉ旦とを集積したものである。　　ＣＲ発
振回路Σ旦は周知の並列容量移相型で、素子１０の電気
容量検出電極１５ｂと電流供給電極１４ｂとの間の電気
容量を移相用コンデンサとして使用するものであり、そ
の発振周波数は移相用コンデンサＣの大きさにより変化
する。　得られた発振出力は、直接又は分周器を介して
周波数カウンタに接続し、ＬＥＤ等の表示機で、磁束密
度をカウント数としてデジタル表示することができる。

　又制御用ＣＰＵを介してデジタル制御すべき回路例え
ばモーターの回転制御回路等へデジタル制御信号として
出力することが望ましい応用方法である。

なお、本発明の磁電変換素子１旦の電［！１５ｂと電極
１４ｂとの間の電気容量即ち等価可変コンデンサにはＮ
型層１２の電気抵抗が内部抵抗として付加されるが、Ｃ
Ｒ発振回路のＲに対し十分に小さく設計する。

或いは逆にＮ型層１２の前記電気抵抗を積極的に利用す
ることもできる。　即ち移相用コンデンサと共にこの抵
抗を移相用抵抗Ｒとして使用するものである。　この場
合には抵抗値Ｒを適当な大きさに設計し、第１２図に例
示するようにＮ型層１２の中間に分岐電極１７を設ける
必要がある。

本実施例における磁電変換素子−Ｌ」−の出方を電負容
量Ｃとして検出しな場合の磁束密度Ｂと容量Ｃとの関係
の１例を第１３図示す、　ｃｏは磁束密度が零の時の電
気容量である。　又第１４図に第１１図に示す周波数カ
ウンタの表示ｆと第１３図の電気容量Ｃとの関係の１例
を示す、　ｃｏの時の周波数がｆ。である、　なお、第
１３図、第１４図ともに電気容量が増加する方向に磁界
を印加した場合を示しな。

上記の如く発振回路を付加して交流信号として出力を得
た場合に磁界の検出感度を大幅に向上できる。　以下に
理由を述べる。　第１３図において、磁界の微小な増加
により、本発明の素子１旦の出力が電気容量Ｃ８からΔ
Ｃだけ増加したとする。

これにより第１４図の発振周波数はｆｏから八ｆだけ周
波数が低下する。　Δｆの検出はＩＣ技術の進歩により
水晶発振子を基準周波数としな分周器が容易に得られ、
その精度は１０４以下であり全く問題のない高精度で検
出できる。　又本発明の素子はその材料のＧａ　Ａｓを
選択することにより、温度安定係数は１％以下にするこ
とができる。　従って本発明の場合の精度限界は第１１
図を構成すする回路の電源変動によると考えてよい。

電源の安定度は、やはりＩＣ技術の進歩により　１％は
容易に得ることができる。　従って前記従来技術で示し
た１０００ガウスを基準に比較すると（３）式にならっ
て １０００ガウス×　１％＝ｉｏガウス　　・・・（４）
が本発明の理論限界となる。　実用精度としては、これ
の２〜３倍の安定係数をみても２０〜３０ガウスとなり
、従来のホール素子を使用した場合に比敦しても１０倍
の感度は容易に得ることができる。

第１１図に示す実施例の試行結果によれば、上述の推論
に近い検出感度が得られた。

前記実施例の磁電変換装置１旦において、磁電変換素子
り旦に代えて素子２０又は１旦を使用した場合では、Ｃ
Ｒ発振回路１旦の移相用Ｃ及びＲの値を調整し発振させ
るが、上記実施例とほぼ類似の作用、効果が得られる。

　又本発明の１ｉｆｆ磁電変換装置の望ましい電気容量
検出手段としてＣＲ発振回路の実施例を示したが、発振
回路とてはこれに限定されない、　電気容量検出電極と
電流供給電極との間の電気容量を、発振の周波数条件に
含まれるコンデンサＣとして利用できる発振回路は電気
容量検出手段とすることができる。　例えばしＣ同調発
振回路におけるＣ、パルス発生回路の周期を決めるＣ等
の代りに本発明の磁電変換素子の前記電気容量を使用す
ることができる。

［発明の効果］ これまで述べたように、従来のホール素子が不平衡ポー
ル電圧Ｖ　Ｎｏのバラツキにマスクされ検出できる最小
磁界に限界があったが、本発明の磁電変換素子及び磁電
変換装置では磁界を電気容量の変化として取り出すため
、最小検出磁界を制限するＶＨｏのような要因はなく、
磁束の実質的な検出感度の向上が得られた。　又電気容
量検出手段として発振回路を付加し、磁束を周波数の変
化として取り出すので、デジタル変換しやすい信号が得
られた。

【図面の簡単な説明】

第１図は第１発明の磁電変換素子の１実施例の平面図、
第２図はその製造工程を示す断面図と平面図、第３図は
第１発明の磁電変換素子の他の実施例の平面図、第４図
は第１発明の磁電変換素子の動作を説明するための平面
図、第５図＜ａ　＞及び（ｂ　）は第１発明の磁電変換
素子の第３の実施例の平面図及び断面図、第６図（ａ）
及び（ｂ）は第２発明の磁電変換素子の１実施例の平面
図及び断面図、第７図は第２発明の磁電変換素子の動作
を説明するための平面図、第８図は第２発明の磁電変換
素子の他の実施例を製造工程を含め示す図で、同図（ａ
　）及び（ｂ）はその断面図、同図（ｃ）は平面図、第
９図＜ａ　）及び（ｂ）は第２発明の磁電変換素子の第
３の実施例の平面図及び断面図、第１０図（ａ）及び（
ｂ）は第３発明の磁電変換素子の１実施例の平面図及び
断面図、第１１図は第４発明の磁な変換装置の１実施例
の構成図、第１２図は第１発明の磁電変換素子のＣ及び
Ｒを利用する場合の素子の平面図、第１３図及び第１４
図は第４発明の磁電変換装置の特性の１例を示す図、第
１５図は従来のホール素子の平面図である。 １０　・・・第１発明の磁電変換素子、　１旦・・・第
２発明のｌｉ！電変換素子、　１旦・・・第３発明の磁
電変換素子、　ｉ旦・・・ＣＲ発振回路、　１旦・・・
第４発明の磁電変換装置、　１２，２２．４２・・・一
導電型半導体層、　１３ａ　、１３ｂ　、１３ｃ　、１
３ｄ・・・反対導電型半導体層、　１４ａ　、１４ｂ　
。 ２４ａ　、２４ｂ　、３４ａ　、３４ｂ　、４４ａ、４
４ｂ・・・電流供給電極、　１５ａ　、１５ｂ、１５ｃ
　。 １５ｄ　、１５ｅ　、２５ａ　、２５ｂ　、２５ｃ　。 ３５ａ　、３５ｔｌ　、４５ａ　、４５ｂ　−電気容量
検出電極、　１６ａ　、１６ｂ　、４６ａ　、４６ｂ・
・・空間電荷層、　１７・・・分岐電極、　２７・・・
絶縁層、２８．４８・・・空隙。 特許出願人　株式会社　東　　芝 ４ｂ 第４図 第５図 い　　　　　　ｍ （Ｎ　　　　　　　い　　　　　　　　　　ｎＬ、第２
発明の磁電変換素子 ２４ｂ 第９図 ４６ａ４２４６ｂ 第１１図 ４ｂ 第１２図 第１３図　　　　　第１４図 第１５図

Claims (1)

1. 【特許請求の範囲】 １　一導電型半導体層と、この一導電型半導体層とＰＮ
   接合を形成する反対導電型半導体層と、前記一導電型半
   導体層とオーム接触をすると共に前記ＰＮ接合面に沿っ
   て電流を流す電流供給電極と、前記反対導電型半導体層
   とオーム接触をすると共に前記ＰＮ接合の電気容量を検
   出する電気容量検出電極とを具備することを特徴とする
   磁電変換素子。 ２　前記一導電型半導体層の主面及び前記反対導電型半
   導体層の主面がこれら両層が形成される半導体基板の一
   方の主面に含まれると共に前記反対導電型半導体層が前
   記一導電型半導体層を挟接してほぼ十字形に形成される
   特許請求の範囲第１項記載の磁電変換素子。 ３　一導電型半導体層と、この半導体層の主面に接して
   設けられる絶縁層と、この絶縁層を介して前記半導体層
   に対向して電気容量を形成すると共にこの電気容量の検
   出を兼ねる電気容量検出電極と、前記半導体層とオーム
   接触をすると共に前記電気容量を形成する絶縁層に沿っ
   て電流を流す電流供給電極とを具備することを特徴とす
   る磁電変換素子。 ４　電気容量を形成する電気容量検出電極を２つ有し、
   ２つの該電極が電流供給電極から供給される電流方向に
   沿った間隙を挟んで対向配置される特許請求の範囲第３
   項記載の磁電変換素子。 ５　一導電型半導体層と、この半導体層の主面に接して
   設けられこの半導体層との間に電気容量を形成するショ
   ットキー電極を含むと共に前記電気容量の検出を兼ねる
   電気容量検出電極と、前記半導体層とオーム接触をする
   と共に前記ショットキー電極に沿つて電流を流す電流供
   給電極とを具備することを特徴とする磁電変換素子。 ６　電気容量を形成する電気容量検出電極を２つ有し、
   ２つの前記電極が電流供給電極から供給される電流方向
   に沿った間隙を挟んで対向配置される特許請求の範囲第
   ５項記載の磁電変換素子。 ７　（ａ）一導電型半導体層と、この一導電型半導体層
   とＰＮ接合を形成する反対導電型半導体層と、前記一導
   電型半導体層とオーム接触をすると共に前記ＰＮ接合面
   に沿つて電流を流す電流供給電極と、前記反対導電型半
   導体層とオーム接触をすると共に前記ＰＮ接合の電気容
   量を検出する電気容量検出電極とを具備する磁電変換素
   子、又は（ｂ）一導電型半導体層と、この半導体層の主
   面に接して設けられる絶縁層と、この絶縁層を介して前
   記半導体層に対向して電気容量を形成すると共にこの電
   気容量の検出を兼ねる電気容量検出電極と、前記半導体
   層とオーム接触をすると共に前記電気容量を形成する絶
   縁層に沿つて電流を流す電流供給電極とを具備する磁電
   変換素子、又は（ｃ）一導電型半導体層と、この半導体
   層の主面に接して設けられこの半導体層との間に電気容
   量を形成するショットキー電極を含むと共に該電気容量
   の検出を兼ねる電気容量検出電極と、前記半導体層とオ
   ーム接触をすると共に前記ショットキー電極に沿って電
   流を流す電流供給電極とを具備する磁電変換素子、いず
   れかの磁電変換素子の前記電気容量検出電極と前記電流
   供給電極との間に電気容量検出手段を設けたことを特徴
   とする磁電変換装置。 ８　磁電変換素子と電気容量検出手段とが１つの単結晶
   半導体基板に形成される特許請求の範囲第７項記載の磁
   電変換装置。 ９　電気容量検出手段が、電気容量検出電極と電流供給
   電極との間の電気容量を移相コンデンサとするＣＲ発振
   回路である特許請求の範囲第７項又は第８項記載の磁電
   変換装置。