JPH01130617A - 電圧制御発振回路 - Google Patents

電圧制御発振回路

Info

Publication number
JPH01130617A
JPH01130617A JP29083087A JP29083087A JPH01130617A JP H01130617 A JPH01130617 A JP H01130617A JP 29083087 A JP29083087 A JP 29083087A JP 29083087 A JP29083087 A JP 29083087A JP H01130617 A JPH01130617 A JP H01130617A
Authority
JP
Japan
Prior art keywords
time
voltage
capacitor
light emitting
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29083087A
Other languages
English (en)
Inventor
Toshimasa Hamada
敏正 浜田
Norio Yoshida
吉田 式雄
Terukazu Otsuki
輝一 大月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29083087A priority Critical patent/JPH01130617A/ja
Publication of JPH01130617A publication Critical patent/JPH01130617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、負性抵抗発光素子を用いた電圧制御発振回路
に関するものである。
〈従来の技術〉 一般に負性抵抗素子と、コンデンサとタイミング回路と
によって、コンデンサの充放電にともなう弛張発振回路
が形成されることはよく知られており、PUT(プログ
ラマブル、ユニジャンクシ−ヨントランジスタ)、UJ
T(ユニジャンクショントランジスタ)、あるいはサイ
リスタなどの半導体素子を用いた発振回路が各種提案さ
れている。
これら発振回路の出力周波数によって変調された光信号
を得たい場合には、当該発振回路に駆動回路を介在させ
た光源?接続しなけ九ばならないった。また、発光を伴
う弛張発振回路としては放電管を用いたものが知られて
いるが、電源電圧に高電圧を必要とし、しかも周波数の
設定は自在でないなどの問題点がある。
このような問題点を解決するものとして、負性抵抗発光
素子を用いた発振回路が提案されている。
負性抵抗発光素子(以下、GNDと記す)はガリウムヒ
素(以下、GaAsと記す)を母体としたPNPNの4
層構造を有する素子であり、同じPNPN4層構造のシ
リコン(以下、Siと記す)を母体とするシリコン制御
整流素子(SCR,いわゆるサイリスタ)と同様、電気
的に負性抵抗特性を有するとともに、GaAsがSiと
異なり直接遷移形の半導体に属することによって、通常
のGaAs発光ダイオ−、ドと同じく発光機能も併有し
ている。即ち、GNDは電気的には負性抵抗素子、光学
的には発光素子としての両方の特性を備えている。
第5図は、従来技術による電圧制御発振回路の電気回路
図である。第6図、第7図はこの電気回路の動作t−説
明する波形図である。
今、時刻t4で電源電圧Vcが投入されたとすると、時
111jT4の間、コンデンサ5はトランジスタ6のエ
ミッタ電流によって充電される。時刻t5でGND3の
両端の電圧がそのスイッチング電圧VsK達し、GND
3はターンオンする。すると、コンデンサ5の充電電荷
がGND3とダイオード4の順方向直列回路を介して放
電し、第7図に示すような放電電流IfによってGND
2が発光する。
この放電電流Ifによって、コンデンサ5の端子電圧V
fは時刻t5〜t6の時間T5内で、GND3の保持電
圧vhにダイオード4の電圧降下分ΔVだけプラクした
電位まで急速に下降する。
その後、時刻t6〜t7の時間T6中は電位が変化しな
い。この間はGND3が完全に遮断されるのに必要な時
間で1回の発振で流れた電荷量が多いほど長くなる。
GND3が遮断されると、再びコンデンサ5の充電が行
われ、時刻t7〜t8の時間T7内は充電を続け、時刻
t8で放電を始める。以後、端子電圧Vfの上昇下降を
周期的に繰り返す弛張発振を行なう。
この発振回路の発振周波数fは、 f=1/(T5+T6+T7)・・・・(1)と表すこ
とができ、通常T5(T7であるので、第1式は、 f=1/(T6+T7)  ・・・・・・(2)となる
。また、コンデンサ5の静電容量Cが小さい時には、G
ND3が遮断状態になるのに要する時間T6は短い。し
たがって、 f=1/T7    ・・・・・・・・・・(3)が成
り立つ。
充電に要する時間T7は、エミッタ電流Iet−定電流
化すれば、 T7=C・(vs′e/■e)・・・・・・・(4)と
なる。ただし、Vse =Vf (t8) −Vf(t
7)また、トランジスタ6のベース電流Ibトエミッタ
電流I e %および電界効果型トランジスタ(以下、
FETと記す)7のゲート電圧Vgとドレイン電流1d
について、 IbtIe、vgtId・・・・・・・・(5)の関係
が成り立つように設定すると、時1!]T7で示される
コンデンサ5の充電期間中は、GND3は遮断状態にあ
るからId=Ibとなり、比例定数をHとおけば、 Ie=H−Vg・・・・・・・・・・(6)したがって
、上記の時間T7は第4式、第6式から、 T 7= (VSe/H) −(C/vg) ・−−(
7)Vse/Hは定数であり、これを改めてHとおくと
、第3式、第7式から、 f=vg/(C−H)・・・・・・・(8)となり、発
振回路の発振周波数fはFET7のゲート電圧VgK比
例し、電圧制御発振回路を構成している。なジ、光強度
を増すためにダイオード4ケ発光ダイオードに置き換え
ることができる。
〈発明が解決しようとする問題点〉 ところが、従来の発振回路において、上述したように光
強度を増すために、ダイオード4を、直列に複数個接続
した発光ダイオードに置き換えると、GND3と発光ダ
イオードの内部抵抗値の和が増え、放it!%r流のピ
ーク値が減少し、全体の光強度はあまり増えない。これ
を防ぐためにコンデンサ16の静電容量を増やすと、放
電電流のピーク値を上げることができるが、流れる電荷
量が増えるのでGND3が完全に遮断状態になるまでの
時間が長くなる。したがって′、FET7のゲート電圧
Vgと発振周波数fとの直線性が悪くなり、発振周波数
も低く抑えられる。
本発明は、上記のような場合に、GNDが完全に遮断状
態になるまでの時間を小さく抑え、発振周波数を高くす
るとともに、制圓電圧と発振周波数の間の直線性を良く
することを目的としている。
く問題点を解決するた泊の手段〉 本発明は、負性抵抗発光素子と、負性抵抗発光素子に並
列に接続される充放電コンデンサと、入力印加電圧によ
る充電定電流設定可能な回路とを含み、入力印加電圧に
よって発振周波数が可変となっている電圧制御発振回路
に、負性抵抗発光素子に直列にインダクタンスを付は加
えたものである。
く作 用〉 本発明に従えば、インダクタンスを接続したことにより
、負性抵抗発光素子を強制的に遮断状態にすることがで
き、コンデンサの放電後、充電を始めるまでの時間が短
縮されるので、発振周波数を高く設定でき、ま比制御電
圧と発振周波数の直線性を良くできる。
〈実施例〉 第1図は、本発明の一笑施例の構成を示す電気回路図で
ある。
本実施例の電圧制御発振回路は、インダクタンスLt−
有するコイル2とGNDSとダイオード4■順方向直列
回路に、充放電コンデンサ5が並列接続され、その一端
はライン11t−介して電源電圧Vcに、他端はトラン
ジスタ6のエミッタEに接続される。トランジスタ6は
、FET7とともに可変高インピーダンス素子9を形成
する。トランジスタ6のペースBは、GNDSとダイオ
ード4のg、続点とFET7のドレインDとに接続され
、コレクタCは接地ラインeOに接続さルる。また、F
ET7のゲートGFiライン12’ft介してゲート電
圧Vgが印加され、ソースSはFET7のドレイン電流
1dが定電流となるように、FET7の動作点が決定す
るための抵抗8を介して接地ラインlOに接続されてい
る。
第2図は本実施例の動作を説明する波形図である。今、
時刻10で電源電圧Vcが投入されると、コンデンサ5
は電源投入直後は短絡状態であり、トランジスタ6のエ
ミッタEの電位は電M t 圧Vcと等しく、FET7
のゲート電圧Vgに対応して、トレイン電mIdがトラ
ンジスタ6のペースBe介して流れる。このとき、トラ
ンジスタ6’/)エミッタEに流れる定電流leによっ
て、コンデンサ5は充電され、その端子電圧yjは、I
eが定電流のため、矢符P1に示されるように直線的に
上昇していく。この間、GNDSは遮断状態にあり、ト
ランジスタ6はエミッタホロワとして動作シ、ペースB
の電位は、エミッタEの電位よりエミッタベース間電圧
に相当する約0.7V4ji!度低くなっている。した
がって、ペースバイアス分に相当するエミッタ電流Ie
によるコンデンサ5の充電が進行し、その端子電圧Vj
が上昇するにともないGNDSの端子電圧も上昇し、時
刻t1でGNDSの端子電圧はスイッチング電圧Vsに
達する。
GNDSの両端の電圧が、そのスイッチング電圧VsK
4すると、GNDSはターンオンし、そのアノードカソ
ード間が導通する。したがって、コンデンサ5の充電電
荷は、GNDSとダイオード4の順方向直列回路を介し
て放電し、放電電流IjによってGNDSが発光する。
第3図は放電電流Ijを示す図で、放電電流Ijはコイ
/L/2の光めに正弦波状の波形になる。
そして、時刻t2では逆向きの電流に変わろうとするが
、この時GND3に逆電圧が加わることになり、GND
Sを強制的に遮断状態にすることができ、すぐに次の充
電に入るので、GNDSが完全に遮断されるのに要する
時間T2(従来技術、第6図の時間T6に対応)を短縮
できる。コンデンサ5の端子電圧vjは、放電期間中、
矢符P2のように急速に低下し、時刻t2ではコイル2
の影IFKよって逆の電位を持つことになる。
また、放電期間中、トランジスタ60ペース電位は、ダ
イオード4の電圧降下分だけ壬ミッタ電位より上昇する
ので、この期間中、トランジスタ6は遮断され、スイッ
チング菓子として動作する。
GNDSが遮断されると、トランジスタ6はコンデンサ
5を高インピーダンスで接地ラインlOに接続するため
、再び電源電圧Vcによりコンデンサ5の充電が行われ
、端子電圧Vjは矢符P3で示されるように直線的に上
昇し、以後、端子電圧vjの上昇下降を周期的に繰り返
す弛張発振を行ない、放電電流1jによってGNDSが
上記発振周波数fに同期して発光する光出力が発振回路
の発振出力とともに得られる。
時間T3で示される充電時におけるコンデンサ5の端子
電圧Vj (t)は、時刻t2で定電流化されたエミッ
タ電流Ieにより充電が開始されるから、 Vj(t)=(Ie/C) (t−t 2) ・−−−
(9)のように表すことができる。ただし、Cはコンデ
ンサ5の静電容量である。
時刻t2と時刻t3でのエミッタ電位の差をVse(=
Vj (t3)−Vj(t2))とすると、時刻t2よ
り時刻t3に至る時間T3は第9式より、T3−C・(
Vse/工e)・・・・・・・C1と表すことができる
トランジスタ6のベーヌ雷流Ibとエミッタ電流1es
およびFET7のゲート電圧Vgとドレイン電流1dに
ついて、 Ib1Ie、vgl工d ・・・・・・・aυの関係が
成り立つように設定すると、時間T3で示す九るコンデ
ンサ5の充電期間中は、GNDaは遮断状taにあるか
らId=Ibとなり、比例定数をHとおけば、 Ie=H−vg ・・・・・・・・・・(6)したがっ
て、上記の時間T3は第10式、第12式から、 T3=(vse/H)・(077g)・・・・α1Vs
e/Hは定数であり、これを改めてHとおけば、T3=
C−I(/Vg  −−−−・・−−C4となる。
また、時間T2で表されるコンデンサ5の放電期間中は
、トランジスタ6は遮断さtているから、放電時間T2
はコンデンサ5の静電容量C%GND3とダイオード4
の内部抵抗値の和R1コイル2のインダクタンスLによ
ってのみ決定される定数である。第4図は放電時のよう
すを示す等価回路図である。
コンデンサ5に蓄えられている電荷をQ(【)とすると
、   。
が成り立つ。第、15式の解は、一般に、C1,C2・
・・・・αQ と表すことができる。放電開始時を・t−0とし、その
時、コンデンサ5に蓄えられている電荷をQ。、C2は
、 C2=QO・・・・・・・・・・Q印 と決定される。したがって、放電電流Ijは、上 となる。第19式では、放電開始時2t=oとおいてい
るので、第2図、第3図での時刻t1がt=0に相当す
る。−また、時刻t2で放電電流1jは0となる。時刻
t2はt=T2に相当するので、Ij (T2) = 
0  ・・・・・・・・・・(7)である。したがって
、T2は第19式より、となる。
ここで、光強度を増すために、ダイオード4を発光ダイ
オードに置き換えることができる。さらに光強度を増す
ために、発光タイオードを直列に複数個接続することも
可能である。一般的に発光ダイオードを複数個接続する
と、内疏抵抗Rが増すために、GNDaを流れるピーク
電流値は下がる。こP′Lを補うために、コンデンサ5
の静電容量Ce大きくすると、時間T2は長くなる。し
かしこの時間T2は、コイ、/l/2がない回路でGN
D3が完全に遮断されるのに要する時間に比べると短く
、充電時間T1より十分小さい。
発振回路の発振周波afは、 f:7’(T2+T3)  ・・・・・・・(ホ)とな
シ、T 2 << T 3とすることができるので、発
振周波数fは、 f=1/T3  ・・・・・・・・・・・(2)となる
。第14式を代入すると、 f=vg/(C−H)  ・・・・・・・・@となって
、発振周波数fはFET7のゲート電圧Vgに比例し、
発振回路は直線性の良い電圧制御発振回路になっている
〈発明の効果〉 以上のように本発明によルが、発光ダイオードを直列に
並べ、充放電コンデンサの静電容量を大きくして光出力
を増大さぜる場合でも、GNDが完全に遮断さnる1で
の時間を短くすることにより、発振周波数を高く保つと
ともに、制御電圧と発振周波数の直線性を良くした有用
な電圧制御発−振回路が提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す電気回路図、第2図は
充放電コンデンサの端子電圧■波形図、第3図は負性抵
抗発光素子を流れる放電電流の波形図、fJ4図は負性
抵抗発光素子がオン状態にある時の動作を説明する等価
回路図、第5図は従来の電圧側−発振回I&を示す回路
図、第6図は、従来の回路での充放電コンデンサの端子
電圧の波形図、第7図は従来の回路での負性抵抗発光素
子を流れる放電電流の波形図である。 2・・・コイル、 3・・・GND(負性抵抗発光素子
)、4・・・ダイオード、  5・・・コンデンサ、 
6・・・トランジスタ、 7・・・FET(電界効果ト
ランジスタ)、 8・・・抵抗。

Claims (1)

    【特許請求の範囲】
  1. 1、負性抵抗発光素子と、負性抵抗発光素子に並列に接
    続される充放電コンデンサと、入力印加電圧により充電
    定電流の設定可能で、前記入力印加電圧によって発振周
    波数を設定自在する回路とを含み、前記負性抵抗発光素
    子に直列にインダクタンスを接続してなることを特徴と
    する電圧制御発振回路。
JP29083087A 1987-11-17 1987-11-17 電圧制御発振回路 Pending JPH01130617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29083087A JPH01130617A (ja) 1987-11-17 1987-11-17 電圧制御発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29083087A JPH01130617A (ja) 1987-11-17 1987-11-17 電圧制御発振回路

Publications (1)

Publication Number Publication Date
JPH01130617A true JPH01130617A (ja) 1989-05-23

Family

ID=17761035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29083087A Pending JPH01130617A (ja) 1987-11-17 1987-11-17 電圧制御発振回路

Country Status (1)

Country Link
JP (1) JPH01130617A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005073401A1 (ja) * 2004-01-29 2005-08-11 Kyowa Medex Co., Ltd. 超低密度リポ蛋白レムナント(vldlレムナント)中のコレステロールの定量方法、試薬およびキット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005073401A1 (ja) * 2004-01-29 2005-08-11 Kyowa Medex Co., Ltd. 超低密度リポ蛋白レムナント(vldlレムナント)中のコレステロールの定量方法、試薬およびキット

Similar Documents

Publication Publication Date Title
US4461966A (en) Circuit for controlling at least one power-FET
US5349269A (en) Power supply having dual inverters for electroluminescent lamps
JPH02280667A (ja) 自励発振コンバータ
US4491807A (en) FET Negative resistance circuits
JPH01130617A (ja) 電圧制御発振回路
JPS63276319A (ja) 半導体スイツチング素子の駆動回路
JPH11145810A (ja) ドライブ回路
JP2870945B2 (ja) 誘導加熱調理器
JPH11220877A (ja) スイッチング電源装置
US3394272A (en) Pulse generator
JPS5953747B2 (ja) 線路インタラプシヨン装置
US7057355B2 (en) Drive circuit for operating at least one lamp in an associated load circuit
SU1429099A1 (ru) Ключевой регул тор напр жени посто нного тока с защитой от перегрузки по току
JP2548342B2 (ja) オートストロボ装置
KR100219095B1 (ko) 슬롭 보상회로와 이를 포함하는 스위치 모드 파워 서플라이및 그 방법
JPS5829635Y2 (ja) 同期発振回路
KR890004481B1 (ko) 발광소자 구동회로
SU1190494A1 (ru) Формирователь импульсов
EP0249055A2 (en) Power amplifiers for driving inductive loads
JP2520466B2 (ja) 時定数回路
JPH01192213A (ja) 電圧制御発振回路
KR890004480B1 (ko) 발광소자 구동회로
RU1812631C (ru) Транзисторный ключ
JP2664295B2 (ja) ゲートターンオフサイリスタのゲート回路
KR790001139Y1 (ko) 스위칭 회로