JPH01130280A - 集積回路パラメータ抽出装置 - Google Patents
集積回路パラメータ抽出装置Info
- Publication number
- JPH01130280A JPH01130280A JP62288757A JP28875787A JPH01130280A JP H01130280 A JPH01130280 A JP H01130280A JP 62288757 A JP62288757 A JP 62288757A JP 28875787 A JP28875787 A JP 28875787A JP H01130280 A JPH01130280 A JP H01130280A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- inter
- integrated circuit
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 13
- 238000012545 processing Methods 0.000 abstract description 4
- 238000004088 simulation Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路の性能検証に関し、設計された集積
回路のレイアウトパターンより、回路ノζラメータを抽
出するだめの集積回路パラメータ抽出装置に関するもの
である。
回路のレイアウトパターンより、回路ノζラメータを抽
出するだめの集積回路パラメータ抽出装置に関するもの
である。
従来の技術
ＬＳＩ技術の進歩に伴い、ＬＳＩは高集積化。
複雑化してきている。そのためＬＳＩのレイアウト・パ
ターン検査装置の役割がますます重要になってきている
。回路シミュレーション等のレイアウト・パターン検査
を行うためには、レイアウト・パターンから、トランジ
スタサイズ、容量値、抵抗値等の回路パラメータを抽出
しなければならない。
ターン検査装置の役割がますます重要になってきている
。回路シミュレーション等のレイアウト・パターン検査
を行うためには、レイアウト・パターンから、トランジ
スタサイズ、容量値、抵抗値等の回路パラメータを抽出
しなければならない。
従来の集積回路のパラメータ抽出装置について、第６図
に示す。まず集積回路のレイアウト・パターンから、回
路素子の認識を行い、次に前記回路素子のトランジスタ
レベルの接続関係の追跡を行い、次に前記集積回路のレ
イアウト・パターンより、トランジスタサイズ、容量値
、抵抗値等の回路パラメータの抽出を行い、回路情報を
出力する。
に示す。まず集積回路のレイアウト・パターンから、回
路素子の認識を行い、次に前記回路素子のトランジスタ
レベルの接続関係の追跡を行い、次に前記集積回路のレ
イアウト・パターンより、トランジスタサイズ、容量値
、抵抗値等の回路パラメータの抽出を行い、回路情報を
出力する。
この回路情報を用いて、回路シミュレーション等を行い
、集積回路の性能検証を行うことができる。
、集積回路の性能検証を行うことができる。
特に近年、ＬＳＩ配線の断面形状は、集積度をＬげるた
め、配線の幅が配線の厚さに比べ、著しく細く形成され
るようになってきており、二次元上に配置された各配線
間の寄生容量の回路動作に与える影響が、問題になって
きている。第６図に示す１μｍ角の配線６０１〜６０４
において、両側に配線が接する場合には、配線間容量が
配線と基板との間の容量の４０％にも達する。従来、配
線間容量の計算のために例えば、築添他、電子通信学会
論文誌、’８５ ／ ６ ＶＯＬ 、 Ｊ ６８−Ｄ
＆ ６、Ｐ１３４４−Ｐ１３５１に記載されているよう
な、平面走査法の一種である仮想スリット法を用いて、
次のような計算を行っていた。まずラテラル辺（配線間
容量が発生する、−如する異なる電位の゛配線側面部）
を探索し、ラテラル辺の長さり、配線間隔Ｓ、単位容量
値Ｃを用い、次式を用いて配線間容量の計算を行う。
め、配線の幅が配線の厚さに比べ、著しく細く形成され
るようになってきており、二次元上に配置された各配線
間の寄生容量の回路動作に与える影響が、問題になって
きている。第６図に示す１μｍ角の配線６０１〜６０４
において、両側に配線が接する場合には、配線間容量が
配線と基板との間の容量の４０％にも達する。従来、配
線間容量の計算のために例えば、築添他、電子通信学会
論文誌、’８５ ／ ６ ＶＯＬ 、 Ｊ ６８−Ｄ
＆ ６、Ｐ１３４４−Ｐ１３５１に記載されているよう
な、平面走査法の一種である仮想スリット法を用いて、
次のような計算を行っていた。まずラテラル辺（配線間
容量が発生する、−如する異なる電位の゛配線側面部）
を探索し、ラテラル辺の長さり、配線間隔Ｓ、単位容量
値Ｃを用い、次式を用いて配線間容量の計算を行う。
（配線間容量）＝ＬｘＣ／Ｓ ・・・・・・（
１）次に、第３図、第４図を用いて、従来の斜めのレイ
アウト・パターンを含む集積回路の配線間容量計算方法
の説明図を示す。集積回路のレイアウト・パターンが斜
め配線を含む場合には、まず第３図のように、水平、垂
直の配線エツジ（配線の側面部）のみ集め、仮想スリッ
ト法を用いて、ラテラル辺の探索を行い、ラテラルな水
平の辺３１１゜３１２と水平な辺３２１．３２２を見つ
け出し、式（１）を用いて、異なる電位の配線３０１と
配線３０２の配線間容量の計算を行う。次に、′：ＰＪ
４図のように、斜めの配線エツジ（配線の側面部）のみ
集め、斜め辺と直行する方向のスリットを用いて仮想ス
リット法を実行し、ラテラル辺の探索を行い、ラテラル
な辺４１１，４１２を見つけ出し、式（１）を用いて、
異なる電位の配線３０１と配線３０２の配線間容量の計
算を行う。
１）次に、第３図、第４図を用いて、従来の斜めのレイ
アウト・パターンを含む集積回路の配線間容量計算方法
の説明図を示す。集積回路のレイアウト・パターンが斜
め配線を含む場合には、まず第３図のように、水平、垂
直の配線エツジ（配線の側面部）のみ集め、仮想スリッ
ト法を用いて、ラテラル辺の探索を行い、ラテラルな水
平の辺３１１゜３１２と水平な辺３２１．３２２を見つ
け出し、式（１）を用いて、異なる電位の配線３０１と
配線３０２の配線間容量の計算を行う。次に、′：ＰＪ
４図のように、斜めの配線エツジ（配線の側面部）のみ
集め、斜め辺と直行する方向のスリットを用いて仮想ス
リット法を実行し、ラテラル辺の探索を行い、ラテラル
な辺４１１，４１２を見つけ出し、式（１）を用いて、
異なる電位の配線３０１と配線３０２の配線間容量の計
算を行う。
発明が解決しようとする問題点
以上のような配線間容量の計算方法では、水平及び垂直
のラテラル辺探索以外に斜め辺に対して別の計算ステッ
プが必要になり、多大なメモリ使用量と処理時間を消費
することになり、扱えるレイアウト・パターンの規模や
性質が制限されるという問題点を有していた。また、斜
め配線と水平。
のラテラル辺探索以外に斜め辺に対して別の計算ステッ
プが必要になり、多大なメモリ使用量と処理時間を消費
することになり、扱えるレイアウト・パターンの規模や
性質が制限されるという問題点を有していた。また、斜
め配線と水平。
垂直配線間の配線間容量を、高精度に抽出することは、
従来のアルゴリズムでは不可能であった。
従来のアルゴリズムでは不可能であった。
本発明は、かかる点に鑑みてなされたもので、一度のス
リット走査処理で配線間容量が計算できる、回路パラメ
ータ抽出装置を提供することを目的としている。
リット走査処理で配線間容量が計算できる、回路パラメ
ータ抽出装置を提供することを目的としている。
問題点を解決するだめの手段
本発明は上記目的を達成するため、斜め辺を水平及び垂
直の辺に分解することにより、一度のスリット走査処理
で配線間容量が計算できるよう回路パラメータ抽出装置
を構成したものである。
直の辺に分解することにより、一度のスリット走査処理
で配線間容量が計算できるよう回路パラメータ抽出装置
を構成したものである。
作用
本発明は上記した構成によシ、任意角度のレイアウト・
パターンに対する配線間容量の計算を、一度のスリット
走査で行うことができる。
パターンに対する配線間容量の計算を、一度のスリット
走査で行うことができる。
実施例
本発明の実施例である集積回路パラメータ抽出装置につ
いて、図面によシ説明する。
いて、図面によシ説明する。
第１図は本発明の第一の実施例における、集積回路パラ
メータ抽出装置の概略構成図である。まず集積回路のレ
イアウト・パターンから、回路素子の認識を行い、次に
前記回路素子のトランジスタレベルの接続関係の追跡を
行い、次に前記集積回路のレイアウト・パターンより、
トランジスタサイズ、容量値、抵抗値等の回路パラメー
タの抽出を行い、回路情報を出力する。この回路情報を
用いて、回路シミュレーション等を行い、集積回路の性
能検証を行うことができる。本実施例においては、斜め
配線の配線間容量の計算を、水平。
メータ抽出装置の概略構成図である。まず集積回路のレ
イアウト・パターンから、回路素子の認識を行い、次に
前記回路素子のトランジスタレベルの接続関係の追跡を
行い、次に前記集積回路のレイアウト・パターンより、
トランジスタサイズ、容量値、抵抗値等の回路パラメー
タの抽出を行い、回路情報を出力する。この回路情報を
用いて、回路シミュレーション等を行い、集積回路の性
能検証を行うことができる。本実施例においては、斜め
配線の配線間容量の計算を、水平。
垂直の配線といっしょに計算できるようにするため、斜
めエツジを、水平、垂直の辺に分解するための、斜め配
線分解部を設けた。
めエツジを、水平、垂直の辺に分解するための、斜め配
線分解部を設けた。
第２図は、本実施例において、異なる電位の配線１０１
と配線１０２の、斜め配線部分の配線間容量の計算を行
うためにまず、斜め辺１１１を水平の辺１１２と垂直の
辺１１３に分解する。同様に斜め辺１２１を水平の辺１
２２と垂直の辺１２３に分解する。次に全エツジに対し
て仮想スリット法を用いれば、ラテラルな水平の辺１１
２ 、１２２とラテラルな垂直の辺１１３，１２３が見
つかり、式（１）を用いて配線間容量を計算できる。
と配線１０２の、斜め配線部分の配線間容量の計算を行
うためにまず、斜め辺１１１を水平の辺１１２と垂直の
辺１１３に分解する。同様に斜め辺１２１を水平の辺１
２２と垂直の辺１２３に分解する。次に全エツジに対し
て仮想スリット法を用いれば、ラテラルな水平の辺１１
２ 、１２２とラテラルな垂直の辺１１３，１２３が見
つかり、式（１）を用いて配線間容量を計算できる。
また、第７図は本発明の第二の実施例を示す。
異なる電位の配線７０１と配線７０２の配線間容量の計
算を行うためまず、斜め辺７１２を水平の辺７２１と垂
直の辺７２２に分解し、仮想スリット法を用いて、ラテ
ラルな水平の辺７１４，７１１と水平の辺７１４ 、７
１２と水平の辺７１４゜７１３を見つけ出し、式（１）
を用いて、配線間容量を計算すればよい。
算を行うためまず、斜め辺７１２を水平の辺７２１と垂
直の辺７２２に分解し、仮想スリット法を用いて、ラテ
ラルな水平の辺７１４，７１１と水平の辺７１４ 、７
１２と水平の辺７１４゜７１３を見つけ出し、式（１）
を用いて、配線間容量を計算すればよい。
本実施例によれば、任意角度のレイアウト・パターンか
らの配線間容量の抽出を、一度のスリット走査で行うこ
とができるという効果がある。
らの配線間容量の抽出を、一度のスリット走査で行うこ
とができるという効果がある。
発明の効果
本発明によれば、任意角度のレイアウト・パターンから
の配線間容量の抽出を、一度のスリット走査で行うこと
ができる。
の配線間容量の抽出を、一度のスリット走査で行うこと
ができる。
第１図はこの発明に係る集積回路パラメータ抽出装置に
よる処理フローの概略図、第２図は本発明の第一の実施
例における斜め配線に対する配線間容量の抽出方法の説
明図、第３図は従来の水平。 垂直配線に対する配線間容量の抽出方法の説明図、第４
図は従来の斜め配線に対する配線間容量の抽出方法の説
明図、第５図は従来の集積回路パラメータ抽出装置によ
る処理フローの概略図、第６図は配線パターンの断面図
、第７図は本発明の第二の実施例の説明図である。 １０１．１０２・・・・・・配線、１１１，１２１・・
・・・・斜め辺、１１２，１２２・・・・・・水平辺、
１１３゜１２３・・・・・・垂直辺。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ＼ １０２配線 第３図 、？０２ 第４図 第５図 第 ６ 図 第７図
よる処理フローの概略図、第２図は本発明の第一の実施
例における斜め配線に対する配線間容量の抽出方法の説
明図、第３図は従来の水平。 垂直配線に対する配線間容量の抽出方法の説明図、第４
図は従来の斜め配線に対する配線間容量の抽出方法の説
明図、第５図は従来の集積回路パラメータ抽出装置によ
る処理フローの概略図、第６図は配線パターンの断面図
、第７図は本発明の第二の実施例の説明図である。 １０１．１０２・・・・・・配線、１１１，１２１・・
・・・・斜め辺、１１２，１２２・・・・・・水平辺、
１１３゜１２３・・・・・・垂直辺。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ＼ １０２配線 第３図 、？０２ 第４図 第５図 第 ６ 図 第７図
Claims (1)
- 入力された集積回路のレイアウトパターンをもとに、回
路素子の認識を行う手段と、前記回路素子のトランジス
タレベルの接続関係を追跡する手段と、前記集積回路の
レイアウトパターンより、トランジスタサイズ、容量値
、抵抗値等の回路パラメータ抽出手段とを備え、前記回
路パラメータ抽出手段で斜め辺を水平、垂直の辺に分解
し、一度のスリット走査で、任意角度の配線パターンよ
り配線間容量を抽出することを特徴とする集積回路パラ
メータ抽出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288757A JPH01130280A (ja) | 1987-11-16 | 1987-11-16 | 集積回路パラメータ抽出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288757A JPH01130280A (ja) | 1987-11-16 | 1987-11-16 | 集積回路パラメータ抽出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01130280A true JPH01130280A (ja) | 1989-05-23 |
Family
ID=17734312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288757A Pending JPH01130280A (ja) | 1987-11-16 | 1987-11-16 | 集積回路パラメータ抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01130280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554092A (ja) * | 1991-08-22 | 1993-03-05 | Mitsubishi Electric Corp | 論理シミユレーシヨン装置 |
| US5655928A (en) * | 1994-10-19 | 1997-08-12 | Yazaki Corporation | Incomplete engagement detecting structure in a connector |
-
1987
- 1987-11-16 JP JP62288757A patent/JPH01130280A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554092A (ja) * | 1991-08-22 | 1993-03-05 | Mitsubishi Electric Corp | 論理シミユレーシヨン装置 |
| US5655928A (en) * | 1994-10-19 | 1997-08-12 | Yazaki Corporation | Incomplete engagement detecting structure in a connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061508A (en) | Modeling and processing of on-chip interconnect capacitance | |
| Weste | Virtual grid symbolic layout | |
| US7530039B2 (en) | Methods and apparatus for simulating distributed effects | |
| JP2531282B2 (ja) | クロスト―ク検証装置 | |
| CN109271704B (zh) | Cad户型窗体识别方法及cad户型窗体识别装置 | |
| CN107038271A (zh) | 用于分析互连工艺变化的方法 | |
| US6587997B1 (en) | Automatic resistance and capacitance technology file generator for multiple RC extractors | |
| CN110196984B (zh) | 一种高速宽频带建模方法、系统、装置及存储介质 | |
| Koren et al. | A statistical study of defect maps of large area VLSI IC's | |
| CN114077815A (zh) | 一种围栅器件的设计方法和装置 | |
| JPH01130280A (ja) | 集積回路パラメータ抽出装置 | |
| Losleben et al. | Topological analysis for VLSI circuits | |
| JP2002535752A (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
| US20150178441A1 (en) | Method for wire widening in circuit routing system | |
| US6969952B2 (en) | System and method for automatically routing power for an integrated circuit | |
| US6691292B2 (en) | Integrated circuit and layout method for the same using blank area of macrocell | |
| JP2002164432A (ja) | 半導体回路抽出装置、自動配置配線装置、およびその方法、ならびにライブラリ流通システム | |
| JP2638276B2 (ja) | 電子回路の配線間容量の算出方法 | |
| JPS63129466A (ja) | 回路接続検査装置 | |
| Roettcher et al. | HIPARE: Circuit and parameter extraction from mask layout data | |
| Ferreira et al. | LASCA-interconnect parasitic extraction tool for deep-submicron ic design | |
| JPS6118166A (ja) | レイアウトのコンパクシヨン方式 | |
| JP3247453B2 (ja) | 集積回路マスクパターンからの回路接続情報抽出方法 | |
| JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| Yoshida et al. | PANAMAP-B: A mask verification system for bipolar IC |