JPH01125924A - 誘電体分離基板の製造方法 - Google Patents

誘電体分離基板の製造方法

Info

Publication number
JPH01125924A
JPH01125924A JP28506487A JP28506487A JPH01125924A JP H01125924 A JPH01125924 A JP H01125924A JP 28506487 A JP28506487 A JP 28506487A JP 28506487 A JP28506487 A JP 28506487A JP H01125924 A JPH01125924 A JP H01125924A
Authority
JP
Japan
Prior art keywords
mold
substrate
semiconductor
groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28506487A
Other languages
English (en)
Inventor
Taiji Usui
臼井 太二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28506487A priority Critical patent/JPH01125924A/ja
Publication of JPH01125924A publication Critical patent/JPH01125924A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は誘電体分離基板の製造方法に関する。
〔従来の技術〕
IC:、LSI等の半導体装置においては、素子間を分
離した構造とするため1例えば第2図に示す如き誘電体
分離基板が用いられる。同図にお&Nで1は分離された
単結晶シリコン層、2はSin。
層、3は多結晶シリコン層である。
第3図は本出願人が特願昭61−231315号として
先に提案した斯かる誘電体分離基板の製造装置を表わし
ている。同図において12はるつぼであり、内部に溶融
シリコン11が入れである。
13はヒータであり、溶融シリコン11が固化しないよ
うに加熱している。14はロートであり、溶融シリコン
11を注ぎ口15から鋳型16内に流し込む、鋳型16
は上型17と下型18とから構成されている。下型18
には窪み22が形成されており、そこに単結晶シリコン
基板♀l(第2図における単結晶シリコン層1に対応す
る)を装填するようになっている。19はヒータであり
、鋳型16(単結1シリコン基板21)を加熱し、溶融
シリコン11が製造途中において固化するのを防止して
いる。
しかして単結晶シリコン基板21の一方の主表面はアル
カリ性のエツチング液でエツチングされ。
7字状の溝が形成される。この表面に絶縁分離膜である
Sin、層2が熱酸化、CVD等の方法で形成される。
このSin、層2の上に多結晶シリコンM3が第3図の
装置を用いて形成される。
S io、層2が形成された基板21は、Sin、層2
を上にして下型18の窪み22に装填される。
下型18の上に上型17を覆わせたとき、上型17とS
 io、層2との間には所定の空間が形成されるように
なされている。従って鋳型16を回転し。
注ぎ口15から溶融シリコン11を注入すると、円心力
により溶融シリコン11が窪み22内に流れ込み、基板
21上に層を形成する。この注入は溶融シリコン11の
酸化を防止するため不活性雰囲気中で行ねれる。
その後鋳型16を冷却し、溶融シリコン11を固化させ
、多結晶シリコン層3を形成する。さらに基板21をS
in、層2が露出するまで研磨することにより、第2図
に示すように分離された単結晶シリコン層1を形成する
〔発明が解決しようとする問題点〕
このように先の提案においては不活性ガス中において溶
融シリコン11を注入するようにしているので、本来な
ら上型17と下型18の間隙から抜は出るはずの不活性
ガスが鋳型16の窪み22内に残留することがあった。
その結果その部分に溶融シリコン11が注入されず、溝
の一部に空隙が形成されたり1時にはその部分に多結晶
シリコン層自体が形成されない場合があった。このよう
な誘電体分離基板はその後の製造工程で破損することが
多く1歩留まりが悪くなる。
本発明は斯かる状況に鑑み創案されたものであり、歩留
まりを改善するものである。
〔問題点を解決するための手段〕
本発明の誘電体分離基板の製造方法は、半導体基板に溝
を形成する工程と、半導体基板の溝を形成した面に絶縁
層を形成する工程と、絶縁層の上に所定の空間ができる
ように半導体基板を鋳型中に装填する工程と、鋳型中を
脱気して、実質的に真空状態にする工程と、真空状態に
された鋳型中に溶融した半導体を注入する工程と、鋳型
を冷却し、溶融した半導体を固化する工程とを有するこ
とを特徴とする。
〔作用〕
半導体基板上にエツチング等により例えば7字状の溝が
形成される。溝が形成された表面には5102等よりな
る絶縁層が形成される。絶縁層が形成された基板は鋳型
中に装填される。少なくとも鋳型の内部は脱気され、実
質的に真空状態にされる。その中に溶融した半導体が注
入され、冷却、固化される。
従って溶融半導体がガスにより注入されない部分が形成
されることがなく、歩留りを向上させることができる。
〔実施例〕
第4図は本発明の誘電体分離基板の製造工程を表わして
いる。先ず(100)を面方位とする単結晶シリコン基
板51が用意され、その主表面(実施例の場合は全表面
)に熱拡散、CvD等により、例えばSio、等よりな
る絶縁膜52が形成される。
一方の主表面側の絶縁膜52には5通常のホトリソエツ
チング処理により所定のパターンが形成される(第4図
(a ))。
次にバターニングされた絶Jl膜52をマスクとしてア
ルカリ系のエツチング液により基板51をエツチングし
、略V字状の溝53を形成する(第4図(b))。
その後絶縁膜52は全面エツチングされ、除去される。
そして少なくとも溝53を含、む表面(実施例の場合は
全表面)に、SiO□等の分離絶縁膜(絶縁層)54が
熱酸化、CVD等の方法で形成される(第4図(Q))
分離絶縁膜54が形成された基板51は第1図に示す如
き製造装置に装填される。
第1図において31はヒータであり、石英等よりなるロ
ート34内に貯蔵されている溶融シリコン33を固化し
ないように加熱する。35はロート34を支持する支持
台であり、カーボン又はカーボン上にSiCをコートし
た材料により構成される、36は三方コック等のコック
であり、注ぎ口38をロート34側又は排気口37側に
切り替え連通させる。
41は上型39と下型40とよりなる鋳型であり、支持
台35と同様にカーボン又はカーボン上にSiCをコー
トした材料等により構成される。
上型39と下型40には相互に接合するテーパ面42と
43が各々の外周に形成されている。鋳型41にはテー
パ面42.43の密着性、基板51の剥離性等を考慮し
て、Altos微粉をコートすることも可能である。3
2は鋳型41を加熱するヒータである。
分離絶縁膜54が形成された基板51は下型40内に溝
53を上にして装填される。基板51が装填されると下
型40は上昇され、そのテーパ面43が上型39のテー
パ面42と雨着、接合される。テーパ面42.43はこ
の密着性を良好にする機能を有している1次にコック3
6が操作され。
注ぎ口38が排気口37と連通される0図示しないロー
タリポンプ等により排気口37及び注ぎ口38を介して
鋳型41の内部の空気が排気され。
実質的に真空状態にされる。高真空であることが望まし
いが、10Torr程度の気圧であれば本発明は実施可
能である。あるいはまた10Torr程度の気圧であれ
ば、鋳型41内に不活性ガスを導入するようにしてもよ
い、そのようにすれば大気中の残留ガスによる汚染が除
かれるため、より高純度の多結晶シリコン層の製造が可
能となる。
鋳型41内を充分な圧力まで脱気した後、コック36を
操作し、注ぎ口38をロート34側に連通させる。ヒー
タ31により例えば14零〇℃以上の温度に加熱され、
溶融している溶融シリコン33は注ぎ口38を介して鋳
型41内に注入される。下型40に装填された基板51
と上型39との間には所定の空間が形成されるように調
整されているので1wI融シリコン33が基板51(分
離絶縁膜54)上に滴下、塗布される。鋳型41(基板
51)はヒー″!I32により例えば1000℃以上の
温度に加熱されているため、また鋳型41の内部は実質
的に真空状態(充分低い気圧)にされているため、溶融
シリコン33は途中で固化せず、基板51の全体にまん
べんなく塗布される。
基板51の全体に溶融シリコン33が塗布されたとき、
ヒータ32による加熱温度が低下され。
鋳型41は冷却される。その結果溶融シリコン33が固
化し、多結晶シリコン層55が形成される(第4図(d
))。
多結晶シリコン層55が形成されたとき、基板51は鋳
型41から取り出される。このとき鋳型41の内部にA
1.O,等の微粉剥離剤を予め塗布しておくと、剥離が
容易となる。また下型40を下降させて上型39と分離
する前にヒータ32により短時間再加熱し、コック36
の周辺に付着している固化した多結晶シリコンの表面を
軟化させると剥離が容易となる。
鋳型41から取り出された基板51は研磨される。多結
晶シリコン層55側を研磨することにより、注ぎ口38
に対応して形成された突起が除去される。また基板51
側を、溝53上に形成された分離絶縁膜54が露出する
まで研磨することにより、単結晶シリコン層51を分離
することができる(第4図(e))、第4図(e)にお
ける単結晶シリコン基板51.分離絶縁H54及び多、
結晶シリコン層55は、第2図における単結晶シリコン
層1、Sin、層2及び多結晶シリコン層3に各々対応
している。
尚以上においては鋳型41内の空気のみを脱気するよう
にしたが、装置全体を所定の部材で囲繞し、その中を脱
気するようにしてもよい。
【発明の効果〕
以上の如く本発明によれば、溶融半導体の滴下を実質的
に真空中で行うようにしたので、その深さ、形状等に拘
らず、溶融半°導体を過不足なく溝に注入、充填するこ
とができる。従って空隙の形成が防止され、部留まりが
向上する。
【図面の簡単な説明】
第1に!1は本発明の製造装置の断面図、第2図は誘電
体分離基板の断面図、第3図(a)は従来の製造装置の
断面図、第3図(b)はその下型の平面図、第4図は本
発明の製造工程を説明する誘電体分離基板の断面図であ
る。 1・・・単結晶シリコン層 2・・・S io、層  ′ 3・・・多結晶シリコン層 11・・・溶融シリコン 12・・・るつぼ 13・・・ヒータ 14・・・ロート 15・・・注ぎ口 16・・・鋳型 17・・・上型 18・・・下型 19・・・ヒータ 21・・・単結晶シリコン基板 22・・・窪み 31.32・・・ヒータ 33・・・溶融シリコン 34・・・ロート 35・・・支持台 36・・・コック 37・・・排気口 38・・・注ぎ口 39・・・上型 40・・・下型 41・・・鋳型 42.43・・・テーパ面 51・・・単結晶シリコン基板 52・・・絶縁膜 53・・・溝 54・・・分離絶縁膜 55・・・多結晶シリコン層 特許出願人 沖電気工業株式会社

Claims (1)

  1. 【特許請求の範囲】  半導体基板に溝を形成する工程と、 該半導体基板の該溝を形成した面に絶縁層を形成する工
    程と、 該絶縁層の上に所定の空間ができるように該半導体基板
    を鋳型中に装填する工程と、 該鋳型中を脱気して、実質的に真空状態にする工程と、 真空状態にされた該鋳型中に溶融した半導体を注入する
    工程と、 該鋳型を冷却し、溶融した該半導体を固化する工程とを
    有することを特徴とする誘電体分離基板の製造方法。
JP28506487A 1987-11-11 1987-11-11 誘電体分離基板の製造方法 Pending JPH01125924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28506487A JPH01125924A (ja) 1987-11-11 1987-11-11 誘電体分離基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28506487A JPH01125924A (ja) 1987-11-11 1987-11-11 誘電体分離基板の製造方法

Publications (1)

Publication Number Publication Date
JPH01125924A true JPH01125924A (ja) 1989-05-18

Family

ID=17686690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28506487A Pending JPH01125924A (ja) 1987-11-11 1987-11-11 誘電体分離基板の製造方法

Country Status (1)

Country Link
JP (1) JPH01125924A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013043625A1 (en) * 2010-05-25 2013-03-28 Mossey Creek Solar, LLC Method of producing a semiconductor
US20170103886A9 (en) * 2010-05-25 2017-04-13 Mossey Creek Technologies Inc. Method for Producing a Semiconductor Using a Vacuum Furnace

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013043625A1 (en) * 2010-05-25 2013-03-28 Mossey Creek Solar, LLC Method of producing a semiconductor
US8420515B2 (en) 2010-05-25 2013-04-16 Mossey Creek Solar, LLC Method of producing a solar cell
US8765036B2 (en) 2010-05-25 2014-07-01 Mossey Creek Solar, LLC Method of producing a semiconductor
US20170103886A9 (en) * 2010-05-25 2017-04-13 Mossey Creek Technologies Inc. Method for Producing a Semiconductor Using a Vacuum Furnace
US9908282B2 (en) * 2010-05-25 2018-03-06 Mossey Creek Technologies, Inc. Method for producing a semiconductor using a vacuum furnace

Similar Documents

Publication Publication Date Title
JPH11121310A (ja) 半導体基板の製造方法
JPH01125924A (ja) 誘電体分離基板の製造方法
US3902936A (en) Germanium bonded silicon substrate and method of manufacture
JPH0570959A (ja) プラズマcvd装置用電極及びその形成方法
JPH01305534A (ja) 半導体基板の製造方法
JP2004122150A (ja) 金属−セラミックス複合部材製造用鋳型及び製造方法
JPS61234547A (ja) 半導体基板の製造方法
JPH02161746A (ja) 誘電体分離基板の製造方法
JPH04245662A (ja) 半導体装置の製造方法
JPH0352250A (ja) 誘電体分離基板の製造方法
JPS618942A (ja) 半導体装置の製造方法
JPS5929439A (ja) 半導体装置の絶縁分離方法
JPS5980940A (ja) 絶縁物分離基板の製造方法
JPS618941A (ja) 半導体装置の製造方法
JP2974433B2 (ja) 半導体装置の製造方法
JPH01286423A (ja) 半導体装置の製造方法
JPH0193147A (ja) 半導体装置の製造方法
JPH0314767B2 (ja)
JPH04118922A (ja) 半導体装置の製造方法
JPH0218927A (ja) 多結晶シリコン薄膜基板の製造方法
JPS63213941A (ja) 誘電体分離基板の製造方法
JPS6388838A (ja) 誘電体分離基板の製造方法
JPS5963739A (ja) 半導体装置の絶縁分離方法
JPH04287317A (ja) 成膜方法及び装置
JP3327977B2 (ja) 半導体基板の製造方法