JPH01120842A - 半導体の分離領域 - Google Patents

半導体の分離領域

Info

Publication number
JPH01120842A
JPH01120842A JP24219888A JP24219888A JPH01120842A JP H01120842 A JPH01120842 A JP H01120842A JP 24219888 A JP24219888 A JP 24219888A JP 24219888 A JP24219888 A JP 24219888A JP H01120842 A JPH01120842 A JP H01120842A
Authority
JP
Japan
Prior art keywords
trench
region
silicon
oxide layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24219888A
Other languages
English (en)
Other versions
JP2701881B2 (ja
Inventor
Uong-Sing Teng Clarence
クラレンス ウォン−シン テング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH01120842A publication Critical patent/JPH01120842A/ja
Application granted granted Critical
Publication of JP2701881B2 publication Critical patent/JP2701881B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 is上五且ユ11 本発明は、一般に半導体に関し、より詳細には、選択的
なシリコン成長を用いる活性デバイス間の分離トレンチ
及びその製法に関する。
′と のI − トレンチ分離は、半導体製作に用いて、活性デバイスを
電気的に互いに分離する。トレンチ弁口1を用いて、活
性デバイスを、「トレンチ」により分離した「堀」に形
成する。これらのトレンチは、シリコン基板の堀の間の
ところをエツチングすることにより形成する。エツチン
グした部分を分σJj材判で埋めて、堀の間の漏れを防
ぐ。典型的に11、追加の分離を提供するために、チャ
ネル・ストップ領域をトレンチの外側の壁面中に拡散さ
せる。
一般にCVDM!化物の再充填(レフィル)に関係する
、従来より開発されている1〜レンチの形成方法では、
トレンチをエツチングして、その後に、CVD酸化物被
着で再度埋める。この手続きには、特に、トレンチの幅
が最小特徴り・イズから任意に大ぎい幅まで様々で有り
得る、−膜内なフィールド分離の場合、幾つかの不利な
点がある。様々なトレンチを埋めるのに必要な酸化物の
早がトレンチの幅によって異なるので、トレンチを再度
埋める工程は、適切な再充填及び平坦化を達成するのに
複雑な段階を必要とする。現在の全てのCVD酸化物再
充填技術は、少なくとも2回のリソグラフィツク段階を
必要とし、また多くは、改良した平坦化のために、幾つ
かの複雑なプラズマ・エッチングエ稈を必要とする。
更に、厚い酸化物を用いて堀領域を分離するので、CV
DFi化物再充填技術は、故OA線損(Uに対する劣等
の抵抗を提供する。族04線により引き起こされるしき
い値電圧のシフトは、酸化物の厚さに強く依存し、典型
的には、酸化物の厚さの2乗或いは3乗に比例するとい
うことがよく知られている。従って、酸化物を比較的薄
くして、放射線損傷を阻止することが望ましい。しかし
、従来の分離構造は、堀の間の漏れを止めるために、通
常、約8,000オンゲスト0−ムの厚いフィールド酸
化物を有し、従って、放tJi線による[iを受けやす
い。更に、従来より開発されている工程に用いるCVD
酸化物は、熱成長酸化物よりも劣っており、更に一層、
放射線損傷を受けやすいことになる。
従って、−膜内なフィールド分離と両立できる、複雑な
工程段階を伴なわないトレンチ分離技術の必要性が産業
界に生じている。更に、トレンチ分離技術は、放射線損
傷に対する優れた保護を提供しなければならない。
問題点を解決するための手段 ここに開示する本発明により、従来の分離技術に関連す
る問題を実質的に除去する、集積回路の活性領域を分離
する方法及び装置を説明する。
本発明のトレンチ分離領域は、半導体材料中に形成した
トレンチを含む。側壁酸化物層を、熱成長或いは化学気
相成長技術を用いて、トレンチの側壁上に形成する。シ
リコン領域を、1〜レンチの底の部分の、露出した半導
体材料からシリコンを選択的に成長させることにより、
トレンチ内に形成する。
本発明のこの態様により、従来の分ば1技術より右利な
幾つかの技術点を提供する。第一に、この工程は、−回
のリソグラフィツク段階のみを必要とし、旦つ平坦化の
ためのプラズマ・エツチングを必要としない。第二に、
この工程は、活性領域の間の狭いトレンブーも広いトレ
ンチもどちらも有する回路設計に用いることができる。
第三に、この工程によれば、優れた分離をもって、0.
1マイクロメートルという微小技術に到達することがで
きる。第四に、この工程は、側壁酸化物が他の1−レン
チ分離技術に比べて薄いため、放射tIM損10に対し
て非常に抵抗性のある構造となる。第五に、この工程は
、活性領域への侵入、すなわち[バーズ・ピーク」を全
く生じない。
本発明の他の態様において、IJlj斜したトレンチを
形成し、チャネル・ストップ注入をトレンチの側面及び
底部に行なう。側壁酸化物を形成した後、更に追加のチ
ャネル・ストップ注入をトレンチの底部に行なう。
本発明のこの態様により、トレンチの側壁付近に形成さ
れる活性デバイスのソース及びドレイン領域との低?f
f圧接合降伏を防ぐために、トレンチの側壁を軽くドー
ピングするという利点を提供する。しかし、トレンチの
底部は重くドーピングしてデバイスの間の分離を増ヤす
本発明の他の実施例において、トレンヂ分子fi領域を
5ol(絶縁体の上のシリコン)材料の上に形成する。
本発明のこの態様により、放射線に対する優れた耐性を
提供する。
添付の図面に関連して、以下の説明を参照することによ
り、本発明及びその利点をより完全にllp解すること
ができるであろう。
火蓋1 本発明の好ましい実施例は、第1図乃至第10図の図面
を参照することにより最もよ(叩解され、図面中、同一
数字は様々な図面の類似部分及び相3部分に用いる。
第1図により、本発明に従ってトレンチ分離領域を形成
する第一の段階の断面図を説明する。この第一段階にお
いて、パッド酸化物層10を基板12の上に形成する。
典型として、このパッド酸化物層10は、シリコン褪板
12の上に、900度から950度の温度で、約350
オングストロームの深さに熱成長させる。パッド酸化物
層10を形成した後、窒化物層14を、パッド酸化物層
10の上に、約1400オングストロームの深さに形成
する。この窒化物層14は、低圧化学気相成f%(LP
GVD>技術を用いて形成することができる。
パッド酸化物層10及び窒化物層14を基板12の上に
形成した後、活性デバイスが上に形成されることになる
堀領域16をフォトレジスト層で[fするが、トレンチ
領域18は露出したままにする。堀領域16を覆うフォ
トレジスト層と共に、エツチングを窒化物層14及びパ
ッド酸化物層10ニfI!!iスが、ナルヘクならCH
F3/c2F6のエツチング溶液を用いるのがよい。パ
ッド酸化物層10及び窒化物層14のエツチングに続い
て、トレンチ領域18中の基板をエツチングする。この
基板は、フレオン11+N2のエツチング、或いはCF
4+02のエツチングを用いてエツチングすることがで
きる。どちらのエツチングでも、第1図に示すような内
側に傾斜するトレンチ18を生じることになる。その代
わりに、周知のエツチング溶液を用いて垂直なトレンチ
を形成することができる。しかし、以下に説明する理由
のため、傾斜したトレンチ18が好ましいであろう。
トレンチ18を形成しさえすれば、チャネル・ストップ
領域20をトレンチ18の側面22及び底部24に形成
する。チャネル・ストップ領域20は、ボロンの注入及
び拡散を用いて形成する3゜このボロン注入は、傾斜す
るトレンチ18を形成した場合に、トレンチ18の側面
22にチャネル・ストップ領域を形成するのに効果的で
ある。f−ヤネル・ストップ領域20を形成した後、フ
ォトレジストを窒化物層14の表面から除人する。伯の
技術も同様に、トレンチ18の側面22にチャネル・ス
トップ領域を形成するのに用いることができる。
第2図により、本発明の工程の第二の段階を説明するが
、この段階では、側1酸化物の形成及び第二のチャネル
・ストップ注入を行う。側壁酸化物26は、熱成長技術
がまたはCVD技術を用いて形成することがeきるが、
500−2.000オングストロームの厚さに形成すべ
きである。CVD技術を用いた場合、エツチングは、ト
レンチ18の側面22及び底部24だけでなく、窒化物
に414の上にも行われてしまう。しかし、放射線損傷
にかかわる理由のため、熱酸化物F426を成長させる
ことが好ましい。側壁酸化物層26を形成した後、異り
性エツチングをトレンチ18の底部24に施して、図示
のごとく、シリコンを底部24のところで露出させる。
異方性エツチング侵、追加のチャネル・ストップ注入を
底部領域24に施して、より淵いチャネル・ストップ領
域2oを形成する。追加のチャネル・ストップ注入の目
的は、トレンチ18の側面22が軽くドーピングしたチ
t・ネル・ストップ領域を右することを可能にする一方
、底部24のところの一層重くドーピングした領域を可
能にすることである。活性デバイスが堀16上に形成さ
れるので、また、トレンチ18の側面22上のチャネル
・ストップ領域26に密接してP影領域が形成されるの
で、低電圧接合降伏を防ぐために、N 領域の近隣のチ
ャネル・ストップ領域は軽くドーピングすることが好ま
しい。
第3図により、本発明の工程の第三の段階を説明するが
、この段階では、シリコンを形成して1−レンチ18を
埋める。シリコン或いはエピタキシ28を、露出した底
部24を「種」として用いて、トレンチ18内に選択的
に成長させる。このシリコンは、5tl(2CI2の溶
液を用いて成長さILることができる。この成長は選択
的なため、エピタキシ28は、トレンチ18内で底部2
4がら上方に成長するだけで、シリコン以外の材料から
は成長しない。エピタキシ28中にはデバイスが何も設
けられないので、また、堀16の間の漏れはエピタキシ
28に関連する欠点により影響を及ぼされないので、シ
リコンの質は主要な問題ではない。実際、エピタキシ2
8は、多結晶シリコンがまたは無定形シリコンのどちら
を用いても形成することが可能である。
本発明の工程の第四段階を第4図により説明する。この
段階で、約2.000オングストロームの薄いフィール
ド酸化物30をエピタキシ28の表面上に、側壁酸化物
層26と接続させて、成長させる。
第5図において、トレンチ分離領域を形成する最後の段
階を説明する。この段階では、窒化物層14を、HPO
2の溶液或いは他の適切なエラチング溶液を用いて取り
除く。その次に、最初のパッド酸化物層10を、ウェッ
ト・エツチングを用いて取り除く。この終了結果が、エ
ピタキシ領域28を取り囲む外側の周囲のチトネル・ス
トップ領域20と側壁酸化物26とフィールド酸化物層
30とを有するトレンチ分離領域32である。
m6図において、典型的なトランジスタ製作工程後のト
ランジスタ構造を説明する。この実施例において、ソー
ス及びドレイン領域34を、ゲート・ポリシリコン領[
36の下の堀領域16に形成する。ゲート側壁酸化物層
38により、ゲート・ポリシリコン領域36を取り囲む
。中間の(インターレベルの)酸化物層40を、堀領域
16及びトレンチ分離領域32の上部に形成する。中間
の酸化物層40をパターン形成し、エツチングして、金
属接続層42がソース及びドレイン領域34と接続する
のを可能にする。
第1図乃至第6図で説明した工程には、従来の分離技術
より有利な点が幾つかある。第一に、本発明の工程は、
堀領域16への殆どピロの侵入ずなわち[バーズ・ピー
クJを提供する。バーズ・ピークは、熱酸化中の、窒化
物層14ど基板12との間の酸化物の抑制されない成長
の結果であり、また成長した酸化物の厚さの関数である
。結果として、堀16のシリコン12の部分は、酸化物
が成長するにつれて消費され、そのため、堀16の質を
低下させてしまう。薄いフィールド酸化物30の厚さは
たった2000オンゲス1−ロームなので、バーズ・ピ
ークはほとんどピロである。
バーズ・ピークは、酸化物を成長さゼるというよりもむ
しろトレンチ18中に酸化物を被着することによる従来
より開発されている工程において減少することができた
が、酸化物の被着は、トレンチ18が様々な幅を右する
場合、平らでな(なる。その場合、酸化物は基板の表面
より上のレベルとはならず、複雑なマスキング段階なし
では平J口にすることが不可能である。
本発明はまた、放射線損傷に対し優れた抵抗性を示すと
いう利点ももつ。この優れた抵抗性は、主に、トレンチ
18の側面22に形成した薄い側壁酸化物26に帰因す
る。放射線への照射によるしきい値電圧のシフトは、酸
化物の厚さに強く依存し、より薄い酸化物が生じれば生
じるほど、より低い電圧シフトとなるということはよく
知られている。従来より開発されている工程は、トレン
チ18を酸化物で埋めて、堀16の1.1の漏れを止め
るので、放射線からの損fセを受番〕やすい。本発明で
は、フィールド酸化物30よりもむしろ薄い側壁酸化物
26がデバイスの漏れに影胃を与える。
側壁酸化物がより一層薄いため、放射線損傷に対する一
層の抵抗が提供される。
低数D4B感応性の第二の理由は、分離側?酸化物26
と基板電位との関係にかかわっている。側I!1.酸化
物26は、ゼロの電圧か負の電圧のどちらかである基板
電位と電気的に接続しているので、フィールドしきい値
電圧vtfがげ口近くまで減少した場合でも、トレンチ
分離領域32は作動する。
従来の分離構造では、ゲート或いは金属線は通常、フィ
ールド酸化物の上に置かれており、■1〔がゲート或い
はドレインの電圧以下に落ちた場合に、フィールドの下
にあるシリコン表面が反転してしまう原因となり、堀の
間の漏洩経路になる。
本発明の他の利点は、分離を犠牲にすることなく、0.
1マイクロメートルの小さい構造にスケイルすることが
できるということである。gio 。
2マイクロメートル、深さ0.95マイクロメートルの
ような少寸法のトレンチ分離構造のシミル−シコンを行
なうと、100ボルトという大きいフィールドしきい値
を示す結果になる。
本発明は、また、第1図に関連して説明した堀のパター
ン形成の段階である、マスキング段階−回のみを用いる
という利点を有する。他の分殖技術は、クリティカルな
段階を行なうだけでなく、少なくとも二回のマスクを用
いる。
第2図に関連して説明したように、トレンチのプロフィ
ールは軽くこぼして(ドーピングして)、異方性酸化物
Tツチングエ稈後の、低エネルギー、高濃度注入での、
トレンチ18の底部24への追加の不純物の任意の適応
と共に、側壁へのチャネル・ストップの適応を可能にす
ることができる。
底部がより31度であるチャネル・ストップ領域20を
形成することは、ソース及びドレイン注入領域34が置
かれることになる堀16の上部付近に軽いチャネル・ス
トップ領域を提供するという利点をもつ。低接合電圧降
伏が結果として生じ得るので、ソース及びドレイン注入
領域34付近のチャネル・ストップ濃度をυ1限するこ
とが望ましい。しかし、トレンチ18の底部24のとこ
ろには、低接合電圧降伏を生じる危険が何もなく、従っ
て、−層高い濃度のボロンが好ましい。
第7図乃至第10図に関連しで説明するように、本発明
の工程は、絶縁体の上のシリコン(So I )の材料
を用いて、放a4PAに対する耐性を更にずっと増やす
ことができる。さて、第7図を説明するが、同図では、
この工程の第一段階を説明する。
SOr材料は、シリコン基板44、シリコン基板44の
上に配置される絶縁体層46、及び絶縁体層46の上、
に形成されるシリコン層48とを含む。
この工程の最初の段階では、第1図に関連して説明した
ように、パッド酸化物層50をシリ」ン層48の上に形
成し、窒化物層52をパッド酸化物50の上に形成する
。堀領域54及びトレンヂ領域56を、フォトリソグラ
フィック技術を用いてパターン形成する。第1図に関連
して説明したにうに、窒化物層52及びパッド酸化物層
5oを、゛1ッヂングして、垂直な或いは傾斜したかの
どちらかのシリコンのエツチングを後に続ける。チャネ
ル・ストップ領域58を注入した侵、トレンチ56中の
絶縁体層46の部分を、適切なエツチング溶液を用いて
除去する。その次に、フォトレジストを堀領域54から
除去する。
第8図により、SOI材料と関係する本発明の工程の第
二段階を説明する。側壁酸化物60を、第2図に関連し
て説明したように、トレンチ56の側面及び底部に形成
する。異方性エツチングにより、トレンチ56の底部に
形成した酸化物を除去して、シリコン基板44を露出さ
せる。
第9図では、Sol材料と関係する本発明の第三段階を
説明する。シリコン・エピタキシ領域62を、第3図に
関連して説明したように、トレンチ56中に形成する。
従来通り、シリコン・エピタキシは多結晶か無定形のシ
リコンであり得る。
第10図により、SOI材料を用いる本発明のトレンチ
分離領域を形成する最後の段階を説明する。薄いフィー
ルド酸化物64を、堀領域54のパッド酸化物1i!7
50の間、シリコン・エピタキシ領域62の上に形成す
る。これは、トレンチ分離領域56を形成する最後の段
階である。完了後に、第6図で説明したように活性デバ
イスを堀領1j!54上に形成することができる。
本発明により、他の801分離技術、特に、シリコン層
48の部分を除去することによって堀を定めるメサ構造
に比べ、優れた利点を提供する1゜メサ構造では、堀の
間の分離は、絶縁体層46と、シリコン層48が除去さ
れるところの堀の間の空乏とにより提供される。しかし
、メジ+i’t 造には、幾つかの生来の不利がある。
第一に、この構造は、一般に好ましいとされる平坦な地
形を提供しない。
第二に、本発明の絶縁シリコン領域62は、前に述べた
ように、基板バイアスに結び付けられており、放射線損
傷に一層抵抗する構造を生じる。
以上に本発明の詳細な説明したが、添付の特、1′1語
求の範囲で定める本発明の精神及び範囲から離れること
な(、様々な変化、U換え、及び変更を行なうことがで
きるということを理解されたい。
以上の説明に関連して、更に、下記の項を開示する。
(1)  半導体デバイスが上に形成される隣接の堀領
域の間の分離領域であって、 隣接の堀領域の側面に形成して、堀領域を電気的に分離
する側壁酸化物層と、 隣接の堀領域と関連する側壁酸化物層の間に形成するシ
リコン領域とを含む分離領域。
(2)  第(1)項に記載した分離領域であって、更
に、ht記シリコン領域の上に置かれ、隣接の堀領域と
関連する側壁酸化物と接続している薄いフィールド酸化
物を含む分離領域。
(3)  第(1)項に記載した分離領域であって、更
に、隣接の堀領域の側面に注入したチャネル・ストップ
領域を含む分離領域。
(4)  第(1)項に記載した分離領域であって、更
に、隣接の堀領域の間に形成したチャネル・ストップ領
域を含む分離領域。
(5)  第(1)項に記載した分離領域であって、更
に、前記シリコン領域と電気的に接続する半導体領域を
含む分離領域。
(6)  第(5)項に記載した分離領域であって、更
に、前記シリコン領域と前記半導体領域との間に形成し
たチャネル・ストップを含む分離領域。
(1)  第(1)項に記載した分離領域において、前
記シリコン領域が多結晶シリコン材料を含むことを特徴
とする分離領域。
(8)  第(1)項に記載した分m領域において、前
記シリコン領域が無定形シリコン材料を含むことを特徴
とする分離領域。
(9)  半導体材料中に形成されるデバイス間に分離
領域を形成する方法が、 活性デバイス間にトレンチを形成する段階と、前記トレ
ンチの側壁上に酸化物層を形成する段階と、 前記側壁酸化物層の内部にシリコン領域を形成する段階
とを含む方法。
(10)第(9)項に記載した方法であって、更に、前
記半導体層の上にパッド酸化物層を形成する段階と、 前記酸化物層の上に窒化物層を形成する段階と、前記窒
化物層及びパッド酸化物層をエツチングして、前記トレ
ンチを定める段階とを含む方法1、(11)第(9)項
に記載した方法であって、更に、チャネル・ストップ領
域を前記トレンチの底部に注入する段階を含む方法。
(12)第(11)項に記載した方法であって、更に、
チャネル・ストップ領域を前記トレンチの側壁に注入す
る段階を含む方法。
(13)第(9)項に記載した方法であって、更に、チ
ャネル・ストップ領域を、側壁酸化物層を形成する前に
、前記トレンチの側壁及び底部に注入する段階と、 追加のチャネル・ストップをトレンチの底部に注入して
、トレンチの側面のところよりも、−層高い濃度のチャ
ネル・ストップがトレンチの底部のところに発生するよ
うにする段階とを含む方法。
(14)第(9)項に記載した方法であって、更に、前
記シリコン領域の上にフィールド酸化物層を形成する段
階を含む方法。
(15)第(9)項に記載した方法において、前記シリ
コン領域を形成する前記段階が、前記シリコンを、トレ
ンチの底部のところの半導体材料から選択的に成長させ
る段階を含むことを特徴とする方法。
(1G)第(9)項に記載した方法において、前記側壁
酸化物層を形成する前記段階が、前記トレンチ中に前記
酸化物層を熱成長させる段階を含むことを特徴とする方
法。
(11)  第(9)項に記載した方法において、前記
側壁酸化物層を形成する前記段階が、化学気相成長を用
いて前記酸化物層を被着する段階を含むことを特徴とす
る方法。
(18)半導体材料上の活性デバイス間に分離領域を形
成する方法が、 第一の酸化物層を半導体材料の上に形成する「2階と、 窒化物層を前記第一の酸化物材料の上に形成づる段階と
、 フォトリソグラフィック技術を用いてトレンチ領域を定
める段階と、 前記第一の酸化物層及び前記窒化物層を介して、半導体
材料中に、トレンチをエツチングする段階と、 ボロンを、前記トレンチの底部のところの、露出した半
導体材料中に注入する段階と、第二の酸化物層を前記ト
レンチの側壁及び底部に形成する段階と、 前記トレンチの底部に置かれる前記第二の酸化物層の前
記部分をエツチングして、下にある半導体材料の部分を
露出させる段階と、 露出した半導体材料からシリコンを成長させて、前記ト
レンチを実質的に埋める段階と、第三の酸化物層を前記
成長したシリコンの上に形成する段階とを含む方法。
(19)第(18)項に記載した方法であって、更に、
トレンチの側壁にボロンを注入する段階を含む方法。
(20)第(19)項に記載した方法であって、更に、
前記第二の酸化物層をエツチングする前記段階の後に、
トレンチの底部のところで露出する半導体材料中に追加
のボロンを注入する段階を含む方法。
(21)第(9)項に記載した方法により形成する分離
領域。
(22)第(18)項に記載した方法により形成する分
離。
(23)  トレンチ・フィールド分離gA域を活性デ
バイスの間に形成するが、パッド酸化物層10及び窒化
物v414を基板12上に形成して、フォトリソゲラフ
ィック技術を用いて、前記パッド酸化物層10及び窒化
物1114をエツチングして、トレンチ18を定めるこ
とにより行なう。トレンチ18を、活性デバイスが上に
形成される堀領域の間のところの基板(12)中にエツ
チングする。側v酸化物層26をトレンチの側壁22上
に形成し、シリコン28をトレンチ18の底部から選択
的に成長させて、トレンチ18を埋める。フィールドb
11化物wJ30をシリコン領域(28)の上に形成す
る。
追加的に、チャネル・ストップ領hi20をトレンチ1
8の側面22及び底部に形成することができる。
【図面の簡単な説明】
第1図は、本発明の第一段階の断面図で、同段階では、
第一の窒化物層と第一のパッド酸化物層をシリコン基板
の上に形成して、トレンチを、酸化物層と窒化物層、及
びその下にある基板を通して形成する。 第2図は、本発明の第二段階の断面図で、同段階では、
側壁酸化物層をトレンーチの側壁上に形成する。 第3図は、本発明の第三段階の断面図で、同段階では、
シリコンをトレンチ内に選択的に成長させる。 第4図は、本発明の第四段階の断面図で、同段階では、
薄くフィールド酸化物をトレンチ内に形成したシリコン
領域の上に形成する。 第5図は、本発明の第五段階の断面図で、同段階では、
窒化物層及びパッド酸化物層を基板から除去する。 第6図は、本発明の第六段階を示し、同段階では、デバ
イスをトレンチ分離領域の間の堀領域中に形成する。 第7図は、絶縁材料の上のシリコンと関連する本発明の
第一段階の断面図で、同段階では、トレンチ領域をSo
l材料の上に形成したパッド酸化物層と窒化物層とを通
してエツブーングする。 第8図は、801材料と関連する本発明の第二段階の断
面図で、同段階では、側壁酸化物層を1〜レンチの側壁
上に形成する。 第9図は、Sol材料とrgJ達する本発明の第三段階
の断面図で、同段階では、シリコンをトレンチ領域中に
選択的に成長させる。 第10図は、SOI材料と関連する本発明の第四段階の
断面図で、同段階では、薄くフィールド酸化物をトレン
チ中に形成したシリコン領域の上に形成する。 L久ユl立呈」 10:パッド酸化物層 12:!!板 14:窒化物層 16:堀領域 18:トレンチ領域 20:チャネル・ストップ領域 22ニドレンチ18の側面 24ニドレンチ18の底部 26:側1i11!化物 28:シリコン・エビタキシ 30:フィールド酸化物 32:トレンヂ分離領域 34:ソース及びドレイン領域 36:ゲー]・・ポリシリコン領域 38:ゲート側壁酸化物層 40:中間の酸化物層 42:金属接続層 44:シリコン基板 46:絶縁体層 48:シリコン層 50:バッド酸化物層 52:窒化物層 54:堀領域 56:トレンヂ領域 58:ヂャネル・ストップ領域 60:側壁酸化物 62:シリコン・エピタキシ領域 64:lいフィールド酸化物

Claims (2)

    【特許請求の範囲】
  1. (1)半導体デバイスが上に形成される隣接の堀領域の
    間の分離領域であつて、 隣接の堀領域の側面に形成して、堀領域を電気的に分離
    する側壁酸化物層と、 隣接の堀領域と関連する側壁酸化物層の間に形成するシ
    リコン領域とを含む分離領域。
  2. (2)半導体材料中に形成されるデバイス間に分離領域
    を形成する方法が、 活性デバイス間にトレンチを形成する段階と、前記トレ
    ンチの側壁上に酸化物層を形成する段階と、 前記側壁酸化物層の内部にシリコン領域を形成する段階
    とを含む方法。
JP63242198A 1987-09-28 1988-09-27 半導体の分離領域 Expired - Lifetime JP2701881B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10308387A 1987-09-28 1987-09-28
US103083 1987-09-28

Publications (2)

Publication Number Publication Date
JPH01120842A true JPH01120842A (ja) 1989-05-12
JP2701881B2 JP2701881B2 (ja) 1998-01-21

Family

ID=22293295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63242198A Expired - Lifetime JP2701881B2 (ja) 1987-09-28 1988-09-27 半導体の分離領域

Country Status (1)

Country Link
JP (1) JP2701881B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115280A1 (ja) * 2013-01-24 2014-07-31 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945195A (ja) * 1972-09-06 1974-04-30
JPS5683046A (en) * 1979-12-11 1981-07-07 Seiko Instr & Electronics Ltd Manufacture of integrated circuit
JPS6223128A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 素子分離領域の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945195A (ja) * 1972-09-06 1974-04-30
JPS5683046A (en) * 1979-12-11 1981-07-07 Seiko Instr & Electronics Ltd Manufacture of integrated circuit
JPS6223128A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 素子分離領域の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115280A1 (ja) * 2013-01-24 2014-07-31 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
CN105164812A (zh) * 2013-01-24 2015-12-16 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
JP5864784B2 (ja) * 2013-01-24 2016-02-17 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9640655B2 (en) 2013-01-24 2017-05-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2701881B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US5308784A (en) Semiconductor device and method for making the same
US5384280A (en) Method of manufacturing a semiconductor device isolated by a trench
EP0036111B1 (en) Method for making fine deep dielectric isolation
US6069058A (en) Shallow trench isolation for semiconductor devices
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
US6174754B1 (en) Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US5236861A (en) Manufacturing method of metal-insulator-semiconductor device using trench isolation technique
JPH0344419B2 (ja)
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
US6143623A (en) Method of forming a trench isolation for semiconductor device with lateral projections above substrate
CA2015891C (en) Method for forming variable width isolation structures
US5234861A (en) Method for forming variable width isolation structures
KR0157875B1 (ko) 반도체 장치의 제조방법
JPH02260660A (ja) Mos型半導体装置の製造方法
US5849625A (en) Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
EP0272491B1 (en) Deep trench isolation with surface contact to substrate
US5877540A (en) Epitaxial-base bipolar transistor
KR100360319B1 (ko) 에스오아이 병합형 로직 디램용 트렌치의 성형 방법
JPS60208843A (ja) 半導体装置の製造方法
JPH01120842A (ja) 半導体の分離領域
US6261966B1 (en) Method for improving trench isolation
JPS58200554A (ja) 半導体装置の製造方法
JPH07183370A (ja) 半導体装置の製造方法
JP3190144B2 (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

EXPY Cancellation because of completion of term