JPH01120125A - Method for testing a/d converting function - Google Patents

Method for testing a/d converting function

Info

Publication number
JPH01120125A
JPH01120125A JP27796887A JP27796887A JPH01120125A JP H01120125 A JPH01120125 A JP H01120125A JP 27796887 A JP27796887 A JP 27796887A JP 27796887 A JP27796887 A JP 27796887A JP H01120125 A JPH01120125 A JP H01120125A
Authority
JP
Japan
Prior art keywords
test
ram
tester
signal
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27796887A
Other languages
Japanese (ja)
Inventor
Toshishige Hayashi
林 利重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27796887A priority Critical patent/JPH01120125A/en
Publication of JPH01120125A publication Critical patent/JPH01120125A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To enable A/D conversion without waiting for decision making and to shorten a test time storing a RAM temporarily with data which is A/D- converted by a device to be measured and then using the data for decision making by a testing device. CONSTITUTION:The A/D conversion part 5 of the device(DUT) 3 to be tested performs all of A/D conversion in response to a digital signal do for testing outputted in order from a tester 1. Then when the obtained digital signal 8d) is stored in the RAM 8, the signal d0 and a control signal C are inputted from the tester 1 to the RAM 8 and the signal (d) stored in the RAM 8 are read out in order thereafter and sent to the tester 1. When some signal d0 for testing is supplied as an address input, the tester 1 reads a corresponding signal (d) out of the RAM 8 and a CPU 7 compares those signals (d) and d0 with each other to decide whether or not the A/D converting function of the conversion part 5 is normal from the comparison result. This test is conducted at a time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、A/D変換部を有する半導体装置のA/D
変換機能をテストする方法に関し、特にそのテスト時間
の短縮に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an A/D converter of a semiconductor device having an A/D converter.
The present invention relates to a method for testing conversion functions, and in particular to reducing the testing time.

〔従来の技術〕[Conventional technology]

第2図は従来のA/D変換機能テスト方法によるテスト
システムのブロック図である。図において、1は半導体
集積回路試験装@(以下テスタと記す)、2はテスタ1
より出力されるテスト用のディジタル信号d。をアナロ
グ信号aに変換するD/A変換器、3は被測定デバイス
(以下OUTと配す)である。このDUT3は、中央処
理装置(以下cpuと記す)4と、このCPU4によっ
て制御されるA/D変換部5および出力部6を有   
・している。7はテスタ1のCPLIであり、これによ
りDLJT3の出力部6から出力されるディジタル信号
dとテスト用のディジタル信号d。とを比較して、DU
T3のA/D変換部5の機能の良否を判定するように構
成されている。
FIG. 2 is a block diagram of a test system using a conventional A/D conversion function test method. In the figure, 1 is a semiconductor integrated circuit test equipment (hereinafter referred to as a tester), and 2 is a tester 1.
Test digital signal d output from A D/A converter 3 converts the signal into an analog signal a, and 3 is a device under test (hereinafter referred to as OUT). This DUT 3 has a central processing unit (hereinafter referred to as CPU) 4, an A/D conversion section 5 and an output section 6 controlled by this CPU 4.
·are doing. 7 is a CPLI of the tester 1, which outputs a digital signal d from the output section 6 of the DLJT 3 and a digital signal d for testing. Compare with DU
It is configured to determine whether the function of the A/D converter 5 of T3 is good or bad.

このようなテストシステムにおけるテスト動作は次のよ
うにして行なわれる。まずテスタ1からテスト用のディ
ジタル信号d。が出力される。このディジタル信号d。
Test operations in such a test system are performed as follows. First, a test digital signal d is sent from the tester 1. is output. This digital signal d.

はD/A変換器2によりアナログ信号aに変換され、D
UT3に与えられる。
is converted into an analog signal a by the D/A converter 2, and D
Given to UT3.

DUT3では、与えられたアナログ信号aをA/D変換
部5によりディジタル信号dに変換し、出力部6より出
力する。このディジタル信号dはテスタ1に入力され、
テスタ1では、先に送出したテスト用のディジタル信号
d。と、DUT3より送られてきたディジタル信号dと
をCPU7によって比較し、DUT3のA/D変換部5
のA/D変換機能の良否を判定する。判定が終了すると
、テスタ1より新たなテスト用のディジタル信号d0が
出力され、上記と同様のテストが繰り返される。
In the DUT 3, the applied analog signal a is converted into a digital signal d by the A/D converter 5, and outputted from the output unit 6. This digital signal d is input to the tester 1,
In the tester 1, the test digital signal d sent out earlier. The CPU 7 compares the digital signal d sent from the DUT 3 with the A/D converter 5 of the DUT 3.
The quality of the A/D conversion function is determined. When the determination is completed, the tester 1 outputs a new test digital signal d0, and the same test as above is repeated.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のA/D変換機能テスト方法は以上のように行われ
ていたため、1つのデータについてテスタ1の判定が終
るまで、DUT3には次のデータは入力されない。この
ため、すべてのデータについて判定が終了するのに長時
間を要するという問題点があった。
Since the conventional A/D conversion function test method is performed as described above, the next data is not input to the DUT 3 until the tester 1 finishes determining one data. Therefore, there is a problem in that it takes a long time to complete the determination on all data.

この発明は、このような問題点を解消するためになされ
たもので、テスト時間を短縮することのできるA/D変
換機能テスト方法を得ることを目的とする。
The present invention has been made to solve these problems, and an object of the present invention is to provide an A/D conversion function test method that can shorten test time.

(問題点を解決するための手段) この発明に係るA/D変換機能テスト方法は、テスト用
信号に応答して被測定デバイスでA/D変換されたデー
タを順次、RAMに一旦格納し、すべてのテスト用信号
に対してA/D変換が終了した後、前記RAMに格納さ
れているデータを試験装置に順次送り込み、前記被測定
デバイスのA/D変換機能をテストするようにしたもの
である。
(Means for Solving the Problems) The A/D conversion function test method according to the present invention temporarily stores data A/D converted by the device under test in response to a test signal in a RAM, After A/D conversion is completed for all test signals, the data stored in the RAM is sequentially sent to the test equipment to test the A/D conversion function of the device under test. be.

(作用) この発明においては、被測定デバイスでA/D変換され
たデータはRAMに一旦蓄積された後、試験装置による
判定に供されるので、判定を待つことなく次々と被測定
デバイスでのA/D変換を行なうことができる。
(Function) In this invention, the data A/D converted by the device under test is once stored in the RAM and then subjected to judgment by the test equipment. A/D conversion can be performed.

(実施例) 第1図はこの発明によるA/D変換機能テスト方法の一
実施例を示すテストシステムのブロック−図である。図
において、1〜7は上記従来方法のテストシステムと同
一のものである。8はDUT3の出力部6より出力され
るディジタル信号dを一旦格納しておくためのRAMで
、テスタ1から出力されるテスト用のディジタル信号d
0はこのRAMのアドレス入力に共用される。また上記
RAM8の制御はテスタ1より出力される制御信号Cで
行うようにしである。
(Embodiment) FIG. 1 is a block diagram of a test system showing an embodiment of the A/D conversion function testing method according to the present invention. In the figure, numerals 1 to 7 are the same as the test system of the conventional method described above. 8 is a RAM for temporarily storing the digital signal d output from the output section 6 of the DUT 3;
0 is shared for address input of this RAM. Further, the RAM 8 is controlled by a control signal C output from the tester 1.

このようなテストシステムにおけるテスト動作は次のよ
うにして行なわれる。まずテスタ1からテスト用のディ
ジタル信号d0が出力される。このディジタル信号d。
Test operations in such a test system are performed as follows. First, the tester 1 outputs a test digital signal d0. This digital signal d.

はD/A変換器2によりアナログ信号aに変換され、D
UT3に与えられる。
is converted into an analog signal a by the D/A converter 2, and D
Given to UT3.

DUT3では、ケえられたアナログ信@aをA/D変換
部5でディジタル信号dに変換し、出力部6より出力す
る。このディジタル信号dはRAM8に送られる。また
これと同時に、テスタ1からRAM8に、アドレス信号
として用いるためのテスト用のディジタル信号d0およ
び、畠込みを制御するための制御信号Cが入力される。
In the DUT 3 , the analog signal @a is converted into a digital signal d by the A/D converter 5 and outputted from the output unit 6 . This digital signal d is sent to RAM8. At the same time, a test digital signal d0 to be used as an address signal and a control signal C to control the filling are inputted from the tester 1 to the RAM 8.

そして、テスト用のディジタル信号doによりRAM8
のアドレス指定を行ない、該当の番地にDU丁a hs
らのディジタル信号dを格納する。この一連の動作を、
すべてのテスト用のディジタル信号d0について繰返し
行なう。
Then, the RAM 8 is
Specify the address of DUchohs at the corresponding address.
The digital signals d are stored. This series of actions
This is repeated for all test digital signals d0.

そして、テスタ1から順次出力されたテスト用のディジ
タル信号d0に応答してすべてのA/D変換がDLJT
3のA/D変換部5で行われ、変換されたすべてのディ
ジタル信号dがRAM8に格納されると、次にテスタ1
よりRAM8に、アドレス信号としてのテスト用のディ
ジタル信号d。
Then, in response to the test digital signal d0 sequentially output from the tester 1, all A/D conversions are performed using the DLJT.
When all the converted digital signals d are stored in the RAM 8, the tester 1
Then, a test digital signal d as an address signal is sent to the RAM 8.

および、読出しを制御するための制御信号Cが入力され
、以後、RAM8から各番地のデータ、つまり格納され
ていた各ディジタル信号dが順次読み出され、テスタ1
に送り込まれる。あるテスト用のディジタル信号d0が
アドレス入力として与えられたとき、RAM8からはこ
れに対応するディジタル信号dが読み出され、テスタ1
では読み出されたディジタル信号dと、RAM8にアド
レス信号として与えているテスト用のディジタル信号d
0とをCPU7によって比較し、その比較結果からDU
T3のA/D変換部5のA/D変換機能の良否を判定す
る。
Then, a control signal C for controlling readout is input, and thereafter, data at each address, that is, each stored digital signal d, is sequentially read out from the RAM 8, and the tester 1
sent to. When a certain test digital signal d0 is given as an address input, the corresponding digital signal d is read out from the RAM 8, and the tester 1
Now let's look at the read digital signal d and the test digital signal d given to RAM8 as an address signal.
0 by the CPU 7, and from the comparison result DU
The quality of the A/D conversion function of the A/D conversion unit 5 of T3 is determined.

すなわち、このA/D変換機能テスト方法では、テスタ
1からすべてのテスト用データを出力し、DUT3のA
/D変換部5でこれらのデータすべてについてのA/D
変換を行い、その変換データのすべてを一旦RAM8に
格納し、その後、RAM8に格納された変換データを順
次読み出し、読み出した変換データとこれに対応するテ
スト用データとをテスタ1で比較することによりA/D
変換機能の判定を行うものである。
In other words, in this A/D conversion function test method, tester 1 outputs all test data, and DUT 3's A
A/D converter 5 converts all these data into A/D converter 5.
By performing conversion, temporarily storing all of the converted data in RAM 8, then sequentially reading out the converted data stored in RAM 8, and comparing the read converted data with the corresponding test data using tester 1. A/D
This is to determine the conversion function.

なお、上記実施例では、DtJ丁3のA/D変換部5で
変換されたデータを一端格納しておく手段としてRAM
を用いる場合について示したが、このほか電気的にデー
タの書込み消去が可能なEEPROMなどの他の記憶装
置を用いてもよい。
In the above embodiment, the RAM is used as a means for temporarily storing the data converted by the A/D converter 5 of the DtJ-3.
Although the case is shown in which a memory device is used, other memory devices such as an EEPROM in which data can be electrically written and erased may also be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、被測定デバイ
スでA/D変換されたすべてのデータを一旦RAMに格
納し、その後、RAMに格納されたデータを一括してテ
スタで判定するようにしたため、テスト時間を大幅に短
縮できる効果がある。
As explained above, according to the present invention, all the data A/D converted by the device under test is temporarily stored in the RAM, and then the data stored in the RAM is judged all at once by the tester. This has the effect of significantly shortening test time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるA/D変換機能テスト方法の一
実施例を示すテストシステムのブロック図、第2図は従
来のA/D変換機能テスト方法を示すテストシステムの
ブロック図である。 図において、1はテスタ、3は被測定デバイス、5はA
/D変換部、8はRAM、doはテスト用のディジタル
信号、dはA/D変換されたディジタル信号である。 なお、各図中同一符号は同一または相当部分を示す。 代理人   大  岩  増  雄 5:A/D艷梗部 dO:テスト用の瓢゛ジタル信号 d  :A/DI項之れ−もジ9Iし信勺第2図 手続補正書(自発) 1、事件の表示   特願昭 62−277968号2
、発明の名称 A/D変換機能テスト方法 3、補正をする者 事件との関係 特許出願人 住 所    東京都千代田区丸の内二丁目2番3号名
 称  (601)三菱電機株式会社代表者志岐守哉 4、代理人 5、補正の対象 明l1laの[発明の詳細な説明の欄」6、補正の内容 (1)  明[lmm7頁第9行の「データを一端格納
しておく」を、[データを一旦格納しておく]に訂正す
る。 以上
FIG. 1 is a block diagram of a test system showing an embodiment of the A/D conversion function test method according to the present invention, and FIG. 2 is a block diagram of a test system showing a conventional A/D conversion function test method. In the figure, 1 is the tester, 3 is the device under test, and 5 is A
8 is a RAM, do is a test digital signal, and d is an A/D converted digital signal. Note that the same reference numerals in each figure indicate the same or corresponding parts. Agent Masuo Oiwa 5: A/D control department dO: Digital signal for testing d: A/DI item also included in the 9I Shintoku figure 2 procedural amendment (voluntary) 1. Incident Display of patent application No. 62-277968 2
, Name of the invention A/D conversion function test method 3, Relationship with the amended person case Patent applicant address 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Mamoru Shiki, representative of Mitsubishi Electric Corporation Ya 4, Agent 5, Subject of amendment Akira l1la [Detailed description of the invention column] 6 Contents of amendment (1) Akira Store the data temporarily]. that's all

Claims (1)

【特許請求の範囲】[Claims] (1)テスト用信号に応答して被測定デバイスでA/D
変換されたデータを順次、RAMに一旦格納し、すべて
のテスト用信号に対してA/D変換が終了した後、前記
RAMに格納されているデータを試験装置に順次送り込
み、前記被測定デバイスのA/D変換機能をテストする
ことを特徴とするA/D変換機能テスト方法。
(1) A/D in the device under test in response to the test signal
The converted data is sequentially stored in RAM, and after A/D conversion has been completed for all the test signals, the data stored in the RAM is sequentially sent to the test equipment to test the device under test. An A/D conversion function test method, characterized by testing an A/D conversion function.
JP27796887A 1987-11-02 1987-11-02 Method for testing a/d converting function Pending JPH01120125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27796887A JPH01120125A (en) 1987-11-02 1987-11-02 Method for testing a/d converting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27796887A JPH01120125A (en) 1987-11-02 1987-11-02 Method for testing a/d converting function

Publications (1)

Publication Number Publication Date
JPH01120125A true JPH01120125A (en) 1989-05-12

Family

ID=17590777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27796887A Pending JPH01120125A (en) 1987-11-02 1987-11-02 Method for testing a/d converting function

Country Status (1)

Country Link
JP (1) JPH01120125A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583134A (en) * 1990-06-04 1993-04-02 General Electric Co <Ge> Subrange analog/digital converter for correcting digital error
KR100340057B1 (en) * 1998-12-24 2002-07-18 박종섭 Testing method of analog to digital conveter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583134A (en) * 1990-06-04 1993-04-02 General Electric Co <Ge> Subrange analog/digital converter for correcting digital error
KR100340057B1 (en) * 1998-12-24 2002-07-18 박종섭 Testing method of analog to digital conveter

Similar Documents

Publication Publication Date Title
JP2580338Y2 (en) Test equipment for analog / digital converter
JP2008522148A (en) Integrated circuit self-test architecture
JPH01120125A (en) Method for testing a/d converting function
JPH01316024A (en) Test equipment for d/a converter
JP3144363B2 (en) Test circuit and test method for A / D / D / A converter with integrated circuit
JP3074988B2 (en) IC tester
JP2810342B2 (en) IC test equipment
JPH06160474A (en) Integrated circuit testing device
JPH07260884A (en) Semiconductor integrated circuit device
JP3163568B2 (en) IC test equipment
JPH04240578A (en) Apparatus for measuring ic tester
JPS6024697A (en) Analog value measuring circuit
JPH1019994A (en) Ic tester
JPH04206864A (en) Semiconductor inspecting device
JP2882413B2 (en) High-speed average pass / fail judgment device
JPH0258800A (en) Circuit and system for on-chip test for semiconductor memory
JPH01123530A (en) Monotone increase characteristic measuring instrument for d/a converter
JPH0447590A (en) Memory built-in type integrated circuit device
JPH02271273A (en) Lsi evaluation apparatus
JPH02268520A (en) Successive approximation analog/digital conversion circuit
JPH0376428A (en) A/d converter
JPS6116368A (en) Inspecting instrument of picture processor
JPH102935A (en) Ic tester
JPS6140574A (en) Test condition setting apparatus
JPH0267977A (en) Memory testing apparatus