JP3074988B2 - IC tester - Google Patents

IC tester

Info

Publication number
JP3074988B2
JP3074988B2 JP04343315A JP34331592A JP3074988B2 JP 3074988 B2 JP3074988 B2 JP 3074988B2 JP 04343315 A JP04343315 A JP 04343315A JP 34331592 A JP34331592 A JP 34331592A JP 3074988 B2 JP3074988 B2 JP 3074988B2
Authority
JP
Japan
Prior art keywords
digital
analog
measurement system
converter
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04343315A
Other languages
Japanese (ja)
Other versions
JPH06167542A (en
Inventor
重弘 神村
Original Assignee
安藤電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安藤電気株式会社 filed Critical 安藤電気株式会社
Priority to JP04343315A priority Critical patent/JP3074988B2/en
Publication of JPH06167542A publication Critical patent/JPH06167542A/en
Application granted granted Critical
Publication of JP3074988B2 publication Critical patent/JP3074988B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、複数個の試料を同時
測定する回路を有するICテスタについてのものであ
り、アナログ回路とディジタル回路とが混在するような
集積回路を測定するICテスタに関するもので、複数の
アナログ測定系を同期制御し、複数個の試料を同時測定
することができる並列測定用ICテスタについてのもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC tester having a circuit for simultaneously measuring a plurality of samples, and more particularly to an IC tester for measuring an integrated circuit in which analog circuits and digital circuits are mixed. Thus, the present invention relates to a parallel measurement IC tester capable of synchronously controlling a plurality of analog measurement systems and simultaneously measuring a plurality of samples.

【0002】[0002]

【従来の技術】アナログ回路とディジタル回路が混在す
る集積回路の試験を行うICテスタにおいては、図2に
示すようにアナログ測定系30、ディジタル測定系3
1、高速演算処理装置(アレイプロセッサ)32が、制
御用バス22、高速データ転送用バス33により接続さ
れている。装置における信号処理は、すべて数値演算に
置き換え処理できるように、アナログ測定系において
は、(A/D、D/A)変換器でアナログ−ディジタル
信号間の変換が行われる。測定結果等を導き出すため
に、高速データ転送用バス33に相互が接続されてい
る。
2. Description of the Related Art In an IC tester for testing an integrated circuit in which an analog circuit and a digital circuit coexist, as shown in FIG.
1. A high-speed processing unit (array processor) 32 is connected by a control bus 22 and a high-speed data transfer bus 33. In the analog measurement system, conversion between analog and digital signals is performed by an (A / D, D / A) converter so that all signal processing in the apparatus can be replaced with numerical operation. In order to derive measurement results and the like, they are mutually connected to a high-speed data transfer bus 33.

【0003】このような装置において試験を実行する場
合、例えば、被試験試料のアナログ出力信号に対し信号
処理を施すような場合においては、図3に示すように、
まず初めにA/D変換器34より出力されたディジタル
信号を、アナログ測定系30に内蔵されている記憶回路
35に一担書き込み、その後、高速データ転送バス33
を介して高速演算処理装置32に転送し処理が行われ
る。この構成においては、高速演算処理装置32が高価
なため、ICテスタ全体で共用する方法が取られてい
た。
When a test is performed in such an apparatus, for example, when signal processing is performed on an analog output signal of a sample under test, as shown in FIG.
First, the digital signal output from the A / D converter 34 is written to a storage circuit 35 incorporated in the analog measurement system 30, and then the high-speed data transfer bus 33 is written.
Is transferred to the high-speed arithmetic processing unit 32 via the CPU for processing. In this configuration, since the high-speed arithmetic processing unit 32 is expensive, a method of sharing the same with the entire IC tester has been adopted.

【0004】[0004]

【発明が解決しようとする課題】ICテスタ等におい
て、複数の試料を同時に測定する機能は現在よく知られ
た技術であるが、この様な構成で複数の試料を同時測定
する場合には、試験装置の大きさ、特に高速演算処理装
置のコスト等を考慮し、例えば、ディジタル回路の測定
は、複数個同時測定を行い、アナログ回路の測定は、複
数ある被試験試料の1つのアナログ出力を、試験装置に
入力し測定を行い、測定が終了すると次の試料に接続を
切り替えて行うといった測定方法を取らざるを得なかっ
た。この方法では、1測定試料当たりの試験時間をT、
同時測定試料個数をNとした場合、T×Nの時間がかか
り、アナログ回路の測定においては、同時測定を行う意
味がない事がわかる。
The function of simultaneously measuring a plurality of samples in an IC tester or the like is a well-known technique at present. In consideration of the size of the device, particularly the cost of a high-speed processing device, for example, the measurement of a digital circuit performs a plurality of simultaneous measurements, and the measurement of an analog circuit measures one analog output of a plurality of DUTs. Measurement was performed by inputting the data to a test apparatus, and when the measurement was completed, the connection was switched to the next sample and the measurement was performed. In this method, the test time per measurement sample is T,
When the number of simultaneously measured samples is N, it takes T × N time, indicating that there is no point in performing the simultaneous measurement in the measurement of the analog circuit.

【0005】本発明は、アナログ回路とディジタル回路
の混在する集積回路を試験するに際し、複数の被試験試
料の同時測定を可能とし、測定時間の向上をはかること
の可能なICテスタを提供することをを目的とする。
An object of the present invention is to provide an IC tester capable of simultaneously measuring a plurality of test samples and testing time when testing an integrated circuit in which an analog circuit and a digital circuit are mixed. For the purpose.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に、この発明では、演算専用プロセッサ(ディジタル・
シグナル・プロセッサ)1、演算専用プロセッサ1のア
ドレス空間上に配置された記憶回路2、3、試料のアナ
ログ出力を測定し、その測定値をディジタル信号に変換
するA/D変換器4、試料にアナログ信号を印加するD
/A変換器5を備えたアナログ測定系6を、同時測定を
行う被試験試料数用意し、これらアナログ測定系6に対
し、共通にアナログ測定系制御信号1Aと、各アナログ
測定系に配置された演算専用プロセッサ1に割り込み信
号1Bをプログラムされたマイクロ・コードにより発生
する、ディジタル測定系のパターン制御を実行するパタ
ーン発生器10を備える。
In order to achieve this object, the present invention provides a processor dedicated to operation (digital processor).
A signal processor) 1, storage circuits 2 and 3 arranged in the address space of the dedicated processor 1, an A / D converter 4 for measuring the analog output of the sample and converting the measured value to a digital signal, D to apply analog signal
An analog measurement system 6 having an A / A converter 5 is prepared for the number of samples to be measured for simultaneous measurement, and an analog measurement system control signal 1A and a common analog measurement system control signal 1A are provided for each analog measurement system. And a pattern generator 10 for executing a pattern control of a digital measurement system which generates an interrupt signal 1B in the dedicated arithmetic processor 1 by a programmed micro code.

【0007】[0007]

【作用】この発明では、アナログ測定系内に演算専用プ
ロセッサを配置し、ディジタル測定系からのプログラム
されたマイクロ・コードにより割り込み信号と制御信号
を供給することによりディジタル測定系とアナログ測定
系間の同期を可能とし、複数個の試験試料の同時測定を
可能としている。
According to the present invention, a processor dedicated to arithmetic operation is arranged in an analog measurement system, and an interrupt signal and a control signal are supplied by a micro code programmed from the digital measurement system, thereby providing a communication between the digital measurement system and the analog measurement system. Synchronization is enabled, and simultaneous measurement of multiple test samples is enabled.

【0008】[0008]

【実施例】次に、本発明による複数の被試験試料を同時
測定する装置の構成図を図1により説明する。1は演算
専用プロセッサ(ディジタル・シグナル・プロセッ
サ)、2、3は演算専用プロセッサ1のアドレス空間上
に配置された記憶回路、4は高精度A/D変換器、5は
高精度D/A変換器、6はアナログ測定系、7〜9は6
と同構成のアナログ測定系、10はパターン発生器、1
1はパターン記憶回路、12〜15は各試験試料のディ
ジタル的な応答を、試験試料毎に割り振られたアナログ
測定系に入力する経路、20はディジタル測定系、21
は制御用処理装置、22は制御用バスである。
FIG. 1 is a block diagram of an apparatus for simultaneously measuring a plurality of samples under test according to the present invention. 1 is a processor dedicated to operation (digital signal processor), 2 and 3 are storage circuits arranged in the address space of the processor 1 dedicated to operation, 4 is a high-precision A / D converter, and 5 is high-precision D / A conversion. Instrument, 6 is an analog measurement system, 7-9 is 6
An analog measurement system having the same configuration as 10 is a pattern generator, 1
1 is a pattern storage circuit, 12 to 15 are paths for inputting the digital response of each test sample to an analog measurement system assigned to each test sample, 20 is a digital measurement system, 21
Is a control processing device, and 22 is a control bus.

【0009】ディジタル測定系20、6〜9の各アナロ
グ測定系に配置された演算専用プロセッサ1は、制御用
バス22を経由して制御用処理装置21に接続されてい
る。制御用処理装置21は、6〜9の各アナログ測定
系、ディジタル測定系に対し制御用バス22を通して試
験条件の設定、パターン記憶回路11等に試験用パター
ンの転送、試験開始のトリガ信号の発生、複数ある測定
系からの試験結果を取り込み処理をする役割を持ってい
る。
The dedicated processors 1 arranged in each of the digital measurement systems 20 and 6 to 9 are connected to a control processing device 21 via a control bus 22. The control processor 21 sets test conditions for the 6 to 9 analog measurement systems and digital measurement systems via the control bus 22, transfers test patterns to the pattern storage circuit 11 and the like, and generates a test start trigger signal. It has a role of taking in test results from a plurality of measurement systems and performing processing.

【0010】アナログ測定系7〜9は、アナログ測定系
6と同様に演算専用プロセッサ1、記憶回路2、3、高
精度A/D変換器4、高精度D/A変換器5により構成
されている。ここで、記憶回路2にはA/D変換器4の
変換結果であるディジタル値が保存され、また、記憶回
路3にはD/A変換器5へ入力するディジタル値が保存
される。こうすることで、例えば、演算専用プロセッサ
1の処理速度を超える速度での試料測定が可能となる。
すなわち、A/D変換器4が変換したディジタル値を出
力するにあたって、演算専用プロセッサ1の処理速度を
超える速度で出力されるような場合には、変換されたデ
ィジタル値を記憶回路2に一旦保存し、試料の測定が停
止するなどした時点で、演算専用プロセッサ1が記憶回
路2に保存されたディジタル値を読み出して必要なデー
タ処理を行うことができる。同様にして、D/A変換器
5による変換動作を演算専用プロセッサ1の処理速度を
超える速度で行いたい場合などには、あらかじめ演算専
用プロセッサ1から記憶回路3にディジタル値を格納し
ておくことで、D/A変換器5が記憶回路3上のディジ
タル値を変換できるようになる。アナログ測定系6〜9
は、複数の試験試料1個に1個用意され、高精度A/D
変換器4は、試験試料のアナログ出力へ、高精度D/A
変換器5は、試験試料のアナログ入力に、それぞれ接続
される。各アナログ測定系における信号処理は、演算専
用プロセッサ1により、数値演算に置き換えて処理でき
るように、A/D変換器4、D/A変換器5でアナログ
−ディジタル間の変換が行われる。これらA/D変換器
4、D/A変換器5のディジタル信号は、記憶回路2、
3に直接読み書きする方法、演算専用プロセッサを介し
て記憶回路2、3へ読み書きする方法のどちらもが、演
算専用プロセッサ1により制御され選択できる。
The analog measuring systems 7 to 9 are composed of a processor dedicated to operation 1, storage circuits 2, 3, a high-precision A / D converter 4, and a high-precision D / A converter 5, as in the analog measuring system 6. I have. Here, the storage circuit 2 has an A / D converter 4
The digital value as the conversion result is stored and stored
Digital value input to D / A converter 5 is stored in path 3
Is done. By doing so, for example, a processor dedicated to arithmetic
The sample can be measured at a speed exceeding the processing speed of 1.
That is, the digital value converted by the A / D converter 4 is output.
The processing speed of the dedicated processor 1
If the output speed is higher than
The digital values are temporarily stored in the storage circuit 2 and the measurement of the sample is stopped.
At the time when the operation is stopped, the dedicated processor 1
Read the digital value stored in path 2 and
Data processing. Similarly, a D / A converter
5 is used to reduce the processing speed of the
If you want to operate at a speed exceeding
The digital value is stored in the storage circuit 3 from the processor 1 for
In this way, the D / A converter 5
To convert the total value. Analog measurement system 6-9
Is prepared for each of a plurality of test samples, and a high-precision A / D
The converter 4 outputs a high-precision D / A to the analog output of the test sample.
The converters 5 are each connected to an analog input of the test sample. In the signal processing in each analog measurement system, the A / D converter 4 and the D / A converter 5 perform analog-to-digital conversion so that the arithmetic dedicated processor 1 can perform the processing in place of numerical calculation. The digital signals of the A / D converter 4 and the D / A converter 5 are stored in the storage circuit 2,
Both the method of directly reading and writing to the memory 3 and the method of reading and writing to the storage circuits 2 and 3 via the dedicated processor are controlled by the dedicated processor 1 and can be selected.

【0011】これらアナログ測定系6〜9に配置された
演算専用プロセッサ(ディジタル・シグナル・プロセッ
サ)1は、最近のIC技術の発展により、低価格で入手
することができ、またこれを使用した回路構成の自由度
により、従来のICテスタでは困難であった、低価格
化、小型化が可能となる。更に、従来のICテスタ全体
で共用していた高速演算処理装置(アレイプロセッサ)
32では不可能であった、ディジタル測定系20と同期
したアナログ測定系6〜9のリアルタイムな処理を可能
とする。
The processor dedicated to arithmetic operation (digital signal processor) 1 arranged in the analog measurement systems 6 to 9 can be obtained at a low price due to the recent development of IC technology, and a circuit using the same can be obtained. Due to the degree of freedom of the configuration, it is possible to reduce the cost and size, which were difficult with the conventional IC tester. Furthermore, a high-speed processing unit (array processor) shared by the entire conventional IC tester
32, real-time processing of the analog measurement systems 6 to 9 synchronized with the digital measurement system 20 is enabled.

【0012】制御用処理装置21から、試験開始のトリ
ガ信号が発生されると、パターン発生器10は、パター
ン記憶回路11から逐次マイクロ・コードを読み出し、
マイクロ・コードに書かれた命令を実行しながら、複数
の試験試料にディジタル・パターンを印加する。マイク
ロ・コードには、ディジタル測定系20の制御命令以外
に、アナログ測定系6〜9の制御命令を追加し、パター
ン発生器がこの追加した命令を実行すると、アナログ測
定系6〜9共通に、アナログ測定系制御信号1Aと割り
込み信号1Bを発生する。なお、マイクロ・コードを使
用するのは次のような理由によるものである。すなわ
ち、パターン記憶回路11にはディジタル・パターンと
マイクロ・コードが格納されることから、試料に印加さ
れるパターンとマイクロ・コードの実行による処理との
間のタイミング関係が分かりやすくなる。また、ICテ
スタのユーザ側にとってはマイクロ・コードとディジタ
ル・パターンの作成作業を行えば済み、測定治具に特別
な回路を搭載するなどの煩わしさから開放される。
When a trigger signal for starting a test is generated from the control processing device 21, the pattern generator 10 sequentially reads out micro codes from the pattern storage circuit 11, and
A digital pattern is applied to a plurality of test samples while executing instructions written in microcode. In addition to the control instructions for the digital measurement system 20, control instructions for the analog measurement systems 6 to 9 are added to the micro code, and when the pattern generator executes the added instruction, the analog measurement systems 6 to 9 are shared. An analog measurement system control signal 1A and an interrupt signal 1B are generated. Note that microcode is used.
It is used for the following reasons. Sand
That is, a digital pattern is stored in the pattern storage circuit 11.
Because the microcode is stored,
Between the pattern to be processed and the processing by executing the micro code
The timing relationship between them becomes easier to understand. In addition, IC
Microcode and digital data for the user
All you have to do is create a special pattern.
It is free from the hassle of mounting a simple circuit.

【0013】アナログ測定系6〜9に配置された各演算
専用プロセッサ1は、割り込み信号1Bにより、アナロ
グ測定系制御信号1Aの内容を解読し、その内容に応じ
た処理を実行する。この2つの信号によりアナログ測定
系6〜9は、ディジタル測定系20、アナログ測定系間
の同期、さらに複数の試験試料の同時測定が可能とな
る。
Each of the dedicated processors 1 arranged in the analog measurement systems 6 to 9 decodes the contents of the analog measurement system control signal 1A in response to the interrupt signal 1B, and executes a process according to the contents. These two signals enable the analog measurement systems 6 to 9 to synchronize between the digital measurement system 20 and the analog measurement system and to simultaneously measure a plurality of test samples.

【0014】アナログ測定系6〜9の制御を行うための
マイクロ・コードには、例えば、試験試料からのディジ
タル的な応答を、12〜15の経路より取り込む命令、
アナログ測定系6〜9に用意されているA/D変換器4
に変換開始を指示する命令、D/A変換器5に電圧を発
生させる命令等が用意されている。
The micro code for controlling the analog measurement systems 6 to 9 includes, for example, an instruction to take in a digital response from a test sample through paths 12 to 15,
A / D converter 4 provided for analog measurement systems 6 to 9
And an instruction to generate a voltage in the D / A converter 5 are provided.

【0015】例えば、試験試料からのディジタル的な応
答を取り込む命令が発生された場合、アナログ測定系6
〜9に配置された演算専用プロセッサ1は、各試験試料
からのディジタル的な応答を、試験試料ごとに割り振ら
れたアナログ測定系に入力する経路12〜15より取り
込み、取り込んだディジタル的な応答により、D/A変
換器5の出力電圧を変化させる様なリアルタイムな処理
を、各試験試料毎に制御できる。
For example, when an instruction to capture a digital response from a test sample is issued, the analog measurement system 6
The computation dedicated processor 1 arranged in each of .about.9 fetches digital responses from each test sample from paths 12 to 15 which are input to analog measurement systems allocated to each test sample, and uses the digital responses fetched. , Real-time processing such as changing the output voltage of the D / A converter 5 can be controlled for each test sample.

【0016】そこでこの点についてさらに詳述する。上
述のようなアナログ回路とディジタル回路が混在する集
積回路の試験を行うICテスタでは、これら回路に対し
てアナログ信号やディジタル信号を印加しながら、アナ
ログ信号を測定したり、ディジタル的な応答に基づいた
データ処理を行ったりする必要がある。 いま、例えばマ
イクロコンピュータに内蔵されたA/D変換回路(以
下、A/D変換器4と区別するために「内蔵A/D変換
回路」という)を測定する場合について考える。パター
ン発生器10はパターン記憶回路11にプログラムされ
たマイクロ・コードの命令を実行して、試験試料にディ
ジタル・パターンを印加するとともに、所定のタイミン
グでアナログ測定系制御信号1Aおよび割り込み信号1
Bを発生させて演算専用プロセッサ1に送出する。演算
専用プロセッサ1は割り込み信号1Bによってアナログ
測定系制御信号1Aの内容に応じた処理を実行する。こ
うして、ディジタル測定系20とアナログ測定系6〜9
を同期させながら測定を行う。 すなわち、内蔵A/D変
換回路がアナログ値をサンプリングするタイミングに合
わせて、ディジタル測定系20はD/A変換器5に電圧
を発生させる命令(上述)を実行するので、演算専用プ
ロセッサ1はディジタル測定系20からのアナログ測定
系制御信号1Aおよび割り込み信号1Bに基づいて、D
/A変換器5からアナログ信号を出力して内蔵A/D変
換回路に印加する。すると、内蔵A/D変換回路は当該
アナログ信号をディジタル値に変換して所定時間後に出
力し、このディジタル値は上述したように経路12〜1
5を経由してそれぞれアナログ測定系6〜9に入力され
る。そこでディジタル測定系20は、このタイミングに
合わせて試験試料からのディジタル的な応答を経路12
〜15より取り込む命令(上述)を実行する。このディ
ジタル測定系20の指示に従って、アナログ測定系6〜
9内の各演算専用プロセッサ1は経路12〜15を通じ
て上記ディジタル値を取得する。 以上のような一連の処
理がディジタル測定系20内に記憶されたマイクロコー
ドの制御によって為されるため、演算専用プロセッサ1
はディジタル測定系20の処理(ディジタル・パターン
の印加など)に同期した(ディジタル的な応答を もとに
した)処理をリアルタイムに実行できるようになる。
お、測定終了後、取得したデータに信号処理を施す場合
においても、アナログ測定系6〜9に配置した演算専用
プロセッサ1により同時に演算処理することができる。
Therefore, this point will be described in more detail. Up
A collection of analog and digital circuits
In an IC tester for testing integrated circuits, these circuits
While applying analog or digital signals
Measures log signals or bases on digital responses
Or perform data processing. Now, for example,
A / D conversion circuit built into the microcomputer
Below, "Built-in A / D converter"
Circuit ”) is considered. putter
The generator 10 is programmed in the pattern storage circuit 11.
Execute the instructions in the microcode
Digital pattern, and
Analog measurement system control signal 1A and interrupt signal 1
B is generated and sent to the processor 1 dedicated to operation. Calculation
Dedicated processor 1 is analog by interrupt signal 1B
The processing according to the contents of the measurement system control signal 1A is executed. This
Thus, the digital measurement system 20 and the analog measurement systems 6 to 9
Measurement while synchronizing. That is, the built-in A / D conversion
The timing of the conversion circuit sampling the analog value
In addition, the digital measurement system 20 applies a voltage to the D / A converter 5.
The instruction for generating
The processor 1 performs analog measurement from the digital measurement system 20
Based on system control signal 1A and interrupt signal 1B, D
The analog signal is output from the A / A converter 5 and the built-in A / D converter
Applied to the conversion circuit. Then, the built-in A / D conversion circuit
Convert an analog signal to a digital value and output it after a predetermined time.
This digital value is applied to paths 12-1 as described above.
5 to the analog measurement systems 6 to 9 respectively.
You. Therefore, the digital measuring system 20
In addition, the digital response from the test
Execute the instruction (described above) from. This day
In accordance with the instruction of the digital measurement system 20, the analog measurement system 6 to
9 are dedicated to the respective processors 1 through paths 12-15.
To obtain the digital value. A series of processing as described above
The microcode stored in the digital measurement system 20
The processor dedicated to operation 1
Is the processing of the digital measurement system 20 (digital pattern
Synchronized, etc. applied) (based on digital response
Process) can be performed in real time. What
After the measurement is completed, even when signal processing is performed on the acquired data, the data can be simultaneously processed by the dedicated processor 1 arranged in the analog measurement systems 6 to 9.

【0017】[0017]

【発明の効果】この発明ではディジタル測定系とアナロ
グ測定系の同期を可能とし、複数個の試験試料の同時測
定を可能としたため、従来システムに比較して、大幅に
テスト時間の短縮をはかることが出来るという利点があ
る。
According to the present invention, since the digital measurement system and the analog measurement system can be synchronized and simultaneous measurement of a plurality of test samples is possible, the test time can be greatly reduced as compared with the conventional system. There is an advantage that can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係るICテスタにおける並
列測定機構の構成図である。
FIG. 1 is a configuration diagram of a parallel measurement mechanism in an IC tester according to one embodiment of the present invention.

【図2】従来技術における、アナログ回路、ディジタル
回路の混在する集積回路を測定するICテスタの構成図
である。
FIG. 2 is a configuration diagram of an IC tester for measuring an integrated circuit in which an analog circuit and a digital circuit are mixed in the related art.

【図3】従来技術における、アナログ回路、ディジタル
回路の混在する集積回路のアナログ出力を測定する場合
の測定法を説明する図である。
FIG. 3 is a diagram illustrating a measuring method in the related art when measuring an analog output of an integrated circuit in which an analog circuit and a digital circuit are mixed.

【符号の説明】[Explanation of symbols]

1 演算専用プロセッサ(ディジタル・シグナル・プロ
セッサ) 2 演算専用プロセッサ1のアドレス空間上に配置され
た記憶回路 3 演算専用プロセッサ1のアドレス空間上に配置され
た記憶回路 4 高精度A/D変換器 5 高精度D/A変換器 6〜9 アナログ測定系 10 パターン発生器 11 パターン記憶回路 20 ディジタル測定系 21 制御用処理装置 22 制御用バス
DESCRIPTION OF SYMBOLS 1 Dedicated processor (digital signal processor) 2 Storage circuit arranged in the address space of dedicated processor 1 3 Storage circuit arranged in the address space of dedicated processor 1 4 High-precision A / D converter 5 High-precision D / A converter 6-9 Analog measurement system 10 Pattern generator 11 Pattern storage circuit 20 Digital measurement system 21 Control processor 22 Control bus

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ディジタル・シグナル・プロセッサ(1) と
被試験試料からのアナログ出力をディジタル出力に変換
して前記ディジタル・シグナル・プロセッサ(1) のアド
レス空間上に配置された第1の記憶回路(2) に格納する
A/D変換器(4) と前記ディジタル・シグナル・プロセ
ッサ(1) のアドレス空間上に配置された第2の記憶回路
(3) に格納されたディジタル情報をアナログ情報に変換
して前記被試験試料に供給するD/A変換器(5) とを備
えたアナログ測定系(6) と、 マイクロ・コードを格納したパターン記憶回路(11)とこ
のパターン記憶回路(11)から読み出した前記マイクロ・
コードに従って前記被試験試料にディジタル・パターン
を印加するパターン発生器(10)とを備えたディジタル測
定系(20)とを有し、 前記パターン発生器(10)が前記アナログ測定系(6) 内の
ディジタル・シグナル・プロセッサ(1) に対し、制御信
号(1A)と割り込み信号(1B)とを供給する事を特徴とする
ICテスタ。
A digital signal processor (1) and a first storage circuit which converts an analog output from a sample under test into a digital output and is arranged in an address space of the digital signal processor (1). A / D converter (4) stored in (2) and a second storage circuit arranged in the address space of the digital signal processor (1)
An analog measurement system (6) including a D / A converter (5) for converting the digital information stored in (3) into analog information and supplying the analog information to the sample under test, and a pattern storing a micro code. A storage circuit (11) and the micro-circuit read out from the pattern storage circuit (11).
A digital measurement system (20) including a pattern generator (10) for applying a digital pattern to the sample under test according to a code, wherein the pattern generator (10) is provided in the analog measurement system (6). An IC tester for supplying a control signal (1A) and an interrupt signal (1B) to a digital signal processor (1).
JP04343315A 1992-11-30 1992-11-30 IC tester Expired - Fee Related JP3074988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04343315A JP3074988B2 (en) 1992-11-30 1992-11-30 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04343315A JP3074988B2 (en) 1992-11-30 1992-11-30 IC tester

Publications (2)

Publication Number Publication Date
JPH06167542A JPH06167542A (en) 1994-06-14
JP3074988B2 true JP3074988B2 (en) 2000-08-07

Family

ID=18360572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04343315A Expired - Fee Related JP3074988B2 (en) 1992-11-30 1992-11-30 IC tester

Country Status (1)

Country Link
JP (1) JP3074988B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102534811B1 (en) * 2020-08-20 2023-05-18 허근태 Smoke testing equipment for pipe & culvert inspection

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002243808A (en) * 2001-02-09 2002-08-28 Advantest Corp Test system for analogue/digital hybrid ic
JP2010134830A (en) * 2008-12-08 2010-06-17 Omron Corp Programmable controller, cpu unit, analog input unit, and analog output unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102534811B1 (en) * 2020-08-20 2023-05-18 허근태 Smoke testing equipment for pipe & culvert inspection

Also Published As

Publication number Publication date
JPH06167542A (en) 1994-06-14

Similar Documents

Publication Publication Date Title
JP2002517762A (en) Integrated circuit tester with amorphous logic
JP3074988B2 (en) IC tester
US8144828B2 (en) Counter/timer functionality in data acquisition systems
US5629946A (en) High speed test pattern generator
JP3269060B2 (en) LSI tester
JP3134409B2 (en) LSI tester
JP3195790B2 (en) Electronic component test equipment
JP2709982B2 (en) IC tester
JP2975398B2 (en) Electronic component test equipment
JPH0436673A (en) Electronic component testing instrument
JPH0786367A (en) Data sampling module and circuit testing device
JP2810342B2 (en) IC test equipment
JPH05133998A (en) Ic testing device
JP2002090393A (en) Input circuit for measuring instrument
JPH0436670A (en) Electronic component testing device
KR100188003B1 (en) Integrated circuit test method & apparatus
JP2903443B2 (en) IC test equipment
JPH11143819A (en) Bus size circuit
JPS5855873A (en) Ic tester
JPH05281290A (en) Data transfer circuit of ic tester sharing storage circuit
JPH0664542B2 (en) Micro computer
JPS61155778A (en) Inspection of semiconductor integrated circuit
JPH01175436A (en) Data converter and automatic system for checking and testing equipment by using group of such converters
JPH09264936A (en) Ic tester
JPH026772A (en) Integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees