KR100188003B1 - Integrated circuit test method & apparatus - Google Patents

Integrated circuit test method & apparatus Download PDF

Info

Publication number
KR100188003B1
KR100188003B1 KR1019950037670A KR19950037670A KR100188003B1 KR 100188003 B1 KR100188003 B1 KR 100188003B1 KR 1019950037670 A KR1019950037670 A KR 1019950037670A KR 19950037670 A KR19950037670 A KR 19950037670A KR 100188003 B1 KR100188003 B1 KR 100188003B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
data
inspection
clock signal
input
Prior art date
Application number
KR1019950037670A
Other languages
Korean (ko)
Other versions
KR970022358A (en
Inventor
김영부
최경선
이재윤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950037670A priority Critical patent/KR100188003B1/en
Publication of KR970022358A publication Critical patent/KR970022358A/en
Application granted granted Critical
Publication of KR100188003B1 publication Critical patent/KR100188003B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 집적회로 검사방법 및 장치를 공개한다. 그 방법은 입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로, 상기 집적회로로 상기 입력신호를 출력하고 상기 집적회로를 검사하기 위한 검사수단을 구비한 집적회로 검사장치의 검사방법에 있어서, 상기 소정비트로 이루어진 데이터를 입력하여 상기 클럭신호의 주기동안에 1비트단위로 병렬로 상기 검사수단으로 출력한다. 그 장치는 입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로, 상기 집적회로로부터 입력되는 소정비트로 이루어진 데이터를 상기 클럭신호에 응답하여 비트단위로 병렬로 출력하기 위한 데이터 변환수단, 및 상기 집적회로로 상기 입력신호를 출력하고 상기 데이터 변환수단으로 부터의 데이터를 입력하여 상기 집적회로의 출력 데이터와 일치하는지를 검사하는 검사수단으로 구성되어 있다. 따라서, 집적회로의 동작속도가 높더라도 속도 문제를 해결하기 위한 다른 검사장치를 개발 또는 구매하지 않고 종래의 검사장치를 그대로 이용하여 검사할 수 있으므로 커다란 원가절감 효과가 있다.The present invention discloses an integrated circuit inspection method and apparatus. The method includes an integrated circuit that has an integrated circuit for continuously outputting data consisting of predetermined bits corresponding to an input signal in response to a clock signal, the integrated circuit inspection having output means for outputting the input signal to the integrated circuit and inspecting the integrated circuit. In the inspection method of the device, the data consisting of the predetermined bits are input and output to the inspection means in parallel in units of one bit during the period of the clock signal. The device is an integrated circuit for continuously outputting data consisting of predetermined bits corresponding to an input signal in response to a clock signal, and for outputting data consisting of predetermined bits input from the integrated circuit in parallel in units of bits in response to the clock signal. Data conversion means, and inspection means for outputting the input signal to the integrated circuit and inputting data from the data conversion means to check whether the output data of the integrated circuit matches. Therefore, even if the operation speed of the integrated circuit is high, it is possible to inspect using a conventional inspection apparatus as it is without developing or purchasing another inspection apparatus to solve the speed problem, thereby having a large cost reduction effect.

Description

집적회로 검사방법 및 장치Integrated circuit inspection method and device

제1도는 종래의 집적회로 검사방법을 설명하기 위한 블록도이다.1 is a block diagram illustrating a conventional integrated circuit inspection method.

제2도는 본 발명의 집적회로 검사방법을 설명하기 위한 블록도이다.2 is a block diagram illustrating an integrated circuit test method of the present invention.

제3도는 본 발명의 집적회로 검사방법을 설명하기 위한 실시예의 블록도이다.3 is a block diagram of an embodiment for explaining the integrated circuit inspection method of the present invention.

제4도는 제3도에 나타낸 블록도의 동작을 설명하기 위한 동작 타이밍도이다.4 is an operation timing diagram for explaining the operation of the block diagram shown in FIG.

본 발명은 집적회로 검사방법 및 장치에 관한 것으로, 특히 낮은 속도의 연속적인 데이터를 측정할 수 있는 검사장치를 이용하여 높은 속도의 집적회로를 검사할 수 있는 집적회로 검사방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit inspection method and apparatus, and more particularly, to an integrated circuit inspection method and apparatus capable of inspecting a high speed integrated circuit using an inspection apparatus capable of measuring continuous low speed data.

반도체 검사장치에 있어서, 집적회로의 연속적인 디지털 데이터를 받아 각 데이터를 메모리에 저장하고, 저장한 데이터를 사용하여 패스트푸리에 변환(fast Fourier transform)을 수행함으로써 집적회로의 출력특성을 평가하기 위해서는 집적회로의 출력에서 나오는 데이터를 받아들이고 해석할 수 있는 검사장치가 요구된다.In the semiconductor inspection apparatus, in order to evaluate output characteristics of an integrated circuit by receiving continuous digital data of an integrated circuit, storing each data in a memory, and performing a Fast Fourier transform using the stored data. There is a need for an inspection device capable of receiving and interpreting data from the output of the circuit.

제1도는 종래의 집적회로 검사장치의 구성을 나타내는 블록도로서, 집적회로(10), 검사장치(12), 및 채널(14)로 구성되어 있다.FIG. 1 is a block diagram showing the structure of a conventional integrated circuit inspection apparatus, and is composed of an integrated circuit 10, an inspection apparatus 12, and a channel 14.

집적회로(10)에서 소정비트의 디지털 데이터가 연속적으로 일정한 시간 간격으로 나오고 그 데이터를 검사장치(12)의 특정 채널(14)을 통해서 읽어들이고 읽어들인 데이터를 검사장치(12)내에 저장한다. 그리고, 저장된 데이터는 검사장치(12)내의 디지타이져를 이용하기 위여서 디지타이져에 입력되어 디지타이징이 수행됨으로써 원하는 데이터를 해석할 수 있다.In the integrated circuit 10, predetermined bits of digital data are continuously output at predetermined time intervals, and the data is read through a specific channel 14 of the test apparatus 12 and the read data is stored in the test apparatus 12. The stored data is input to the digitizer to use the digitizer in the inspection apparatus 12 to perform digitization, thereby interpreting desired data.

집적회로(10)가 동작하여 데이터 출력을 시작하기 전에 검사장치(12)는 디지털 채널을 통하여 데이터를 받아들일 수 있도록 준비되어 있어야 하는데, 이때, 디지털 데이터를 받아들이는 속도는 디지털 채널의 속도와 직접적으로 관계되며 집적회로(10)의 속도가 디지털 채널의 속도보다 빠르면 데이터를 받아들여서 해석하기가 불가능해진다.Before the integrated circuit 10 operates to start outputting data, the inspection apparatus 12 must be prepared to receive data through a digital channel, where the speed of receiving digital data is directly related to the speed of the digital channel. If the speed of the integrated circuit 10 is faster than the speed of the digital channel, it becomes impossible to accept and interpret the data.

집적회로가 동작이 시작되면 집적회로는 일련의 데이터를 출력하게 되는데 이때 데이터의 속도는 집적회로의 특성에 따라 달라진다.When the integrated circuit starts to operate, the integrated circuit outputs a series of data. The speed of the data depends on the characteristics of the integrated circuit.

집적회로의 데이터 방출속도가 빨라지면 데이터를 받아들이는 검사장치의 속도도 비례하여 빨라져야 하는데, 검사장치에서 데이터를 받아들이는 속도를 집적회로의 데이터 방출속도에 비례하여 높이는 것은 검사장치에 한계가 생기며, 기술적으로 가능한 방법이 있더라도 검사장치로 구현하기는 속도가 높음으로 인하여 검사환경 구성이 매우 어려워지고 검사장치의 가격도 매우 비싸져, 집적회로의 검사가격에 직접적으로 영향을 미치게되고 집적회로 검사장치의 범용성이 없어져 생산성이 떨어지게 된다.The faster the data release rate of the integrated circuit, the faster the speed of the inspection device that accepts data must be increased.Increasing the speed of receiving data from the inspection device in proportion to the data emission speed of the integrated circuit has a limitation in the inspection device. Although there is a technically possible method, it is difficult to construct an inspection environment due to the high speed of implementation of the inspection apparatus and the inspection apparatus is very expensive, which directly affects the inspection price of the integrated circuit. The lack of versatility leads to a decrease in productivity.

따라서, 본 발명의 목적은 데이터 입력속도가 낮은 검사장치를 이용하여 데이터 방출속도가 높은 집적회로를 검사할 수 있는 집적회로 검사방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an integrated circuit inspection method capable of inspecting an integrated circuit having a high data emission rate by using an inspection apparatus having a low data input rate.

본 발명의 다른 목적은 데이터 입력속도가 낮은 검사장치를 이용하여 데이터 방출속도가 높은 집적회로를 검사할 수 있음으로해서 검사장치의 속도 제약을 제거할 수 있는 집적회로 검사장치를 제공하는데 있다.Another object of the present invention is to provide an integrated circuit inspection apparatus capable of removing the speed restriction of the inspection apparatus by inspecting an integrated circuit having a high data emission rate by using an inspection apparatus having a low data input speed.

상기 목적을 달성하기 위한 본 발명의 집적회로 검사방법은 입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로, 상기 집적회로로 상기 입력신호를 출력하고 상기 집적회로를 검사하기 위한 검사수단을 구비한 집적회로 검사장치의 검사방법에 있어서, 상기 소정비트로 이루어진 데이터를 입력하여 상기 클럭신호의 주기동안에 1비트단위로 병렬로 상기 검사수단으로 출력하는 것을 특징으로 한다.An integrated circuit inspection method of the present invention for achieving the above object is an integrated circuit for continuously outputting data consisting of a predetermined bit corresponding to the input signal in response to a clock signal, outputting the input signal to the integrated circuit and the integrated circuit An inspection method of an integrated circuit inspection apparatus having inspection means for inspecting, characterized in that the data comprising the predetermined bits are input and output to the inspection means in parallel in units of one bit during the period of the clock signal.

상기 다른 목적을 달성하기 위한 본 발명의 집적회로 검사장치는 입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로, 상기 집적회로로부터 입력되는 소정비트로 이루어진 데이터를 상기 클럭신호에 응답하여 비트단위로 병렬로 출력하기 위한 데이터 변환수단, 및 상기 집적회로로 상기 입력신호를 출력하고 상기 데이터 변환수단으로 부터의 데이터를 입력하여 상기 집적회로의 출력 데이터와 일치하는지를 검사하는 검사수단을 구비한 것을 특징으로 한다.An integrated circuit inspection apparatus of the present invention for achieving the above another object is an integrated circuit for continuously outputting data consisting of a predetermined bit corresponding to an input signal in response to a clock signal, the data consisting of a predetermined bit input from the integrated circuit; Data conversion means for outputting in parallel in units of bits in response to a signal, and inspection for outputting the input signal to the integrated circuit and inputting data from the data conversion means to match output data of the integrated circuit. It is characterized by having a means.

첨부된 도면을 참고로 하여 본 발명의 집적회로 검사방법 및 장치를 설명하면 다음과 같다.The integrated circuit inspection method and apparatus of the present invention will be described with reference to the accompanying drawings.

제2도는 본 발명의 집적회로 검사장치의 구성을 나타내는 블록도로서, 집적회로(10), 검사장치(12), 데이터 변환장치(20), 및 채널들(22, 24)로 구성되어 있다.2 is a block diagram showing the configuration of the integrated circuit inspection apparatus of the present invention, which is composed of the integrated circuit 10, the inspection apparatus 12, the data converter 20, and the channels 22 and 24. As shown in FIG.

제2도의 구성은 제1도의 구성과는 달리 집적회로(10)와 검사장치(12)사이에 데이터 변환장치(20)를 추가하여 구성되어 있다.Unlike the configuration of FIG. 1, the configuration of FIG. 2 is configured by adding a data converter 20 between the integrated circuit 10 and the inspection apparatus 12.

데이터 변환장치(20)는 피검사물인 집적회로(10)로부터 채널(22)를 통하여 연속적인 소정비트의 디지털 데이터가 입력되면 이 데이터를 데이터의 비트수만큼의 병렬 데이터(즉, 1샘플 데이터씩)로 변환하여 채널(24)를 통하여 검사장치(12)로 출력하게 된다. 이때, 검사장치(12)는 입력되는 2n(n: 비트수) 샘플 데이터를 재배열하고 푸리에 변환을 수행하여 실제의 연속적인 데이터를 받아들인 것과 동일한 데이터 해석이 가능하게 된다.When the digital data of continuous predetermined bits is input through the channel 22 from the integrated circuit 10 to be inspected, the data converter 20 converts the data into parallel data corresponding to the number of bits of the data (that is, one sample data). ) Is outputted to the inspection apparatus 12 through the channel 24. At this time, the inspection device 12 can rearrange the input 2 n (n: number of bits) sample data and perform a Fourier transform so that the same data interpretation as that of accepting the actual continuous data is possible.

제3도는 본 발명의 집적회로 검사방법을 설명하기 위한 실시예의 블록도로서, 8비트 아날로그 디지털 변환 집적회로(30), 쉬프트 레지스터(32), 및 검사장치(34)로 구성되어 있다.3 is a block diagram of an embodiment for explaining the integrated circuit inspection method of the present invention, and is composed of an 8-bit analog-digital conversion integrated circuit 30, a shift register 32, and an inspection device 34. As shown in FIG.

8비트 아날로그 디지털 변환회로(30)는 8비트(B0B1B2B3B4B5B6B7)로 이루어진 데이터(D0, D1. D2, D3, D4, D5, D6, D7)를 클럭신호(CK)에 응답하여 데이터(D0)부터 연속적으로 출력하게 된다. 그래서, 8개의 데이터가 모두 입력되기 위해서는 8개의 클럭신호가 발생되어야 한다. 쉬프트 레지스터(32)는 입력되는 8비트의 데이터를 클럭신호(CK)에 응답하여 비트단위의 데이터로 변환하여 출력한다. 즉, 8비트로 이루어진 256개의 샘플 데이터를 모두 출력하기 위해서는 2048개의 클럭신호가 발생되어야 한다. 검사장치(34)는 아날로그 신호를 아날로그/ 디지털 변환기(30)로 출력하고 8비트의 데이터(B0B1B2B3B4B5B6B7)의 데이터를 쉬프트 레지스터(32)로부터 입력하여 아날로그 신호에 대한 정확한 디지털 출력신호가 발생하였는지를 검사하게 된다.The 8-bit analog-to-digital conversion circuit 30 continuously transmits data D0, D1, D2, D3, D4, D5, D6, D7 consisting of 8 bits (B0B1B2B3B4B5B6B7) from the data D0 in response to the clock signal CK. Will output Thus, eight clock signals must be generated in order for all eight data to be input. The shift register 32 converts the input 8-bit data into bit data in response to the clock signal CK and outputs the data. That is, 2048 clock signals must be generated to output all 256 sample data consisting of 8 bits. The inspection device 34 outputs an analog signal to the analog / digital converter 30 and inputs 8-bit data (B0B1B2B3B4B5B6B7) from the shift register 32 to check whether an accurate digital output signal for the analog signal has been generated. do.

제4도는 제3도에 나타낸 블록도의 동작을 설명하기 위한 동작 타이밍도이다.4 is an operation timing diagram for explaining the operation of the block diagram shown in FIG.

주기(T1)을 가지는 클럭신호(CK)에 응답하여 8비트 아날로그/디지탈 변환기(30)는 8비트로 이루어진 연속적인 데이타(D0D1D2D3D4D5D6D7)가 쉬프트 레지스터(32)의 데이터 입력단자(DIN)로 8개의 클럭신호(CK)에 응답하여 입력되면, 쉬프트 레지스터(32)는 클럭신호(CK)에 응답하여 8비트의 데이터(D0D1D2D3D4D5D6D7)의 각각을 데이터(D0)부터 비트단위의 데이터로 변환하여 출력하게 된다. 그래서, 8비트의 데이터(D0)를 모두 출력하는데는 주기(T2)가 요구된다. 이와같이 클럭신호(CK)에 응답하여 8비트의 데이터 각각을 입력되는 순서대로 비트단위의 데이터로 변환하여 출력하게 된다. 따라서, 검사장치(34)로 입력되는 데이터는 주기(T2)로 입력된다. 그래서, 모든 데이터가 검사장치로 입력되는데는 주기(2048T1) 또는 주기(256T2)의 기간이 요구되게 된다. 예를 들면, 주기(T1)이 1MHz라면, 주기(T2)는 125KHz가 된다.In response to the clock signal CK having a period T1, the 8-bit analog-to-digital converter 30 has 8 clocks of continuous data D0D1D2D3D4D5D6D7 connected to the data input terminal DIN of the shift register 32. When input in response to the signal CK, the shift register 32 converts each of the 8-bit data D0D1D2D3D4D5D6D7 from data D0 to data in bit units in response to the clock signal CK. Therefore, the period T2 is required to output all of the 8-bit data D0. In this way, in response to the clock signal CK, each of the 8-bit data is converted into data in bit units in the order of input and output. Therefore, the data input to the inspection device 34 is input in the period T2. Thus, a period of a period 2048T1 or a period 256T2 is required for all data to be input to the inspection apparatus. For example, if the period T1 is 1 MHz, then the period T2 is 125 KHz.

따라서, 집적회로의 데이터 출력속도가 빨라서 검사장치가 정확하게 검사를 수행할 수가 없을 때 집적회로와 검사장치사이에 데이터 변환장치를 두어 검사장치로 입력되는 데이터의 속도를 늦추어줌으로써 정확한 검사를 수행할 수가 있게 된다.Therefore, when the inspection device cannot perform the inspection accurately due to the high data output speed of the integrated circuit, a data conversion device may be provided between the integrated circuit and the inspection device to slow down the data input to the inspection device to perform the accurate inspection. Will be.

여기에서, 집적회로의 데이터를 손실없이 받아들이고 변화하여 출력으로 내보내는데 필요한 최소 데이터 변환장치의 속도는 피검사물의 속도의 -3dB이상이 되어야 한다.Here, the speed of the minimum data converter required to accept, change, and output the data of the integrated circuit without loss must be at least -3 dB of the speed of the inspected object.

상술한 설명에서는 집적회로를 피검사물로 보고 설명하였으나 집적화되지 않은 회로를 검사할 시에도 사용할 수 있으며, 또한, 데이터 변환장치가 검사장치내부에 구비되어도 된다.In the above description, the integrated circuit is described as an inspection object. However, the integrated circuit may be used when an unintegrated circuit is inspected, and a data converter may be provided inside the inspection apparatus.

따라서, 본 발명의 집적회로 검사방법 및 장치는 피검사물의 속도가 높더라도 속도 문제를 해결하기 위한 다른 검사장치를 개발 또는 구매하지 않고 종래의 검사장치를 그대로 이용하여 검사할 수 있으므로 커다란 원가절감 효과가 있다.Therefore, the integrated circuit inspection method and apparatus of the present invention can be inspected by using a conventional inspection device without developing or purchasing another inspection device to solve the speed problem even if the speed of the inspection object is high, so that a large cost reduction effect can be obtained. There is.

Claims (3)

입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로; 및 상기 집적회로로 상기 입력신호를 출력하고 상기 집적회로를 검사하기 위한 검사수단을 구비한 집적회로 검사장치의 검사방법에 있어서, 상기 소정비트로 이루어진 데이터를 입력하여 상기 클럭신호의 주기동안에 1비트단위로 병렬로 상기 검사수단으로 출력하는 것을 특징으로 하는 집적회로 검사장치의 검사방법.An integrated circuit for continuously outputting data consisting of predetermined bits corresponding to an input signal in response to a clock signal; And an inspection means for outputting the input signal to the integrated circuit and inspecting the integrated circuit, the method comprising: inputting data consisting of the predetermined bits and performing one-bit unit during a period of the clock signal. And an output to the inspection means in parallel with each other. 입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로; 상기 집적회로로부터 입력되는 소정비트로 이루어진 데이터를 상기 클럭신호에 응답하여 비트단위로 병렬로 출력하기 위한 데이터 변환수단; 및 상기 집적회로로 상기 입력신호를 츨력하고 상기 데이터 변환수단으로 부터의 데이터를 입력하여 상기 집적회로의 출력 데이터와 일치하는지를 검사하는 검사수단을 구비한 것을 특징으로 하는 검사장치.An integrated circuit for continuously outputting data consisting of predetermined bits corresponding to an input signal in response to a clock signal; Data conversion means for outputting data consisting of predetermined bits input from the integrated circuit in parallel in bit units in response to the clock signal; And inspection means for outputting said input signal to said integrated circuit and inputting data from said data conversion means to check whether it matches output data of said integrated circuit. 입력신호에 대응하는 소정비트로 이루어진 데이터를 클럭신호에 응답하여 연속적으로 출력하는 집적회로; 및 상기 집적회로로 상기 입력신호를 출력하고 상기 집적회로를 검사하기 위한 검수수단을 구비한 것을 특징으로 하는 검사장치에 있어서, 상기 검사수단은 상기 집적회로로부터 입력되는 소정비트로 이루어진 데이터를 상기 클럭신호에 응답하여 비트단위로 병렬로 출력하기 위한 데이터 변환수단을 더 구비한 것을 특징으로 하는 집적회로 검사장치.An integrated circuit for continuously outputting data consisting of predetermined bits corresponding to an input signal in response to a clock signal; And an inspecting means for outputting the input signal to the integrated circuit and inspecting the integrated circuit, wherein the inspecting means is configured to convert data comprising a predetermined bit input from the integrated circuit into the clock signal. And data conversion means for outputting in parallel in units of bits in response to the integrated circuit.
KR1019950037670A 1995-10-27 1995-10-27 Integrated circuit test method & apparatus KR100188003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037670A KR100188003B1 (en) 1995-10-27 1995-10-27 Integrated circuit test method & apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037670A KR100188003B1 (en) 1995-10-27 1995-10-27 Integrated circuit test method & apparatus

Publications (2)

Publication Number Publication Date
KR970022358A KR970022358A (en) 1997-05-28
KR100188003B1 true KR100188003B1 (en) 1999-06-01

Family

ID=19431637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037670A KR100188003B1 (en) 1995-10-27 1995-10-27 Integrated circuit test method & apparatus

Country Status (1)

Country Link
KR (1) KR100188003B1 (en)

Also Published As

Publication number Publication date
KR970022358A (en) 1997-05-28

Similar Documents

Publication Publication Date Title
US5063383A (en) System and method for testing analog to digital converter embedded in microcontroller
US5181191A (en) Built-in test circuitry providing simple and accurate AC test of digital microcircuits with low bandwidth test equipment and probe stations
KR950020755A (en) Semiconductor memory device and test method with coincidence detection circuit
TW360791B (en) Memory array test circuit and method
US4667296A (en) Testing the transfer function linearity of analogue input circuits
KR100188003B1 (en) Integrated circuit test method & apparatus
US6892338B2 (en) Analog/digital characteristics testing device and IC testing apparatus
JP2944307B2 (en) A / D converter non-linearity inspection method
KR20060094225A (en) Simplifying logic for reducing size of bist device
JP2002196051A (en) Device and method for testing semiconductor device operation
KR100340057B1 (en) Testing method of analog to digital conveter
JPH0777540A (en) Multilevel sampling type waveform measuring unit
JPH04325999A (en) Test circuit for shift register
JP2864880B2 (en) Semiconductor memory IC test equipment
GB2122041A (en) Data acquisition system
JPH0829500A (en) Semiconductor testing device
RU2013030C1 (en) Device for testing of irregularity of frequency characteristic of sensitivity of microphone
KR930009149B1 (en) Digital ic logic level generating circuit for element test device
JP2002350510A (en) Semiconductor testing apparatus
SU847189A1 (en) Multi-channel devce for determination of developing crack coordinates
JP2815601B2 (en) Reference voltage generation circuit
JPH0621816A (en) Test circuit for d/a converter
SU1656467A1 (en) Multichannel analog signal recording system
JPH102935A (en) Ic tester
JP2001201541A (en) Integrated circuit device, and method and device for inspecting integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee