JPH01119107A - Current control circuit - Google Patents

Current control circuit

Info

Publication number
JPH01119107A
JPH01119107A JP62276281A JP27628187A JPH01119107A JP H01119107 A JPH01119107 A JP H01119107A JP 62276281 A JP62276281 A JP 62276281A JP 27628187 A JP27628187 A JP 27628187A JP H01119107 A JPH01119107 A JP H01119107A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
mirror circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62276281A
Other languages
Japanese (ja)
Inventor
Toshihide Miyake
敏英 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62276281A priority Critical patent/JPH01119107A/en
Publication of JPH01119107A publication Critical patent/JPH01119107A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a range finding arithmetic operation with high accuracy by controlling the collector current of the output transistor of a first current mirror circuit by regulating the emitter potential of the output transistor by a second current mirror circuit. CONSTITUTION:The collector current of a transistor(TR)3 that is the output of a current control circuit 21 controls the emitter potential of the TR3 by the second current mirror circuit being constituted by including TRs5, 6 and performs its switching. When the second current mirror circuit is set at a non- operating state, the first current mirror circuit being constituted by including the TRs3, 4, etc., is set at an operating state, and a current equivalent to the one on a constant current source 31 can be permitted to flow on the TR3 rapidly sufficiently by cutting off the TR5. In such a way, it is possible to switch a microcurrent at high speed and to realize the range finding arithmetic operation with high accuracy.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば撮像装置などの自動焦点調節機構に
おいて用いられる測距演算回路において、半導体装置検
出センサの出力を対数圧縮するための、ダイオードやト
ランジスタなどの対数圧縮素子に与えられるバイアス電
流のスイッチングを行う場合などにおいて、好適に実施
される電流制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a distance measurement calculation circuit used in an automatic focusing mechanism of an imaging device, etc., in which a diode or a transistor is used for logarithmically compressing the output of a semiconductor device detection sensor. The present invention relates to a current control circuit that is suitably implemented when switching a bias current applied to a logarithmic compression element such as the above.

背景技術 内型的な先行技術は、第2図に示されている。Background technology The endomorphic prior art is shown in FIG.

半導体装置検出センサ(以下、PSDと称する)1は、
図示しない光源から発生した光の被写体による反射光を
受光し、その受光面における受光位置に対応する第1の
電流■1および第2の電流■2を出力する。この電流I
I、I2の比からPSDlの受光面における受光位置を
算出することによって、たとえば撮像装置から被写体ま
でのi?1′!離を知ることがてきる。第1の電流■1
は、を流、/電圧(以下、I/Vと称する)変換回路2
に与えられて信号電圧に変換される。I/V変換回路2
の出力は、コンデンサC1によってその直流成分が除去
されて、対数圧縮回路3に与えられる。
The semiconductor device detection sensor (hereinafter referred to as PSD) 1 is
It receives the light reflected by the subject, which is generated from a light source (not shown), and outputs a first current (1) and a second current (2) corresponding to the light receiving position on the light receiving surface. This current I
By calculating the light receiving position on the light receiving surface of PSDl from the ratio of I and I2, for example, i? from the imaging device to the subject. 1′! You can know the distance. First current ■1
is a current/voltage (hereinafter referred to as I/V) conversion circuit 2
is applied to the signal and converted into a signal voltage. I/V conversion circuit 2
The DC component of the output is removed by the capacitor C1, and the output is applied to the logarithmic compression circuit 3.

コンデンサC1は、ライン4を介してトランジスタQl
のベースに接続され、該トランジスタQ1のコレクタは
、接続点5において対数圧縮素子として設けられるダイ
オードD1のカソードと接続される。またトランジスタ
Q1のエミッタは、オペアンプ6の出力端子に接続され
る。該オペアンプ6の非反転入力端子には基準電圧v1
が与えられており、反転入力端子はライン4に接続され
ている。
Capacitor C1 is connected via line 4 to transistor Ql
The collector of the transistor Q1 is connected at the connection point 5 to the cathode of a diode D1 provided as a logarithmic compression element. Further, the emitter of the transistor Q1 is connected to the output terminal of the operational amplifier 6. A reference voltage v1 is applied to the non-inverting input terminal of the operational amplifier 6.
is given, and the inverting input terminal is connected to line 4.

ライン4にはさらにホールド回路7のトランジスタQ2
のコレクタが接続されている。該トランジスタQ2のエ
ミッタは抵抗R1を介して接地されており、またそのベ
ースは、ライン8を介して、タイミングパルスS1によ
って導通/遮断されるスイッチ回路9の一方の端子に接
続されている。
The line 4 is further connected to the transistor Q2 of the hold circuit 7.
collector is connected. The emitter of the transistor Q2 is grounded via a resistor R1, and its base is connected via a line 8 to one terminal of a switch circuit 9 which is turned on/off by the timing pulse S1.

ライン8には、その一方の端子が接地されるコンデンサ
C2が接続されている。スイッチ回路9の他方の端子に
は、オペアンプ10の出力が与えられ、該オペアンプl
Oの非反転入力端子には、基準電圧■2が与えられてい
る。該オペアンプ10の反転入力端子には、トランジス
タQ1のコレクタ電位が与えられる。
A capacitor C2, one terminal of which is grounded, is connected to the line 8. The output of the operational amplifier 10 is given to the other terminal of the switch circuit 9, and the operational amplifier l
A reference voltage 2 is applied to the non-inverting input terminal of the transistor O. The collector potential of the transistor Q1 is applied to the inverting input terminal of the operational amplifier 10.

ダイオードD1のアノードには、電源電圧VcCが与え
られており、また該ダイオードD1のカソード側の接続
点5には、電流制御回路11のトランジスタQ3のコレ
クタが接続される。該トランジスタQ3のベースは、ト
ランジスタQ4のベースとともに、トランジスタQ5の
コレクタに共通接続される。トランジスタQ4のベース
とコレクタとは短絡されており、そのコレクタは、さら
に定電流源12に接続されている。このようにしてトラ
ンジスタQ3.Q4を含んで、カレントミラ回路が構成
されており、トランジスタQ5のコレクタ心位がローレ
ベルになったときに、トランジスタQ3.Q4はいずれ
も導通し、これによってトランジスタQ3のコレクタに
は、定電流源12に流れる電流■3に等しい電流が流れ
ることになる。
The power supply voltage VcC is applied to the anode of the diode D1, and the collector of the transistor Q3 of the current control circuit 11 is connected to the connection point 5 on the cathode side of the diode D1. The base of the transistor Q3 and the base of the transistor Q4 are commonly connected to the collector of the transistor Q5. The base and collector of transistor Q4 are short-circuited, and the collector is further connected to constant current source 12. In this way, transistor Q3. A current mirror circuit is configured including transistors Q4, and when the collector center of transistor Q5 becomes low level, transistors Q3 . Both transistors Q4 are conductive, so that a current equal to the current 3 flowing through the constant current source 12 flows through the collector of the transistor Q3.

トランジスタQ3.Q4.Q5のエミッタには、いずれ
も電源電圧Vccが与えられている。トランジスタQ5
のベースは、抵抗R2,R3を接続する接続点13に接
続され、抵抗R2の接続点13とは反対側の端子には、
電源電圧Vccが与えられる。抵抗R3の接続点13と
は反対側の端子は、タイミングパルスS2によって導通
/遮断されるスイッチ回路14の一方の端子に接続され
、スイッチ回路14の他方の端子は接地される。
Transistor Q3. Q4. A power supply voltage Vcc is applied to both emitters of Q5. Transistor Q5
The base of is connected to the connection point 13 connecting the resistors R2 and R3, and the terminal of the resistor R2 on the opposite side from the connection point 13 is
Power supply voltage Vcc is applied. A terminal of the resistor R3 on the opposite side from the connection point 13 is connected to one terminal of a switch circuit 14 that is turned on/off by the timing pulse S2, and the other terminal of the switch circuit 14 is grounded.

ダイオードD1のカソード側の電位、すなわち接続点5
の電位は、抵抗R4を介してオペアン115の反転入力
端子に与えられ、該オペアンプ15の反転入力端子は、
抵抗R5を介してその出力端子に接続されている。PS
DIが出力する第2の電!I2に関しても、第1の電流
11に間する構成と同様の構成から成る演算回路16が
設けられ、該演算回路16の出力は、抵抗R6を介して
オペアンプ15の非反転入力端子に与えられる。
The potential on the cathode side of diode D1, that is, the connection point 5
The potential of is applied to the inverting input terminal of the operational amplifier 115 via the resistor R4, and the inverting input terminal of the operational amplifier 15 is
It is connected to its output terminal via a resistor R5. P.S.
The second electricity output by DI! Regarding I2, an arithmetic circuit 16 having the same configuration as that connected to the first current 11 is provided, and the output of the arithmetic circuit 16 is applied to the non-inverting input terminal of the operational amplifier 15 via a resistor R6.

該オペアンプ15の非反転入力端子には、基準電圧■3
が与えられている。
The non-inverting input terminal of the operational amplifier 15 has a reference voltage ■3.
is given.

スイッチ回路9は、図示しない光源による赤外光の発光
が行われる以前に、タイミングパルスSlによって導通
される。これによって5接続点5に表れる電位は基準電
圧■2に固定され、ダイオードD1には一定のバイアス
電流IDIが流れる。
The switch circuit 9 is made conductive by a timing pulse Sl before a light source (not shown) emits infrared light. As a result, the potential appearing at the connection point 5 is fixed to the reference voltage 2, and a constant bias current IDI flows through the diode D1.

また、オペアンプ10の出力がトランジスタQ2のベー
スに与えられて、該トランジスタQ2は導通する。さら
にコンデンサC2には、オペアンプ10の出力電圧がホ
ールドされることになる。これによって、スイッチ回路
9が遮断された後においても、トランジスタQ2のベー
スは固定電位となっており、PSDIの出力のうち、被
写体からの反射光に関係しない背景光に寄与する信号成
分が除去される。
Furthermore, the output of the operational amplifier 10 is applied to the base of the transistor Q2, making the transistor Q2 conductive. Furthermore, the output voltage of the operational amplifier 10 is held in the capacitor C2. As a result, even after the switch circuit 9 is cut off, the base of the transistor Q2 remains at a fixed potential, and signal components contributing to background light that are not related to light reflected from the subject are removed from the PSDI output. Ru.

この後、赤外発光が行われると、トランジスタQ1のベ
ースおよびオペアンプ6の反転入力端子には、被写体か
らの反射光に寄与する信号成分だけが与えられる。
Thereafter, when infrared light is emitted, only signal components contributing to the reflected light from the object are applied to the base of the transistor Q1 and the inverting input terminal of the operational amplifier 6.

スイッチ回路9が遮断されると、引続いてタイミングパ
ルスS2によってスイッチ回路14が遮断される。スイ
ッチ回路14は、通常は導通されており、このときには
トランジスタQ5が導通しているため、トランジスタQ
3.Q4は遮断されている、スイッチ回路14の遮断に
よってトランジスタQ5が遮断されると、トランジスタ
Q3゜Q4を含んで構成されるカレントミラ回路が動作
する。これによってトランジスタQ3のコレクタには、
定電流源12に流れる電流■3に等しい電流が流れるこ
とになる。
When the switch circuit 9 is cut off, the switch circuit 14 is subsequently cut off by the timing pulse S2. The switch circuit 14 is normally conductive, and at this time, the transistor Q5 is conductive, so the transistor Q
3. When the transistor Q4 is cut off and the switch circuit 14 is cut off, the transistor Q5 is cut off, and the current mirror circuit including the transistors Q3 and Q4 is activated. As a result, the collector of transistor Q3 has
A current equal to the current 3 flowing through the constant current source 12 will flow.

定電流源12に流れる電流■3は、ダイオードD1に流
れるバイアス電流■。、に等しく選ばれており、トラン
ジスタQ3の導通によってダイオードD1にはバイアス
電流Io1が与えられなくなる。
The current ■3 flowing through the constant current source 12 is the bias current ■ flowing through the diode D1. , and the bias current Io1 is no longer applied to the diode D1 due to conduction of the transistor Q3.

しかしながら、ダイオードD1のキャリアの蓄積効果に
よって、該ダイオードD1に流れる信号電流Islは、
接続点5の電位の変化に即座に応答して変化することに
なる。すなわち、ダイオードD1の両端子間の静電容量
に起因する応答の遅れがなく、該ダイオードD1には第
1の電流に対応する信号電流Islが応答良く流れるこ
とになる。
However, due to the carrier accumulation effect of the diode D1, the signal current Isl flowing through the diode D1 is
It changes immediately in response to a change in the potential at the connection point 5. That is, there is no delay in response due to the capacitance between both terminals of the diode D1, and the signal current Isl corresponding to the first current flows through the diode D1 with good response.

スイッチ回路14が遮断され、トランジスタQ3、Q4
を含んで構成されるカレントミラ回路が動作すると、こ
れに引続いて赤外発光が行われ、これによりトランジス
タQ1のベースおよびオペアンプ6の反転入力端子には
、第1の電流■1に対応する信号が与えられる。オペア
ンプ6およびトランジスタQ1による増幅作用によって
、接続点5の電位は、第1の電流■1に対応して変化す
る。このような接続点5の電位の変化によって、ダイオ
ードD1にはPSD 1が出力する第1の電流■1に対
応するf3号電流Islが流れる。このときダイオード
D1の両端子間の電圧V D lは、ダイオードD1の
飽和電流工。を用いて、k:ボルツマン定数 T:絶対温度 q:電子の電荷 と表される。これによって接続点5の電位は、(Vcc
  Vow>となり、このような電圧が抵抗R4を介し
てオペアンプ15の反転入力端子に与えられることにな
る。演算回路16の出力も同様に、となり、このような
電圧が抵抗R6を介して、オペアンプ15の非反転入力
端子に与えられる。これによってオペアンプ15の出力
信号0は、となって、第1の電流工1および第2の電流
■2に対応する信号電流Isl、Is2の比が得られる
ことになる。
The switch circuit 14 is cut off, and the transistors Q3 and Q4
When the current mirror circuit including the circuit operates, infrared light is emitted, and as a result, the base of the transistor Q1 and the inverting input terminal of the operational amplifier 6 receive a current corresponding to the first current ■1. A signal is given. Due to the amplification effect of the operational amplifier 6 and the transistor Q1, the potential at the connection point 5 changes in accordance with the first current 1. Due to such a change in the potential at the connection point 5, the f3 current Isl corresponding to the first current 1 output from the PSD 1 flows through the diode D1. At this time, the voltage V D l between both terminals of the diode D1 is the saturation current factor of the diode D1. k: Boltzmann's constant T: absolute temperature q: electron charge. As a result, the potential at the connection point 5 becomes (Vcc
Vow>, and such a voltage is applied to the inverting input terminal of the operational amplifier 15 via the resistor R4. Similarly, the output of the arithmetic circuit 16 is as follows, and such a voltage is applied to the non-inverting input terminal of the operational amplifier 15 via the resistor R6. As a result, the output signal 0 of the operational amplifier 15 becomes 0, and the ratio of the signal currents Isl and Is2 corresponding to the first current 1 and the second current 2 is obtained.

発明が解決しようとする問題点 PSD 1が出力する第1および第2の電流It。The problem that the invention aims to solve The first and second currents It output by PSD 1.

■2は、通常1nA程度であるのでダイオードD1に流
れる信号電流Islは、高々数10nA程度である。し
たがってダイオードD1に与えられるバイアス電流Io
+は、10nA程度とする必要がある。したがって電流
制御回路11において、定電流源12に流れる電流I3
は、たとえば10rIAに遭ばれている。
(2) is normally about 1 nA, so the signal current Isl flowing through the diode D1 is about several 10 nA at most. Therefore, the bias current Io given to the diode D1
+ needs to be about 10 nA. Therefore, in the current control circuit 11, the current I3 flowing through the constant current source 12
has been encountered, for example, at 10rIA.

このような微少電流をスイッチングする場合において、
トランジスタQ5が遮断されてからトランジスタQ3.
Q4が導通する以前に、そのベース−エミッタ間の静電
容量を充電、する時間が比較的長く、さらにトランジス
タQ5は飽和状態から遮断されるため、タイミングパル
スS2によってスイッチ回路14が遮断された後、トラ
ンジスタQ3.Q4が導通するまでに1m5ec程度の
時間が必要である。しかしながら正確な測距演算を行う
ためには、外光の変動に対しても測距演算が安定に行わ
れるように、可及的に短い時間で演算処理が終了するこ
とが望ましく、電流制御回路11において、トランジス
タQ3のコレクタ電流のスイッチングが可及的に速く行
われることが望まれる。
When switching such a small current,
After transistor Q5 is turned off, transistor Q3.
It takes a relatively long time to charge the capacitance between the base and emitter of Q4 before it becomes conductive, and furthermore, transistor Q5 is cut off from saturation, so that after switching circuit 14 is cut off by timing pulse S2, , transistor Q3. It takes about 1m5ec for Q4 to become conductive. However, in order to perform accurate distance measurement calculations, it is desirable that the calculation process be completed in as short a time as possible so that distance measurement calculations can be performed stably even with changes in external light. 11, it is desired that the switching of the collector current of transistor Q3 be performed as quickly as possible.

本発明の目的は、微少電流のスイッチングが高速に行わ
れ、したがってたとえば測距演算回路などにおいて、高
精度の測距演算を可能とする電流制御回路を提供するこ
とである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a current control circuit in which switching of a minute current is performed at high speed, and therefore enables highly accurate distance measurement calculations in, for example, a distance measurement calculation circuit.

問題点を解決するための手段 本発明は、出力が取出される出力トランジスタを篩える
第1のカレントミラ回路と、 トランジスタを備える第2のカレントミラ回路であって
、能動状R/非能動状暦の間で切換えられ、能動状態下
で前記トランジスタが飽和状悪以下に保持される、その
ような第2のカレントミラ回路とを含み、 第1のカレントミラ回路の出力トランジスタのエミッタ
電位は、第2のカレントミラ回路によって規制され、こ
れによって該出力トランジスタのコレクタ電流を制御す
るようにしたことを特徴とする電流制御回路である。
Means for Solving the Problems The present invention provides a first current mirror circuit for screening an output transistor from which an output is taken out, and a second current mirror circuit comprising a transistor, which has an active state R/inactive state. and a second current mirror circuit, wherein the transistor is kept below saturation under active conditions, and the emitter potential of the output transistor of the first current mirror circuit is This current control circuit is characterized in that it is regulated by a second current mirror circuit, thereby controlling the collector current of the output transistor.

牛用 本発明においては、第2のカレントミラ回路が備えるト
ランジスタは、該第2のカレントミラ回路が能動状態で
ある場合において、飽和状態以下に保持される。これに
よって第2のカレントミラ回路は能動状B/非能動状態
の間で充分高速に切換えられることが可能となる。
In the present invention for cattle, the transistor included in the second current mirror circuit is maintained below the saturation state when the second current mirror circuit is in the active state. This allows the second current mirror circuit to be switched between the active B/inactive state at a sufficiently high speed.

第1のカレントミラ回路は、通常、能動状態にあって、
該第1のカレントミラ回路が備える出力トランジスタの
エミッタ電位は前記第2のカレントミラ回路によって規
制される。第2のカレントミラ回路は前述のように充分
高速に能動状態/非能動状態の間で切換えられ、これに
よって第1のカレントミラ回路の出力トランジスタのコ
レクタ電流が高速に変化されるようになる。
The first current mirror circuit is normally in an active state,
The emitter potential of the output transistor included in the first current mirror circuit is regulated by the second current mirror circuit. The second current mirror circuit is switched between the active state and the inactive state at a sufficiently high speed as described above, so that the collector current of the output transistor of the first current mirror circuit can be changed rapidly.

実施例 第1[2Iは、本発明の一実施例である電流制御回路2
1を含む測距演算回路の基本的な構成を示す電気回路図
である。図示しない光源から発生した赤外光は被写体に
よって反射され、半導体装置検出センサ(以下、PSD
と称する)22の受光面に結像し、該受光面における結
像位置に対応する第1の電流11および第2の電流12
がそれぞれ出力される。第1図に示される測距演算回路
では、この電流i1.i2の比が演算される。第1の電
流11は、電流/電圧(以下、I/Vと称する)変換回
路23に与えられ、対応する信号電圧に変換される。I
/V変換回路23の出力は、コンXフサC3によってそ
の直流成分が除去され、該コンデンサC3はライン24
を介して、対数圧縮回路36の1〜ランジスタT r 
1のベースに接続されている。該トランジスタTriの
コレクタは、接続点25において対数圧縮素子として設
けられるダイオードd1のカソードに接続される。
Embodiment 1 [2I is a current control circuit 2 which is an embodiment of the present invention.
FIG. 1 is an electrical circuit diagram showing the basic configuration of a distance measurement calculation circuit including FIG. Infrared light generated from a light source (not shown) is reflected by the subject, and a semiconductor device detection sensor (hereinafter referred to as PSD)
The first current 11 and the second current 12 form an image on a light-receiving surface (referred to as ) 22, and correspond to the image-forming position on the light-receiving surface.
are output respectively. In the distance measurement calculation circuit shown in FIG. 1, this current i1. The ratio of i2 is calculated. The first current 11 is applied to a current/voltage (hereinafter referred to as I/V) conversion circuit 23 and converted into a corresponding signal voltage. I
The DC component of the output of the /V conversion circuit 23 is removed by a capacitor C3, and the capacitor C3 is connected to the line 24.
1 of the logarithmic compression circuit 36 through the transistor T r
It is connected to the base of 1. The collector of the transistor Tri is connected at a connection point 25 to the cathode of a diode d1 provided as a logarithmic compression element.

ライン24には、オペアンプ26の反転入力端子が接続
され、該オペアンプ26の出力端子は、トランジスタT
riのエミッタに接続されている。
The inverting input terminal of an operational amplifier 26 is connected to the line 24, and the output terminal of the operational amplifier 26 is connected to the transistor T.
connected to the emitter of ri.

またオペアンプ26の非反転入力端子には、基準電圧■
1が与えられている。ライン24には、さらにホールド
回路27のトランジスタTr2のコレクタが接続される
。トランジスタTr2のエミッタは、抵抗r1を介して
接地されており、そのベースはタイミングパルスT1に
よって導通/遮断されるスイッチ回路28の一方の端子
に接続されている。またトランジスタTr2のベースと
スイッチ回路28とを接続するライン29には、その他
端が接地されるコンデンサC4が接続される。スイッチ
回路28の他方の端子には、オペアンプ30の出力が与
えられ、該オペアンプ30の非反転入力端子には、基準
電圧■2が与えられており、その反転入力端子には接続
点25に表れる電位が与えられる。
In addition, the non-inverting input terminal of the operational amplifier 26 has a reference voltage ■
1 is given. The collector of the transistor Tr2 of the hold circuit 27 is further connected to the line 24. The emitter of the transistor Tr2 is grounded via a resistor r1, and its base is connected to one terminal of a switch circuit 28 that is turned on/off by the timing pulse T1. Further, a capacitor C4 whose other end is grounded is connected to a line 29 connecting the base of the transistor Tr2 and the switch circuit 28. The output of the operational amplifier 30 is applied to the other terminal of the switch circuit 28, the reference voltage 2 is applied to the non-inverting input terminal of the operational amplifier 30, and the voltage appearing at the connection point 25 is applied to the inverting input terminal of the operational amplifier 30. A potential is applied.

ダイオードd1のアノードには、電源電圧VcCが4え
られ、また該ダイオードd1のカソードが接続される接
続点25には、電流制御回路21に含まれるPNP形の
トランジスタであって出力トランジスタであるトランジ
スタTr3のコレクタが接続される。該トランジスタT
r3のベースは、PNP形のトランジスタTr4のベー
スに接続され、該トランジスタTr4のコレクタは定電
流源31の一方の端子に接続されている。またトランジ
スタTr4のベースはPNP形のトランジスタTr8の
エミッタに接続され、該トランジスタTr8のベースは
トランジスタTr4のコレクタに接続されている。トラ
ンジスタTr8のコレクタは接地され、前記定電流源3
1の他方の端子もまた接地される。トランジスタTr3
.Tr4のエミッタには、抵抗r3.r4を介して電源
電圧VCCが与えられている。
A power supply voltage VcC is applied to the anode of the diode d1, and a connection point 25 to which the cathode of the diode d1 is connected is connected to a PNP transistor included in the current control circuit 21, which is an output transistor. The collector of Tr3 is connected. The transistor T
The base of r3 is connected to the base of a PNP type transistor Tr4, and the collector of the transistor Tr4 is connected to one terminal of the constant current source 31. Further, the base of the transistor Tr4 is connected to the emitter of a PNP type transistor Tr8, and the base of the transistor Tr8 is connected to the collector of the transistor Tr4. The collector of the transistor Tr8 is grounded and the constant current source 3
The other terminal of 1 is also grounded. Transistor Tr3
.. The emitter of Tr4 is connected to a resistor r3. Power supply voltage VCC is applied via r4.

このようにして、トランジスタTr3.Tr4を含んで
第1のカレントミラ回路が構成されており、トランジス
タT r 4は通常導通しており、したがって該第1の
カレントミラ回路は通常、動ft状態にある。
In this way, transistor Tr3. A first current mirror circuit is configured including Tr4, and the transistor T r 4 is normally conductive, so the first current mirror circuit is normally in a dynamic ft state.

トランジスタTr3のエミッタは、さらにNPN形のト
ランジスタTr5のコレクタに接続されている。該トラ
ンジスタTr5のエミッタは接地され、そのベースはN
PN形のトランジスタTr6のベースとともに、NPN
形のトランジスタTr7のコレクタに共通接続される。
The emitter of the transistor Tr3 is further connected to the collector of an NPN type transistor Tr5. The emitter of the transistor Tr5 is grounded, and its base is N
Along with the base of the PN type transistor Tr6, the NPN
The terminals are commonly connected to the collectors of the transistors Tr7.

トランジスタTr6のベースとコレクタとは短絡されて
おり、またコレクタには定電流源32が接続されている
The base and collector of the transistor Tr6 are short-circuited, and the constant current source 32 is connected to the collector.

このようにして、トランジスタTr5.Tr6を含んで
第2のカレントミラ回路が構成される。
In this way, transistor Tr5. A second current mirror circuit is configured including Tr6.

トランジスタTr7のエミッタは接地され、またそのベ
ースは抵抗r5.r6を接続する接続点33に接続され
ている。抵抗r6の接続点33とは反対側の端子は接地
されており、また抵抗r5の接続点33とは反対側の端
子はタイミングパルスT2によって、導通/遮断される
スイッチ回路34の一方の端子に接続されている。該ス
イッチ回路34の他方の端子には、電源電圧Vccが与
えられる。
The emitter of transistor Tr7 is grounded, and its base is connected to resistor r5. It is connected to the connection point 33 that connects r6. The terminal of the resistor r6 opposite to the connection point 33 is grounded, and the terminal of the resistor r5 opposite to the connection point 33 is connected to one terminal of the switch circuit 34 which is turned on/off by the timing pulse T2. It is connected. The other terminal of the switch circuit 34 is supplied with the power supply voltage Vcc.

接続点25に表れる電位は、抵抗r7を介してオペアン
プ35の反転入力端子に与えられ、該オペアンプ35の
反転入力端子は、その出力端子と抵抗r8を介して接続
されている。P S D’22が出力する第2の電流1
2に関してら、第1の電流11に関して設けられるI 
/V′に:換回路23、対数圧縮回路36、電流制御回
路21、ホールド回路27などを含む演算回路と同等の
構成を有する演算回路37が設けられ、該演算回路37
の出力は、抵抗r9を介してオペアンプ35の非反転入
力端子に与えられる。該オペアンプ35の非反転入力端
子には、基準電圧■、が与えられる。
The potential appearing at the connection point 25 is applied to an inverting input terminal of an operational amplifier 35 via a resistor r7, and the inverting input terminal of the operational amplifier 35 is connected to its output terminal via a resistor r8. The second current 1 output by PSD'22
2, the I provided for the first current 11
/V' is provided with an arithmetic circuit 37 having the same configuration as the arithmetic circuit including a conversion circuit 23, a logarithmic compression circuit 36, a current control circuit 21, a hold circuit 27, etc.
The output of is given to the non-inverting input terminal of the operational amplifier 35 via the resistor r9. A reference voltage (2) is applied to the non-inverting input terminal of the operational amplifier 35.

光源による赤外発光に先立って、タイミングパルスT1
が与えられ、スイッチ回路28は導通する。これによっ
て、接続点25の電位は基準電圧■2に固定され、トラ
ンジスタTr2は導通する。
Prior to infrared emission by the light source, timing pulse T1
is applied, and the switch circuit 28 becomes conductive. As a result, the potential of the connection point 25 is fixed to the reference voltage 2, and the transistor Tr2 becomes conductive.

PSD22の出力電流は、通常1nA程度であって、ト
ランジスタT r 1およびオペアンプ26の働きによ
って信号が増幅され、ダイオードd1に流れる電流は、
数10 n A程度となる。したがってダイオードd1
には、PSD22からの信号が対数圧縮回路36に入力
される以前において、バイアス電流として10nA程度
の電流が流されていることが望ましい。前述の基準電圧
v2は、したがってダイオードd1に、たとえば10n
Aの電流を流すことができるように適当に選ばれること
になる。
The output current of the PSD 22 is normally about 1 nA, and the signal is amplified by the action of the transistor T r 1 and the operational amplifier 26, and the current flowing through the diode d1 is as follows.
It is approximately several 10 nA. Therefore diode d1
It is desirable that a current of about 10 nA be applied as a bias current before the signal from the PSD 22 is input to the logarithmic compression circuit 36. The aforementioned reference voltage v2 is therefore applied across the diode d1, for example 10n
It is chosen appropriately so that a current of A can flow through it.

スイッチ回路28が導通されて、接続点25の電位が基
準電圧■2に固定されるとき、トランジスタTr2は導
通している。この後、スイッチ回路28が遮断された場
合においても、コンデンサC,1では、オペアンプ30
の出力電圧がホールドされているため、トランジスタT
r2のベース電位は固定されており、したがって該トラ
ンジスタTr2は導通している。これによって、光源か
ら発生した光の反射光に寄与しない背景光に対応する部
分の信号が除去され、被写体からの反射光に対応する部
分の信号だけが、トランジスタTr1のベースおよびオ
ペアンプ26の反転入力端子に与えられることになる。
When the switch circuit 28 is turned on and the potential at the connection point 25 is fixed to the reference voltage 2, the transistor Tr2 is turned on. After this, even when the switch circuit 28 is cut off, the operational amplifier 30 is connected to the capacitor C,1.
Since the output voltage of transistor T is held,
The base potential of r2 is fixed, so the transistor Tr2 is conductive. As a result, the signal of the portion corresponding to the background light that does not contribute to the reflected light of the light generated from the light source is removed, and only the signal of the portion corresponding to the reflected light from the subject is input to the base of the transistor Tr1 and the inverting input of the operational amplifier 26. It will be given to the terminal.

電流制御回路21において、スイッチ回路34は通常は
遮断されており、したがってトランジスタTr7が遮断
状態にあって、トランジスタTr5、Tr6を含んで構
成される第2のカレントミラ回路は動作状態にある。し
たがってこの状態では、トランジスタTr5のコレクタ
電流は、定電流源32に流れる電流に等しい。定電流源
32に流れる電流は、たとえば12μA程度に選ばれて
もよく、この場合においては、トランジスタTr5のコ
レクタ電流は12μA程度となる。このとき、険述のよ
うにトランジスタT r 3のコレクタ電流は無視でき
るほど小さくなっている。
In the current control circuit 21, the switch circuit 34 is normally cut off, so the transistor Tr7 is cut off, and the second current mirror circuit including the transistors Tr5 and Tr6 is in the operating state. Therefore, in this state, the collector current of the transistor Tr5 is equal to the current flowing through the constant current source 32. The current flowing through the constant current source 32 may be selected to be, for example, about 12 μA, and in this case, the collector current of the transistor Tr5 is about 12 μA. At this time, as mentioned above, the collector current of the transistor T r 3 is so small that it can be ignored.

タイミングパルスT1によってスイッチ回路28が遮断
されると、引続いてタイミングパルスT2によってスイ
ッチ回路34が導通され、これによってトランジスタT
 r 7が導通し、したがってトランジスタT r 5
 、 T r 6は31!!断される。トランジスタT
 r 5の遮断によって、トランジスタTr3のエミッ
タ電位が上昇する。これによってトランジスタTr3の
コレクタには、定電流源31に流れる電流に等しい電流
が流れるようになる。
When the switching circuit 28 is cut off by the timing pulse T1, the switching circuit 34 is subsequently made conductive by the timing pulse T2, thereby causing the transistor T
r 7 conducts and therefore transistor T r 5
, T r 6 is 31! ! Cut off. transistor T
By blocking r5, the emitter potential of transistor Tr3 increases. As a result, a current equal to the current flowing through the constant current source 31 flows through the collector of the transistor Tr3.

定電流源31に流れる電流は、ダイオードd1に流され
るバイアス電流に等しく選ばれ、前述のようにこのバイ
アス電流は10nA程度に選ばれるので、定電流源31
に流れる電流はたとえば10nAに選ばれる。
The current flowing through the constant current source 31 is selected to be equal to the bias current flowing through the diode d1, and as described above, this bias current is selected to be about 10 nA, so the constant current source 31
The current flowing through is selected to be, for example, 10 nA.

トランジスタTr5の遮断によってトランジスタTr3
には、10nAの電流が流れることになるので、ダイオ
ードd1には、バイアス電流が流れなくなるけれども、
該ダイオードd1のキャリアの蓄積効果によって、該ダ
イオードd1に流れる電流は、接続点25の電位の変化
に即座に対応して変化することになる。接続点25の電
位は、スイッチ回路28の遮断によって変動することが
可能となっており、PSD22の出力する第1の電流に
対応して変化する。
By blocking the transistor Tr5, the transistor Tr3
Since a current of 10 nA will flow through the diode d1, no bias current will flow through the diode d1.
Due to the carrier accumulation effect of the diode d1, the current flowing through the diode d1 changes immediately in response to a change in the potential of the connection point 25. The potential at the connection point 25 can be varied by shutting off the switch circuit 28, and changes in response to the first current output from the PSD 22.

タイミングパルスT2によってスイッチ回路34が導通
されると、これに引続き赤外発光が行われる。これによ
ってPSD22は被写体がらの反射光を受光し、その受
光面における反射光の入射位置に対応する第1の電流1
1および第2の電流12を出力する。第1の電流11に
対応する信号は、トランジスタTriのベースおよびオ
ペアンプ26の反転入力端子に与えられる。この信号に
よってダイオードd1に流れる信号電流islは、トラ
ンジスタTr1のコレクタ電流に対応して変化し、した
がって第1の電流11に対応している。
When the switch circuit 34 is turned on by the timing pulse T2, infrared light emission is subsequently performed. As a result, the PSD 22 receives the reflected light from the subject, and the first current 1 corresponding to the incident position of the reflected light on the light receiving surface is
1 and a second current 12. A signal corresponding to the first current 11 is applied to the base of the transistor Tri and the inverting input terminal of the operational amplifier 26. The signal current isl flowing through the diode d1 due to this signal changes in accordance with the collector current of the transistor Tr1, and thus corresponds to the first current 11.

ダイオードd1の両端子間の電圧Vdlは、該ダイオー
ドd1の飽和電流10を用いて、k:ボルツマン定数 T:絶対温度 q:電子の電荷 と表される。これによって接続点25に表れる電位は、
(Vcc−Vdl)となり、この電圧が抵抗r7を介し
てオペアンプ35の反転入力端子に与えられることにな
る。同様にして、演算回路37の出力は、 ・・・(5) となってオペアンプ35の出力0は、 となる、このようにして、PSD22の第1および第2
の出力電流i1.i2の比に対応する電流isl、is
2の比が求まることになる。
The voltage Vdl between both terminals of the diode d1 is expressed as k: Boltzmann constant T: absolute temperature q: electron charge using the saturation current 10 of the diode d1. As a result, the potential appearing at the connection point 25 is
(Vcc-Vdl), and this voltage is applied to the inverting input terminal of the operational amplifier 35 via the resistor r7. Similarly, the output of the arithmetic circuit 37 becomes...(5), and the output 0 of the operational amplifier 35 becomes: In this way, the first and second
Output current i1. The current isl,is corresponding to the ratio of i2
The ratio of 2 will be found.

電流制御回路21において、抵抗r3.r4の抵抗値は
、たとえば10にΩに選ばれる。トランジスタTr4は
通常は導通しており、これによって抵抗r4には10n
A程度の電流が流れる。したがって抵抗R4による電圧
降下は、 10(kΩ)x 10(n A )= 0.1(m V
 )   ・・・(7)程度となり、またトランジスタ
Tr7が遮断されていて、したがってトランジスタTr
5.Tr6が導通されている場合においては、トランジ
スタTr5のコレクタ電流は12μAとなるので、抵抗
r3に流れる電流もまた12nA程度となって、該抵抗
r3による電圧降下は、 10(kΩ)X 12(μA )= 120(m V 
>   −(8)程度となる。したがってトランジスタ
Tr3のエミッタ電位と、トランジスタTr4のエミッ
タ電位とは、120mV程度の差があることになる。
In the current control circuit 21, the resistor r3. The resistance value of r4 is chosen to be, for example, 10Ω. Transistor Tr4 is normally conductive, which causes resistor r4 to have a voltage of 10n.
A current of about A flows. Therefore, the voltage drop due to resistor R4 is 10 (kΩ) x 10 (n A ) = 0.1 (m V
) ...(7), and the transistor Tr7 is cut off, so the transistor Tr
5. When Tr6 is conductive, the collector current of transistor Tr5 is 12 μA, so the current flowing through resistor r3 is also about 12 nA, and the voltage drop due to resistor r3 is 10 (kΩ) x 12 (μA). )=120(mV
> -(8). Therefore, there is a difference of about 120 mV between the emitter potential of the transistor Tr3 and the emitter potential of the transistor Tr4.

トランジスタTr3.Tr4のベースは、共通接続され
ているためその電位が等しく、したがってトランジスタ
Tr3のベース−エミッタ間の電圧Vo、と、トランジ
スタT r 4のベース−エミッタ間の電圧V −m 
K 4とは、 V胎tl’V’ll@コ:二;;120・・・(9)な
る関係を有していることになる。一方、トランジスタT
r3.Tr4のそれぞれに流れる電流i3、i4、およ
びトランジスタT r 3 、 T r 4のベース−
エミッタ間の飽和電流ioによって、電圧VBtコ、■
−1は、 となる。これに上記第9式を併せて考えると、・・・(
12) となり、これによって、 i 4 / i 3Σ100         ・・・
(13)となることが判る。電流i4は、前述のように
1OnA程度であるので、電流i3は0.1nA程度と
なって、トランジスタTr5.Tr6を含んで構成され
る第2のカレントミラ回路が動作している場合において
、トランジスタTr3に流れる電流は、無視できる程小
さいことが判る。
Transistor Tr3. Since the bases of Tr4 are commonly connected, their potentials are the same, so the voltage Vo between the base and emitter of transistor Tr3 and the voltage V - m between the base and emitter of transistor Tr4 are the same.
It has the following relationship with K4: V tl'V'll@ko:2;;120...(9). On the other hand, transistor T
r3. Currents i3 and i4 flowing through each of Tr4 and the bases of transistors Tr3 and Tr4.
Due to the saturation current io between the emitters, the voltage VBt,
-1 becomes . Considering this in conjunction with the above formula 9,...(
12) Therefore, i 4 / i 3Σ100...
It turns out that (13) is obtained. Since the current i4 is about 1 OnA as described above, the current i3 is about 0.1 nA and the transistor Tr5. It can be seen that when the second current mirror circuit including Tr6 is operating, the current flowing through the transistor Tr3 is negligibly small.

タイミングパルスT2によって、スイッチ回路34が導
通されると、トランジスタTr7は導通し、これによっ
てトランジスタTr5.Tr6は遮断される。このとき
トランジスタT r 7は、遮断状態から導通状態に移
行するために、その動f%速度は充分速く、またトラン
ジスタTr7が遮断されているP4キにおいて、トラン
ジスタTr5゜Tr6に流れる電流は、それぞれ12n
A程度であるので、いずれのトランジスタも飽和状態で
はなく、トランジスタTr7の導通に伴ってトランジス
タTr5.Tr6は速やかに遮断される。
When the switch circuit 34 is rendered conductive by the timing pulse T2, the transistor Tr7 is rendered conductive, thereby causing the transistors Tr5. Tr6 is cut off. At this time, the dynamic f% speed of the transistor Tr7 is sufficiently fast in order to shift from the cutoff state to the conduction state, and in P4K where the transistor Tr7 is cut off, the currents flowing through the transistors Tr5 and Tr6 are respectively 12n
Since the voltage is approximately A, none of the transistors is in a saturated state, and as the transistor Tr7 becomes conductive, the transistors Tr5. Tr6 is immediately cut off.

トランジスタTr3のエミッタ電位は、抵抗r3の抵抗
値と、トランジスタTr5の静電容量とによって定まる
時定数に対応する速度で、トランジスタTr4のエミッ
タ電位に等しくなるけれども、抵抗r3は前述のように
10にΩなどの小さい抵抗値に選ばれているため、トラ
ンジスタTr3のエミッタ電位は充分速くトランジスタ
Tr4のエミッタ電位に等しい電位まで上がり、これに
よって、1−ランジスタTr3のコレクタ電流は充分速
<10nAとなる。すなわち、タイミングパルスT2が
与えられてスイッチ回路34が導通すると、1〜ランジ
スタTr3のコレクタには、速やかに定電流源31に流
れる電流に等しい電流(10nA)が流れることになる
Although the emitter potential of the transistor Tr3 becomes equal to the emitter potential of the transistor Tr4 at a speed corresponding to the time constant determined by the resistance value of the resistor r3 and the capacitance of the transistor Tr5, the resistor r3 becomes equal to the emitter potential of the transistor Tr4 as described above. Since a small resistance value such as Ω is selected, the emitter potential of the transistor Tr3 rises sufficiently quickly to a potential equal to the emitter potential of the transistor Tr4, so that the collector current of the 1-transistor Tr3 becomes sufficiently fast<10 nA. That is, when the timing pulse T2 is applied and the switch circuit 34 becomes conductive, a current (10 nA) equal to the current flowing through the constant current source 31 immediately flows through the collectors of the transistors Tr1 to Tr3.

このようにして、トランジスタTr3のコレクタ電流は
、充分に速くスイッチングされ、したがってダイオード
d1に流れるバイアス電流のスイッチングが、充分速く
行われることになる。
In this way, the collector current of the transistor Tr3 is switched sufficiently quickly, and therefore the bias current flowing through the diode d1 is switched sufficiently quickly.

以上のように本実施例においては、電流制御回路21の
出力であるトランジスタTr3のコレクタ電流は、該ト
ランジスタT r 3のエミッタ電位を、トランジスタ
Tr5.Tr6を含んで構成される第2のカレントミラ
回路によって制御し、そのスイッチングを行うようにし
ている。トランジスタTr5.7r6は、NPN形のト
ランジスタTr7によって導通/遮断され、トランジス
タTr5.Tr6は、導通状態である場合においても飽
和状態とはなっていないため、トランジスタTr7が導
通すると、速やかに遮断される。前記第2のカレントミ
ラ回路が、動作状態でない場合においても、トランジス
タTr3.Tr4などを含′んで構成される第1のカレ
ントミラ回路は動ずヤ状聾にあって、トランジスタTr
3には、トランジスタTr5が遮断されると充分速く、
定電流源31に流れる電流に等しい電流が流れる。この
ようにして、電流制御回路21においては、10nAと
いう微少電流に対するスイッチングが充分速く行われる
As described above, in this embodiment, the collector current of the transistor Tr3, which is the output of the current control circuit 21, changes the emitter potential of the transistor Tr3 to the transistor Tr5. The switching is controlled by a second current mirror circuit including Tr6. The transistors Tr5.7r6 are turned on/off by the NPN type transistor Tr7, and the transistors Tr5.7r6 are turned on/off by the NPN type transistor Tr7. Since Tr6 is not in a saturated state even when it is conductive, it is immediately cut off when transistor Tr7 is conductive. Even when the second current mirror circuit is not in operation, the transistors Tr3. The first current mirror circuit, which includes transistor Tr4, etc., does not move and is in a deaf state.
3, it is sufficiently fast that the transistor Tr5 is cut off;
A current equal to the current flowing through the constant current source 31 flows. In this way, in the current control circuit 21, switching for a minute current of 10 nA is performed sufficiently quickly.

効  果 以上のように本発明(こ従えば、微少電流のスイッチン
グが高速に行われ、したがってたとえば測距演算回路に
おいて、高精度な測距演算が可能となる。
Effects As described above, according to the present invention, switching of minute currents is performed at high speed, and therefore, for example, in a distance measurement calculation circuit, highly accurate distance measurement calculation is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である電流制御回路21を含
む測距演算回路の電気回路図、第2(2Iは典型的な先
行技術の電流制御回路11を含む測距演算回路の電気回
路図である。 21・・・電流制御回路、27・・・ホールド回路、3
1.32・・・定電流源、34・・・スイッチ回路、3
6・・・対数圧縮回路、Tri〜Tr7・・・トランジ
スタ、r1〜r6・・・抵抗 代理人  弁理士 画数 圭一部
FIG. 1 is an electrical circuit diagram of a ranging calculation circuit including a current control circuit 21 according to an embodiment of the present invention, and FIG. It is a circuit diagram. 21... Current control circuit, 27... Hold circuit, 3
1.32...constant current source, 34...switch circuit, 3
6... Logarithmic compression circuit, Tri to Tr7... Transistor, r1 to r6... Resistance agent Patent attorney Number of strokes Keiichi

Claims (1)

【特許請求の範囲】 出力が取出される出力トランジスタを備える第1のカレ
ントミラ回路と、 トランジスタを備える第2のカレントミラ回路であって
、能動状態/非能動状態の間で切換えられ、能動状態下
で前記トランジスタが飽和状態以下に保持される、その
ような第2のカレントミラ回路とを含み、 第1のカレントミラ回路の出力トランジスタのエミッタ
電位は、第2のカレントミラ回路によって規制され、こ
れによって該出力トランジスタのコレクタ電流を制御す
るようにしたことを特徴とする電流制御回路。
[Scope of Claims] A first current mirror circuit including an output transistor from which an output is taken out; and a second current mirror circuit including a transistor, the circuit being switched between an active state and an inactive state, a second current mirror circuit under which said transistor is held below saturation, the emitter potential of the output transistor of the first current mirror circuit being regulated by the second current mirror circuit; A current control circuit characterized in that the collector current of the output transistor is controlled thereby.
JP62276281A 1987-10-31 1987-10-31 Current control circuit Pending JPH01119107A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62276281A JPH01119107A (en) 1987-10-31 1987-10-31 Current control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62276281A JPH01119107A (en) 1987-10-31 1987-10-31 Current control circuit

Publications (1)

Publication Number Publication Date
JPH01119107A true JPH01119107A (en) 1989-05-11

Family

ID=17567259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62276281A Pending JPH01119107A (en) 1987-10-31 1987-10-31 Current control circuit

Country Status (1)

Country Link
JP (1) JPH01119107A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009048895A (en) * 2007-08-21 2009-03-05 Iwasaki Electric Co Ltd Lid supporting device, and lighting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009048895A (en) * 2007-08-21 2009-03-05 Iwasaki Electric Co Ltd Lid supporting device, and lighting apparatus

Similar Documents

Publication Publication Date Title
US4188551A (en) Amplifier circuit having photoelectric converter
JPH0224325B2 (en)
JPH01119107A (en) Current control circuit
JPS5845523A (en) Photometric circuit
JPH0444407A (en) Gain control circuit
JP2998805B2 (en) Integrator circuit
JPS6012719B2 (en) sample hold circuit
JPS6230363B2 (en)
JPS643371B2 (en)
JPH063569B2 (en) Micro constant current circuit
JP2558545B2 (en) Error amplifier and quick charging circuit
JP3302050B2 (en) Distance measuring device
JPH0140291B2 (en)
JPH0232644B2 (en)
JPS6215123B2 (en)
JPS6131644B2 (en)
JP2659780B2 (en) Current amplifier circuit
KR930001882Y1 (en) Current eliminating circuit for input bias
JP2831217B2 (en) Distance measuring circuit
JPS6344772Y2 (en)
JPH0654230B2 (en) Distance calculation circuit
JP2706813B2 (en) Track hold amplifier
JPH0457962B2 (en)
JPH05306958A (en) Temperature detection circuit
JPS6347065Y2 (en)