JPS6347065Y2 - - Google Patents

Info

Publication number
JPS6347065Y2
JPS6347065Y2 JP4466883U JP4466883U JPS6347065Y2 JP S6347065 Y2 JPS6347065 Y2 JP S6347065Y2 JP 4466883 U JP4466883 U JP 4466883U JP 4466883 U JP4466883 U JP 4466883U JP S6347065 Y2 JPS6347065 Y2 JP S6347065Y2
Authority
JP
Japan
Prior art keywords
transistor
resistor
base
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4466883U
Other languages
Japanese (ja)
Other versions
JPS5976121U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4466883U priority Critical patent/JPS5976121U/en
Publication of JPS5976121U publication Critical patent/JPS5976121U/en
Application granted granted Critical
Publication of JPS6347065Y2 publication Critical patent/JPS6347065Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は半導体集積回路に適した差動増幅回路
に関するものである。
[Detailed Description of the Invention] The present invention relates to a differential amplifier circuit suitable for semiconductor integrated circuits.

集積回路用の増幅器として、差動増幅回路は適
した特徴を備えているため広く用いられている。
増幅器の雑音特性および利得特性は初段のトラン
ジスタの特性に大きく依存するため、この種の集
積回路の製造検査では、初段トランジスタの動作
検査は重要である。
Differential amplifier circuits are widely used as amplifiers for integrated circuits because they have suitable characteristics.
Since the noise characteristics and gain characteristics of an amplifier largely depend on the characteristics of the first stage transistor, it is important to test the operation of the first stage transistor in the manufacturing test of this type of integrated circuit.

第1図は、入力段に差動増幅回路を出力段にプ
ツシユブル増幅回路をそれぞれ備えた電力増幅回
路を示す。入力段の差動増幅回路は一対のトラン
ジスタQ1,Q2を有し、これらの電流源はトラン
ジスタQ3、ダイオードD1,D2および抵抗R2で構
成される。抵抗R3,R4が電源間に直列接続され
てバイアス電圧発生回路を構成し、その電圧は抵
抗R1を介してトランジスタQ1のベースへ供給さ
れる。トランジスタQ1のベースは入力端子T1
介して入力信号が供給される。抵抗R3,R4の接
続点には端子T3が設けられ、これに電源リツプ
ルを抑圧するリツプルフイルタコンデンサC1
接続される。出力段は周知のプツシユブル回路で
あつて、本考案に直接の関係をもたないので、そ
の説明は省略する。
FIG. 1 shows a power amplifier circuit having a differential amplifier circuit at the input stage and a pushable amplifier circuit at the output stage. The input stage differential amplifier circuit has a pair of transistors Q 1 and Q 2 , and their current source is composed of a transistor Q 3 , diodes D 1 and D 2 and a resistor R 2 . Resistors R 3 and R 4 are connected in series between power supplies to form a bias voltage generation circuit, and the voltage is supplied to the base of transistor Q 1 via resistor R 1 . The base of the transistor Q 1 is supplied with an input signal via the input terminal T 1 . A terminal T3 is provided at the connection point between the resistors R3 and R4 , and a ripple filter capacitor C1 for suppressing power supply ripple is connected to this. The output stage is a well-known pushable circuit and has no direct relation to the present invention, so a description thereof will be omitted.

前述のように、増幅回路の特性は初段トランジ
スタの特性に大きく依存するから、入力段差動増
幅器を構成するトランジスタQ1,Q2に動作検査
を行なう必要がある。このためには、トランジス
タQ1,Q2に流れる電流を測定すればよい。測定
するには、従来は抵抗R2の両端電圧を測定する
ことにより、トランジスタQ3のエミツタ電流を
チエツクする方法が一般的である。トランジスタ
Q3のベース・エミツタ間電圧VBEはダイオードD1
の電圧降下VF1とほぼ等しいので、抵抗R2の両端
電圧はダイオードD2の電圧降下VF2に等しい。従
つて、トランジスタQ3のエミツタ電流(コレク
タ電流)I0はI0=VF2/R2となる。
As mentioned above, since the characteristics of the amplifier circuit greatly depend on the characteristics of the first stage transistor, it is necessary to perform an operation test on the transistors Q 1 and Q 2 that constitute the input stage differential amplifier. For this purpose, it is sufficient to measure the current flowing through the transistors Q 1 and Q 2 . Conventionally, the common method for measurement is to check the emitter current of transistor Q3 by measuring the voltage across resistor R2 . transistor
The base-emitter voltage V BE of Q 3 is diode D 1
is approximately equal to the voltage drop V F1 across the resistor R 2, so the voltage across the resistor R 2 is equal to the voltage drop V F2 across the diode D 2 . Therefore, the emitter current (collector current) I 0 of the transistor Q 3 becomes I 0 =V F2 /R 2 .

しかし、集積回路では抵抗値偏差が15%程度あ
り、このため電流値が正確に測定できない。と同
時に、抵抗器R2の偏差はトランジスタQ3のバイ
アス電流に大きな影響を与えるため、初段トラン
ジスタの十分な動作検査を行なうことができな
い。
However, integrated circuits have a resistance value deviation of about 15%, which makes it impossible to accurately measure current values. At the same time, the deviation of resistor R 2 has a large effect on the bias current of transistor Q 3 , making it impossible to sufficiently test the operation of the first stage transistor.

本発明の目的は、差動増幅回路を構成するトラ
ンジスタに流れる電流を電流源用抵抗の絶対値の
バラツキに影響されずに測定し得る構成の差動増
幅回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a differential amplifier circuit having a configuration in which the current flowing through the transistors constituting the differential amplifier circuit can be measured without being affected by variations in the absolute value of the current source resistance.

本発明は、差動型式に接続された一対のトラン
ジスタのうち一方のトランジスタのベースとバイ
アス電圧発生回路の出力端との間に2つの抵抗を
直列に接続し、かつ一方のトランジスタのベース
から近い方にある抵抗は必要な入力インピーダン
スを奏するように充分に高い抵抗値をもたせ、遠
い方にある抵抗は電流源抵抗の抵抗値と比例関係
にある抵抗値をもたせたことを特徴とする。
In the present invention, two resistors are connected in series between the base of one of a pair of transistors connected in a differential type and the output terminal of a bias voltage generation circuit, and the resistors are close to the base of one of the transistors. The resistor on the far side has a sufficiently high resistance value to provide the necessary input impedance, and the resistor on the far side has a resistance value proportional to the resistance value of the current source resistor.

かかる構成によつて、抵抗値の絶対値に関係に
なく抵抗比に依存してトランジスタに流れる電流
を測定できる。集積回路においては、抵抗比のバ
ラツキはかなり小さく抑えられるので、トランジ
スタの正確な動作検査を行ないえる。又、二つの
抵抗は入力インピーダンスを決定するが、トラン
ジスタのベースに近い方にある抵抗は充分高い抵
抗値をもつているので、入力インピーダンスの低
下も防止される。
With this configuration, it is possible to measure the current flowing through the transistor depending on the resistance ratio, regardless of the absolute value of the resistance value. In integrated circuits, variations in resistance ratio can be suppressed to a fairly small level, so that accurate operation tests of transistors can be performed. Furthermore, the two resistors determine the input impedance, and since the resistor closer to the base of the transistor has a sufficiently high resistance value, a drop in the input impedance is also prevented.

以下、図面により本考案を拝述する。 The present invention will be described below with reference to drawings.

第2図は本考案一実施例を示す回路図である。
第2図は第1図に点線で示す部分に対応する部分
のみを示す図である。端子T1およびT2は増幅回
路の差動入力端子で、それぞれトランジスタQ1
およびQ2のベースに接続されている。トランジ
スタQ1およびQ2のエミツタは共通に接続され、
トランジスタQ3のコレクタに結合されている。
トランジスタQ3のベースにはバイアス用ダイオ
ードD1,D2が直列に接続され、そのエミツタは
抵抗器R2を介して共通電位点に接続されている。
このような差動増幅回路において、トランジスタ
Q1のベース・バイアス回路に、本考案の特徴が
ある。すなわち、トランジスタQ1のベースと、
バイアス電圧発生用ブリーダ抵抗R3とR4との接
続点には、2個の抵抗器R11とR12が直列に接続
されている。その抵抗器R11とR12との接続点に
端子T3が設けられている。
FIG. 2 is a circuit diagram showing one embodiment of the present invention.
FIG. 2 is a diagram showing only the portions corresponding to the portions indicated by dotted lines in FIG. 1. Terminals T 1 and T 2 are differential input terminals of the amplifier circuit, each connected to transistor Q 1
and connected to the base of Q 2 . The emitters of transistors Q 1 and Q 2 are connected in common,
Coupled to the collector of transistor Q3 .
Biasing diodes D 1 and D 2 are connected in series to the base of the transistor Q 3 , and their emitters are connected to a common potential point via a resistor R 2 .
In such a differential amplifier circuit, the transistor
The feature of this invention lies in the base bias circuit of Q1 . That is, the base of transistor Q 1 and
Two resistors R11 and R12 are connected in series to the connection point between the bias voltage generating bleeder resistors R3 and R4 . A terminal T3 is provided at the connection point between the resistors R11 and R12 .

これを第1図に示す従来例と比較すると、従来
例回路の抵抗器R1が、本考案では2個の直列抵
抗R11およびR12に分割され、端子T3がこの接続
点に設けられたものであることが理解できる。
Comparing this with the conventional example shown in Figure 1, the resistor R 1 in the conventional circuit is divided into two series resistors R 11 and R 12 in the present invention, and the terminal T 3 is provided at this connection point. I can understand that it is something that

端子T3には電源リツプル抑圧等のため、外部
に大容量のコンデンサC1が接続されて使用され
ることが多く、抵抗器R11は入力負荷抵抗となる
ので、高抵抗(例えば20kΩ以上)に構成され
る。抵抗R12は、抵抗器R2と等しい値となるよ
う、同一拡散パターンで構成される。すなわち、
集積回路上で近接して同一条件に設計された2個
の抵抗器は容易に等しく製造できるので、この性
質を利用するものである。
Terminal T 3 is often connected to an external large-capacity capacitor C 1 to suppress power supply ripples, etc., and resistor R 11 serves as an input load resistance, so it must have a high resistance (for example, 20 kΩ or more). It is composed of Resistor R 12 is configured with the same diffusion pattern to have the same value as resistor R 2 . That is,
This property is utilized because two resistors designed in close proximity on an integrated circuit under the same conditions can easily be manufactured equally.

動作測定は、回路に電源電圧を与え、抵抗器
R12の両端電圧を測定する。この測定は、抵抗器
R12の両端電圧を直接測定してもよいが、はじめ
に端子T2に高い電圧の入力を与えておき、トラ
ンジスタQ3のコレクタ電流I0をトランジスタQ2
側に吸収すれば、トランジスタQ1のベース電流
がなくなるので、端子T3の電圧は抵抗器R3とR4
の接続点に等しくなる。次に端子T2の電圧を低
い値に設定すると、トランジスタQ1のベース電
流が流れて、このときの端子T3の電圧を測定し、
はじめの端子T3の電圧との差を求めれば、抵抗
器R12の両端電圧VR12を測定したことに等しい。
Operational measurements are performed by applying the power supply voltage to the circuit and applying the resistor
Measure the voltage across R12 . This measurement is made using a resistor
The voltage across R 12 may be measured directly, but first a high voltage input is applied to terminal T 2 , and the collector current I 0 of transistor Q 3 is measured directly.
If absorbed on the side, the base current of transistor Q 1 disappears, so the voltage at terminal T 3 is reduced by resistors R 3 and R 4
is equal to the connection point of Next, when the voltage at terminal T 2 is set to a low value, the base current of transistor Q 1 flows, and the voltage at terminal T 3 at this time is measured,
Determining the difference from the voltage at the first terminal T3 is equivalent to measuring the voltage V R12 across resistor R12 .

次にこの求めらた電圧VR12について説明する
と、第2図においてバイアスダイオードD1,D2
の順方向電位VF1,VF2および差動入力トランジ
スタのベースエミツタ間電圧VBEには前述のよう
に、 VBE≒VF1 なる関係が半導体の製造条件から決定されるた
め、トランジスタQ3のエミツタ電流は I0=VF2/R2 となる。トランジスタQ1の電流増幅率をhFEとし
て、トランジスタQ2のベースすなわち端子T2
端子T1の電圧より低い電位を加えておけば、ト
ランジスタQ2はカツトオフするため電流I0はトラ
ンジスタQ1のエミツタ電流となり、そのベース
電流IBQ1は IBQ1=I0/hFE=VF2R2×hFE となる。このベース電流の抵抗器R12での電圧降
下分は VR12=IBQ1×R12=VF2×R12/R2×hFE となる。ここで本考案の特徴として、 R12=R2 に設計されている条件を代入すれば、 VR12=VF2/hFE すなわち、hFE=VF2/hR12 となり、電流増幅率hFEを求めるには抵抗R12の両
端で生じる電圧降下分の測定を行なえばよいこと
になる。しかもこの方式からわかるように、この
測定結果には抵抗値の影響が現われない。
Next, to explain the obtained voltage V R12 , in FIG. 2, the bias diodes D 1 and D 2
As mentioned above, the relationship between the forward potentials V F1 and V F2 of the transistor Q3 and the base-emitter voltage V BE of the differential input transistor is determined from the manufacturing conditions of the semiconductor, such that V BE ≒ V F1 . The current is I 0 =VF 2 /R 2 . If the current amplification factor of the transistor Q 1 is h FE and a potential lower than the voltage of the terminal T 1 is applied to the base of the transistor Q 2 , that is, the terminal T 2 , the transistor Q 2 will be cut off, so the current I 0 will be the same as that of the transistor Q 1 The emitter current is , and its base current I BQ1 is I BQ1 = I 0 /h FE = V F2 / R2 × h FE . The voltage drop of this base current across resistor R 12 is V R12 = I BQ1 × R 12 = V F2 × R 12 /R 2 × h FE . Here, the feature of the present invention is that if the designed conditions are substituted for R 12 = R 2 , V R12 = V F2 /h FE , that is, h FE = V F2 / h R12 , and the current amplification factor h FE can be To find this, it is sufficient to measure the voltage drop that occurs across the resistor R12 . Moreover, as can be seen from this method, the measurement results are not affected by the resistance value.

以上の説明から、抵抗R11,R12の接続点に端
子T3を設けることは、電圧測定が容易になり、
かつコンデンサC1を結合し得る点において有利
であるが、本考案では二つの抵抗R11,R12をト
ランジスタQ1のベースと抵抗R3,R4の接続点こ
の間に接続することが重要である。すなわち、上
述した本考案の測定方法は第1図で示した回路に
も適用でき、そのときにR1=R2とすれば、トラ
ンジスタQ1のhFEはVF2/VR1で表わされる。しか
しながら、抵抗R1はトランジスタQ1へのバイア
ス供給路となると共に入力インピーダンスを決定
するものであるから、非常に高い抵抗値が要求さ
れる。一方、抵抗R2は電流源用抵抗であつてト
ランジスタQ1,Q2に流れる電流を決定するもの
であるから、差動増幅器の特性に応じてその抵抗
値は決定される。よつて、R1=R2と設定するの
は無理であり、R1=KR2(Kは比例定数)とな
る。集積回路における抵抗比のバラツキは抵抗値
の絶対値に比してかなり小さいが、抵抗R1とし
て高抵抗値のものが要求されるため、抵抗R2
の抵抗比のバラツキは大きくなり、この結果、ト
ランジスタQ1の動作特性を充分に検査できない。
From the above explanation, providing terminal T 3 at the connection point of resistors R 11 and R 12 facilitates voltage measurement.
It is advantageous in that it can be coupled with the capacitor C 1 , but in the present invention it is important to connect the two resistors R 11 and R 12 between the base of the transistor Q 1 and the connection point of the resistors R 3 and R 4 . be. That is, the above-described measurement method of the present invention can be applied to the circuit shown in FIG. 1, and if R 1 =R 2 at that time, h FE of transistor Q 1 is expressed by V F2 /V R1 . However, since the resistor R 1 serves as a bias supply path to the transistor Q 1 and determines the input impedance, a very high resistance value is required. On the other hand, since the resistor R 2 is a current source resistor and determines the current flowing through the transistors Q 1 and Q 2 , its resistance value is determined according to the characteristics of the differential amplifier. Therefore, it is impossible to set R 1 =R 2 , and R 1 =KR 2 (K is a proportionality constant). The variation in the resistance ratio in integrated circuits is quite small compared to the absolute value of the resistance value, but since a high resistance value is required as the resistor R1 , the variation in the resistance ratio with the resistor R2 becomes large. As a result, the operating characteristics of transistor Q1 cannot be sufficiently tested.

かかる問題点は、第2図のように二つの抵抗
R11,R12を設けることによつて解決される。す
なわち、抵抗R11に要求される入力インピーダン
スを実現し得るような充分に高い抵抗値を持たせ
ることが可能となる。入力インピーダンスを抵抗
R11でほぼ決定しているので、抵抗R12の抵抗値
を選択することが可能となり、R12の抵抗値を選
択することが可能となり、R12=R2と設定でき、
双方の抵抗比のバラツキは極めて小さくなる。し
たがつて、トランジスタQ1のhFEは抵抗の絶対値
に影響されず、抵抗R12の電圧降下とダイオード
D2の電圧降下とによつて正確に測定される。
This problem arises when there are two resistors as shown in Figure 2.
This can be solved by providing R 11 and R 12 . That is, it is possible to provide the resistor R 11 with a sufficiently high resistance value to achieve the required input impedance. resistor input impedance
Since R 11 is almost determined, it is possible to select the resistance value of resistor R 12 , and it is possible to select the resistance value of R 12 , and it is possible to set R 12 = R 2 ,
The variation in both resistance ratios becomes extremely small. Therefore, the h FE of the transistor Q 1 is not affected by the absolute value of the resistance, but the voltage drop across the resistor R 12 and the diode
D is precisely measured by the voltage drop of 2 .

第3図は本考案の他の実施例を示し、これは差
動増幅器を構成するトランジスタQ1,Q2のエミ
ツタが抵抗R3に直接結合されてトランジスタQ3
ダイオードD1,D2がのぞかれたことで、第2図
の回路とちがつている。この場合にも、 R2=R12 となるよう抵抗器R2およびR12を構成すれば、抵
抗器R12の両端電圧は電流増幅率hFEに比例する値
が得られる。
FIG. 3 shows another embodiment of the present invention, in which the emitters of transistors Q 1 and Q 2 constituting a differential amplifier are directly coupled to a resistor R 3 , so that transistors Q 3 and
The circuit differs from the one in Figure 2 because the diodes D 1 and D 2 have been removed. In this case as well, if the resistors R 2 and R 12 are configured so that R 2 =R 12 , the voltage across the resistor R 12 can have a value proportional to the current amplification factor h FE .

以上述べたように、本考案によれば新たに設け
られた二つの抵抗のうちのトランジスタのベース
から遠い方にある抵抗の端子間電圧を測定するの
みで、集積回路増幅器初段の動作状態を適切に検
査することのできる回路が得られる。しかも、回
路変化による入力インピーダンスの低下等特性変
動を生じさせることもなる。
As described above, according to the present invention, the operating state of the first stage of the integrated circuit amplifier can be determined appropriately by simply measuring the voltage between the terminals of the resistor that is farther from the base of the transistor among the two newly installed resistors. A circuit that can be tested is obtained. Furthermore, variations in characteristics such as a decrease in input impedance due to circuit changes may occur.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を示す回路図、第2図および第
3図はそれぞれ本考案の実施例を示す回路図であ
る。 Q1,Q2,Q3……トランジスタ、R1,R2,R3
R4,R11,R12……抵抗、D1,D2……ダイオード、
C1……フイルタ用コンデンサ、T1,T2,T3……
端子。
FIG. 1 is a circuit diagram showing a conventional example, and FIGS. 2 and 3 are circuit diagrams showing embodiments of the present invention. Q 1 , Q 2 , Q 3 ...transistor, R 1 , R 2 , R 3 ,
R 4 , R 11 , R 12 ... Resistor, D 1 , D 2 ... Diode,
C 1 ... Filter capacitor, T 1 , T 2 , T 3 ...
terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 差動型式に接続された第1および第2のトラン
ジスタと、該第1および第2のトランジスタのた
めの電流源回路の少くとも一部を構成し、かつ電
流源回路の電流を決定する電流源用抵抗と、前記
第1のトランジスタのベースへのバイアス電圧を
発生する電圧発生回路とを有する差動増幅回路に
おいて、前記電圧発生回路の出力端と前記第1の
トランジスタのベースとの間に二つの抵抗が直列
に接続され、該二つの抵抗のうち、前記第1のト
ランジスタのベースから近い方にある抵抗は必要
な入力インピーダンスを奏するような抵抗値を有
し、前記第1のトランジスタのベースから遠い方
にある抵抗は前記電流源用抵抗の抵抗値と比例関
係にある低抗値を有することを特徴とする差動増
幅回路。
first and second transistors connected in a differential manner; a current source forming at least a part of a current source circuit for the first and second transistors and determining the current of the current source circuit; and a voltage generation circuit that generates a bias voltage to the base of the first transistor, the differential amplifier circuit includes a voltage generation circuit that generates a bias voltage to the base of the first transistor. two resistors are connected in series, and of the two resistors, the resistor closer to the base of the first transistor has a resistance value that provides a necessary input impedance, and the resistor that is closer to the base of the first transistor A differential amplifier circuit characterized in that a resistor located far from the current source has a low resistance value that is proportional to the resistance value of the current source resistor.
JP4466883U 1983-03-26 1983-03-26 differential amplifier circuit Granted JPS5976121U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4466883U JPS5976121U (en) 1983-03-26 1983-03-26 differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4466883U JPS5976121U (en) 1983-03-26 1983-03-26 differential amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5976121U JPS5976121U (en) 1984-05-23
JPS6347065Y2 true JPS6347065Y2 (en) 1988-12-06

Family

ID=30175194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4466883U Granted JPS5976121U (en) 1983-03-26 1983-03-26 differential amplifier circuit

Country Status (1)

Country Link
JP (1) JPS5976121U (en)

Also Published As

Publication number Publication date
JPS5976121U (en) 1984-05-23

Similar Documents

Publication Publication Date Title
CA1220519A (en) Current mirror circuit with control means for establishing an input-output current ratio
JPH0595255A (en) Comparator circuit device
JPS6347065Y2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
US6968249B2 (en) Current measuring circuit for measuring drive current to load
JPS6340900Y2 (en)
US4004161A (en) Rectifying circuits
JPS6155284B2 (en)
US4017749A (en) Transistor circuit including source voltage ripple removal
JPS5843283Y2 (en) Differential amplifier circuit for integrated circuits
US4513245A (en) DC current detector
JPH06120747A (en) Differential amplifier
JPH0572243A (en) Measuring method of integrated circuit device
US4024471A (en) Meter and amplifier circuit for measuring AC and DC signals
JP3058998B2 (en) Semiconductor integrated circuit device
JPH0332094Y2 (en)
JPS6155805B2 (en)
JPS59108411A (en) Current source circuit
JP3671519B2 (en) Current supply circuit
JPS6358404B2 (en)
JP2000056841A (en) Voltage limiter circuit
JPS60153207A (en) Differential amplifier circuit
JPS6161726B2 (en)
JPH03181871A (en) Method for inspecting integrated circuit
JPH06140847A (en) Differential amplifier circuit