JP2659780B2 - Current amplifier circuit - Google Patents
Current amplifier circuitInfo
- Publication number
- JP2659780B2 JP2659780B2 JP63327166A JP32716688A JP2659780B2 JP 2659780 B2 JP2659780 B2 JP 2659780B2 JP 63327166 A JP63327166 A JP 63327166A JP 32716688 A JP32716688 A JP 32716688A JP 2659780 B2 JP2659780 B2 JP 2659780B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- ioff
- base
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は高速応答を必要とするオプトデバイス等の電
流増幅回路の特性改善に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the improvement of characteristics of a current amplifier circuit such as an opto device that requires a high-speed response.
＜従来の技術＞ 第２図，第３図に従来のカレントミラー回路からなる
電流増幅回路を示す。<Prior Art> FIGS. 2 and 3 show a current amplifier circuit including a conventional current mirror circuit.
第２図に示す従来の回路側は、ベース端子どうしが接
続されたエミッタ接地の第１及び第２のトランジスタTr
1,Tr2（以下Tr1,Tr2と記す、他のトランジスタも同じ）
と、ベースが第１のTr1のコレクタに接続され、エミッ
タが第１及び第２のTr1,Tr2の共通ベースに接続され、
コレクタが電源ラインVccに接続された第３のTr3と、ベ
ースが基準電圧源Vrefに接続され、エミッタが第２のTr
2のコレクタに接続された第４のTr4とからなり、第１の
Tr1のコレクタ端子に電流Iinを入力することにより、第
４のTr4のコレクタ端子より出力電流Ioを得ることがで
きるようになっている。The conventional circuit side shown in FIG. 2 includes first and second transistors Tr having a common emitter connected to base terminals.
1, Tr2 (hereinafter referred to as Tr1 and Tr2, the same applies to other transistors)
And the base is connected to the collector of the first Tr1, the emitter is connected to the common base of the first and second Tr1, Tr2,
A third Tr3 whose collector is connected to the power supply line Vcc, a base is connected to the reference voltage source Vref, and an emitter is the second Tr3.
And a fourth Tr4 connected to the collector of the second
By inputting the current Iin to the collector terminal of the Tr1, an output current Io can be obtained from the collector terminal of the fourth Tr4.
第３図に示すもう一つの従来例は、第２図に示す従来
の回路と同じ構成の第１〜第４のTr1,Tr2,Tr3,Tr4、及
び第１のTr1のコレクタと電源ラインVccとの間に接続さ
れた定電流源Ａとからなり、第２のTr2は第１のTr1のＮ
倍のエミッタ面積のトランジスタで構成されている。Another conventional example shown in FIG. 3 has collectors of first to fourth Tr1, Tr2, Tr3, Tr4 and a first Tr1 having the same configuration as the conventional circuit shown in FIG. And the second Tr2 is connected to the N1 of the first Tr1.
It consists of a transistor with twice the emitter area.
＜発明が解決しようとする課題＞ 第２図に示す従来の回路例では、第４図（ａ）に示す
パルス電流を印加した場合、回路の応答は、ピーク電流
Ipに依存し、第４図（ｂ）に示すように、Ipが小さいほ
どtr1,tr2,tr3というように立ち上がり時間trが遅くな
る。これは、入力電流Iinが小さいと、Tr1,Tr2,Tr3のベ
ース・エミッタ間がダイオード特性により高インピーダ
ンスとなり、トランジスタの接合容量の充電に時間を費
やすことによるものである。<Problem to be Solved by the Invention> In the conventional circuit example shown in FIG. 2, when the pulse current shown in FIG.
Depending on Ip, as shown in FIG. 4 (b), as Ip is smaller, the rise time tr becomes longer, such as tr1, tr2, tr3. This is because when the input current Iin is small, the impedance between the base and the emitter of Tr1, Tr2, and Tr3 becomes high due to the diode characteristics, and time is spent for charging the junction capacitance of the transistor.
第３図に示すもう一つの従来例では、入力側に定電流
源Ａから微小電流I1を入力することによって、出力電流
Ioは Io＝Ｎ×（I1＋Iin） ＝Ioff＋Ｎ×Iin （ただし、Ioff＝Ｎ×I1） となり、第５図（ａ），（ｂ）の入力波形図，出力波形
図に示すように、回路の応答のIp依存性が軽減し、回路
の応答特性が改善される。In another conventional example shown in FIG. 3, by inputting a minute current I 1 from the constant current source A on the input side, the output current
Io is given by Io = N × (I 1 + Iin) = Ioff + N × Iin (where Ioff = N × I 1 ). As shown in the input waveform diagram and the output waveform diagram of FIGS. The dependence of the response of the circuit on Ip is reduced, and the response characteristics of the circuit are improved.
しかし、入力側に予め微小電流I1を入力しているた
め、上述したように出力側に入力電流Iinが無くてもＮ
×I1のオフセット電流Ioffを生じるといった問題点があ
る。However, because of the previously input low current I 1 on the input side, even without the input current Iin at the output side as described above N
× There is a problem that results in the offset current Ioff of I 1.
本発明は、カレントミラー回路からなる電流増幅回路
において、応答改善を図り、またこの応答改善に伴なう
オフセット電流の増加をおさえることのできる電流増幅
回路を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a current amplifying circuit comprising a current mirror circuit, which is capable of improving a response and suppressing an increase in an offset current accompanying the improved response.
＜課題を解決するための手段＞ 本発明は、入力側に微少電流を入力して回路の応答の
向上をはかる定電流源を設け、出力側の、ベースを基準
電圧源Vrefに接続した出力段トランジスタのベース・エ
ミッタ間にオフセット電流補正用の抵抗を接続したこと
を特徴とする。<Means for Solving the Problems> The present invention provides an output stage in which a constant current source is provided on the input side for improving the response of a circuit by inputting a small current, and a base on the output side is connected to a reference voltage source Vref. A resistor for offset current correction is connected between the base and the emitter of the transistor.
＜作用＞ 上記構成により、応答改善が行え、抵抗が入力側に入
力した微少電流により生じるオフセット電流を補正する
ための電流源として動作して、従来の回路で問題であっ
たオフセット電流を簡易的におさえることができる。<Operation> With the above configuration, the response can be improved, and the resistor operates as a current source for correcting the offset current generated by the minute current input to the input side, thereby simplifying the offset current which has been a problem in the conventional circuit. Can be suppressed.
＜実施例＞ 第１図は本発明の一実施例を示す回路図である。<Embodiment> FIG. 1 is a circuit diagram showing an embodiment of the present invention.
ベース端子どうしが接続されたエミッタ接地の第１及
び第２のトランジスタTr1,Tr2（以下Tr1,Tr2と記す、他
のトランジスタも同じ）と、ベースが第１のTr1のコレ
クタに接続され、エミッタが第１及び第２のTr1,Tr2の
共通ベースに接続され、コレクタが電源ラインVccに接
続された第３のTr3と、ベースが基準電圧源Vrefに接続
され、エミッタが第２のTr2のコレクタに接続された第
４のTr4と、第１のTr1のコレクタと電源ラインVccとの
間に接続された定電流源Ａ、及び第４のTr4のベースエ
ミッタ間に接続された抵抗Ｒとからなる。Grounded first and second transistors Tr1 and Tr2 (hereinafter Tr1 and Tr2, the same applies to other transistors) having base terminals connected to each other, a base connected to the collector of the first Tr1, and an emitter connected A third Tr3 connected to a common base of the first and second Tr1 and Tr2, a collector connected to a power supply line Vcc, a base connected to a reference voltage source Vref, and an emitter connected to a collector of the second Tr2. It comprises a fourth Tr4 connected, a constant current source A connected between the collector of the first Tr1 and the power supply line Vcc, and a resistor R connected between the base and the emitter of the fourth Tr4.
ここで、入力側に回路の応答を改善するために、定電
流源Ａにより例えば３μＡの微小電流I1を第１のTr1の
コレクタ端子に入力し、また、第1,第２のTr1,Tr2の面
積比を1:10としたカレントミラー回路を使用するものと
すると、 10（I1＋Iin）＝I2 であり、Iin＝０の時、I2＝10I1となり、この時、出力
側に表れるオフセット電流Ioffを式で表わすと、下記の
計算より第８式で表わされる。Here, in order to improve the response of the circuit on the input side, and enter the small current I 1 of the constant current source A for example 3μA to the collector terminal of the first Tr1, The first, second Tr1, Tr2 Assuming that a current mirror circuit with an area ratio of 1:10 is used, 10 (I 1 + Iin) = I 2. When Iin = 0, I 2 = 10I 1 , and at this time, the output side When the offset current Ioff that appears is expressed by an equation, it is expressed by the following equation from the following calculation.
10（I1＋Iin）＝I2 （１） I4＋I3＝I2 （２） VBE/R＋I3＝I2 （３） Io＝I3≒Ioff＋10×Iin （４） ここでIin＝０とすると Io＝I3≒Ioff （５） ＶBE＝（kT/q）In（I3/Is）≒（kT/q）In（Ioff/Is） …（６） （５），（６）より（３）は、 （（kT/q）In（Ioff/Is）/R）＋Ioff＝I2 ……（７） ∴Ioff＝I2−（（kT/q）In（Ioff/Is）/R） ……（８） k;ボルツマン定数 T;絶対温度 q;素電荷 Is;逆方向飽和電流 本例において、Ｒ＝30kΩとすれば、 I2＝30μA,VBE＝0.69V I4＝23μA,Ioff＝７μＡとなり、 Ｒを付加しない時、I4＝０μA,Ioff＝30μＡとなるこ
とに対して、Ｒ＝30kΩを付加することによりオフセッ
ト電流Ioffを30μＡから７μＡに減少させることができ
る。10 (I 1 + Iin) = I 2 (1) I 4 + I 3 = I 2 (2) VBE / R + I 3 = I 2 (3) Io = I 3 ≒ Ioff + 10 × Iin (4) Where Iin = 0 Io = I 3 ≒ Ioff (5) VBE = (kT / q) In (I 3 / Is) ≒ (kT / q) In (Ioff / Is) (6) From (5) and (6), (3) is, ((kT / q) in (Ioff / is) / R) + Ioff = I 2 ...... (7) ∴Ioff = I 2 - ((kT / q) in (Ioff / is) / R) ...... ( 8) k; Boltzmann constant T; absolute temperature q; elementary charge Is; reverse saturation current In this example, if R = 30 kΩ, then I 2 = 30 μA, VBE = 0.69VI 4 = 23 μA, Ioff = 7 μA, and R Is not added, the offset current Ioff can be reduced from 30 μA to 7 μA by adding R = 30 kΩ, whereas I 4 = 0 μA and Ioff = 30 μA.
抵抗Ｒの値によって、オフセット電流Ioffを０まで調
整することが可能であるが、Ｒを小さくしすぎて第４の
Trを遮断させると逆に応答が遅くなるので遮断させない
ように注意することが必要である。上記具体例の場合は
Ｒとして30±5kΩが適当である。The offset current Ioff can be adjusted to 0 by the value of the resistor R, but R is too small and the fourth
It is necessary to be careful not to shut off the Tr because the response will be slower if the Tr is turned off. In the case of the above specific example, 30 ± 5 kΩ is appropriate as R.
＜発明の効果＞ 以上説明したように本発明によれば、定電流源と抵抗
の接続により、回路応答が速く、しかもオフセット電流
が小さい電流増幅回路をデバイスを多く使用せずに簡易
的に提供できる。<Effects of the Invention> As described above, according to the present invention, by connecting a constant current source and a resistor, a current amplifier circuit having a fast circuit response and a small offset current can be easily provided without using many devices. it can.
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図、第３図は他の従来例を示す回路図、第
４図（ａ）（ｂ）は第２図の動作を説明する入力及び出
力波形図、第５図（ａ）（ｂ）は第３図の動作を説明す
る入力及び出力波形図である。 Tr1,Tr2,Tr3,Tr4……トランジスタ、Ａ……定電流源、V
ref……基準電圧源、Ｒ……抵抗、Iin……入力電流、Io
……出力電流。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional example, FIG. 3 is a circuit diagram showing another conventional example, and FIGS. 5 (a) and 5 (b) are input and output waveform diagrams for explaining the operation of FIG. 3, and FIGS. 5 (a) and 5 (b) are input and output waveform diagrams for explaining the operation of FIG. Tr1, Tr2, Tr3, Tr4: Transistor, A: Constant current source, V
ref: Reference voltage source, R: Resistance, Iin: Input current, Io
…… Output current.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/26 10/28 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H04B 10/14 10/26 10/28
Claims (1)
において、入力側に微小電流を入力して回路の応答の向
上をはかる定電流源を設け、出力側に、ベースを基準電
圧源Vrefに接続した出力段トランジスタのベース・エミ
ッタ間に、前記微少電流により生じるオフセット電流補
正用の抵抗を接続したことを特徴とする電流増幅回路。In a current amplifier circuit comprising a current mirror circuit, a constant current source for improving a response of a circuit by inputting a minute current is provided on an input side, and a base is connected to a reference voltage source Vref on an output side. A current amplifier circuit comprising a resistor for correcting an offset current generated by the minute current connected between a base and an emitter of an output stage transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63327166A JP2659780B2 (en) | 1988-12-23 | 1988-12-23 | Current amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63327166A JP2659780B2 (en) | 1988-12-23 | 1988-12-23 | Current amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02171008A JPH02171008A (en) | 1990-07-02 |
| JP2659780B2 true JP2659780B2 (en) | 1997-09-30 |
Family
ID=18196045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63327166A Expired - Fee Related JP2659780B2 (en) | 1988-12-23 | 1988-12-23 | Current amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659780B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3760863B2 (en) * | 2001-12-27 | 2006-03-29 | 富士電機デバイステクノロジー株式会社 | Current amplification type comparator |
-
1988
- 1988-12-23 JP JP63327166A patent/JP2659780B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02171008A (en) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656570B2 (en) | Cascode connection current source circuit layout | |
| JP2659780B2 (en) | Current amplifier circuit | |
| US4237426A (en) | Transistor amplifier | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JP3016317B2 (en) | Variable gain amplifier | |
| JPS5857814A (en) | Electronic impedance device | |
| JP3005730B2 (en) | OR circuit | |
| JPS5914816Y2 (en) | constant current circuit | |
| JPH0624298B2 (en) | Current amplifier circuit | |
| JP2936906B2 (en) | Voltage comparison circuit | |
| JPS6031130B2 (en) | Sample/hold circuit | |
| JPH0421365B2 (en) | ||
| JPH0352031Y2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JP3183410B2 (en) | Constant current circuit | |
| JPH0641381Y2 (en) | Current limiting feedback amplifier circuit | |
| JP2554543B2 (en) | Power supply circuit | |
| JP3671519B2 (en) | Current supply circuit | |
| JPS6131644B2 (en) | ||
| JPH0425567B2 (en) | ||
| JPH0453157Y2 (en) | ||
| JPH05111260A (en) | Full-wave rectifier | |
| JPH0610443Y2 (en) | Logarithmic conversion circuit | |
| JPH0820915B2 (en) | Constant current circuit | |
| JP2665833B2 (en) | Limiter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |