JPH01116833A - 割込処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、割込コントローラを内蔵したマイクロコン
ピュータを使ったプラントシステムにおける割込処理方
式に関するものである。

〔従来の技術〕

第４図は、例えば昭和５６年ｌ°月３０日、マイチック
株式会社発行による「ソフトウェア技術」に示された従
来の割込処理方式を示す説明図であり、図において、１
は割込信号であシ、２は割込処理プログラムである。

次に動作について説明する。システムにおいて正常にプ
ログラムが走っている時に、外部から割込信号１が発生
する。この割込信号１によって割込処理プログラム２が
起動され、正常なプログラムの流れが一時中断される。

〔発明が解決しようとする問題点〕

従来の割込方式は以上のように構成されているので、割
込信号１が入ると割込処理プログラム２を起動しなけれ
ばならず、割込処理プログラム２の処理内容が大きいと
、−時中断時間が大きくなシ、また割込信号１が頻繁に
発生すると正常なプログラムの流れを妨げるという問題
点があった。

この発明は上記の問題点を解消するためになされたもの
で、割込処理によって正常なプログラムの流れの一時中
断時間を最小限とすることができる割込処理方式を得る
ことを目的とする。

〔問題点ｔ−解決するための手段〕

この発明に係る割込処理方式は、割込信号が入ると割込
処理腐をメモリに記憶させ、実際の処理は正常なプログ
ラムの流れの中で行うようにしたものである。

〔作　用〕

この発明における通常状態では正常なプログラムの流れ
のもとに実行処理を行い、割込信号によシ割込処理プロ
グラムが起動されると割込処理腐をメモリにセットして
、この正常なプログラムの流れの中で処理を行う。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は割込信号、２は割込信号１によって起
動される割込処理プログラム、３は割込処理属を記憶さ
せるメモリ、４はこの発明の割込処理方式が動作するシ
ステムの正常なプログラムの流れである。

次に動作について説明する。まず、正常なプログラムの
流れ４において、ステップＳＴ１においてイニシャル処
理の実行を行い、ステップＳＴ２で制御計算機構による
所定の制御を行い、ステップＳＴ３で割込処理がなけれ
ば、ステップＳＴ２に戻る処理ルーチンを繰９返す。

このような正常なプログラムの流れ４で動作しているシ
ステムでステップＳＴ３で割込信号１が発生すると、割
込処理プログラム２が起動される。

この割込処理プログラム２では、第２図のフｉ−チャー
トに示すように、ステップＳＴ４でメモリ３へ割込レベ
ルに対応した割込処理／Ｉ６をセットする。

その後、ステップ８Ｔ５で通常処理ヘジャンプし、正常
なプログラムの流れ４に戻る。第１図に示すこの正常な
プログラムの流れ４に戻ると、メモリ３を常にチエツク
し、メモリ３の中に割込処理魔がセットされていれば、
割込処理魔に対応した処理を行う（ステップ５Ｔ５）。

上記のように、割込処理で行う処理を正常なプログラム
の流れ４の中で実行するようにしたため、システムの一
時中断の時間が少なくなシ、正常なプログラムの実行が
よシ連続的に行なわれるようになシ、システムの連続性
を向上する。

なお、正常なプログラムの流れ４の中で実行する割込処
理の処理内容が大きい場合は、処理を分割することによ
って１周期の実行時間がオーバしないようにし、割込処
理がふえたことによる実行時間の大幅なずれは生じない
。

第３図は、割込信号１が送信リクエスト信号の場合のプ
ログラムの流れを示すフローチャートである。この第３
図において、第１図と同一部分には同一符号が付されて
いる。送信リクエスト割込信号１が発生すると、割込処
理プログラム２はメモリ３に割込処理属をセットする。

割込処理プログラム２はその後正常なプログラムの流れ
にジャンプし髪第１図のステップＳＴ２と同様の通常処
理を行う。通常の正常なプログラムの流れの中でステッ
プ８Ｔ５でメモリ３をチエツクし、割込処理鷹が送信リ
クエストであれば（ステップＳＴ７　）、送信データセ
ット等送信処理を行う（ステップＳＴｇ）。− また、ステップＳＴ７で、送信リクエストでなければ、
ステップＳＴ９でその他の割込処理を行う。

なお、フローチャートのステップＳＴ１のイニシャライ
ズ処理はマイクロプロセッサシステムにおいて、メモリ
のクリア等、立ち上がシ時通常行われるものである。

また、上記実施例では送信リクエストについて示したが
、エラー割込等割込信号なら何でも同様の効果を奏する
。

〔発明の効果〕

以上のように、この発明によれば、割込信号が入ると、
割込処理腐をメモリにセットして割込処理を行い、その
他の処理を正常なプログラムの流れの中で行うように構
成したので、割込処理による正常なプログラムの流れの
一時中断時間を短縮し、システムの連続性が向上すると
いう効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による割込処理方式の説明
図、第２図は同上実施例における個々の割込処理を示す
フローチャート、第３図はこの発明の割込処理方式にお
ける割込信号が送信リクエストの場合を示すフローチャ
ート、第４図は従来の割込処理方式を示す説明図である
。 １は割込信号、２は割込処理プログラム、３は割込処理
Ｎｏ．をセットするメモリ、４は正常なプログラムの流
れ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社 第１図

Claims (1)

【特許請求の範囲】
1. 通常状態では正常なプログラムの流れのもとに一定周期
   で動作するシステムにおいて、上記正常なプログラムの
   流れによるプログラムの実行処理中に割込信号が発生す
   ると割込処理プログラムを起動させ、この割込処理プロ
   グラムでメモリへ割込レベルに対応した割込処理Ｎｏ．
   をセットし、割込処理を上記正常なプログラムの流れの
   中で行うことを特徴とする割込処理方式。