JPH01113965A - ディジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘリカルスキャン方式の回転ヘッドＰＣＭレ
コーダに係り、特に、コンピュータ等のディジタルデー
タが記録された磁気テープからこのディジタルデータを
再生するための再生装置に関する。

〔従来の技術〕

ヘリカルスキャン方式の回転ヘラ）’　ＰＣＭ　ｖ　コ
ーグによるディジタルオーディオテープレコーダ（以下
、　ＤＡＴという）については、例えば、電子情報通信
学会誌ＦＯＺ、　７０．４１　　Ｐ、　６５〜６６の論
文ｒ　ＤＡＴ標準化の概要」や、コロナ社発行［最新の
ＡＶ機器とディジタル技術Ｊ　Ｐ、　６５〜Ｐ７９のｒ
磁気記録とディジタルオーディオ技術１０項に記載され
るように、規格化されている。

ＤＡＴは本来オーディオのアナログ信号をディジタル信
号に変換し、記録再生するものであるが。

信号処理及び記録信号がディジタル信号であることなら
びに容量が非常に大きいことから、コンピュータの分野
におけるデータの記憶ファイルとし【使用することが可
能であると前記文献に記載されている。

〔発明が解決しようとする問題点〕

コンビエータのデータファイルとしては、読み出された
データの高信頼性が要求される。これに対し、　ＤＡＴ
では、再生されたディジタルオーディオ信号に誤りがあ
っても、前値補間などによって比較的誤り訂正が容易で
あることから、従来のコンピュータのデータファイルに
比べて信頼性が劣り、　ＤＡＴをそのままコンピュータ
のデータファイルに用いることには問題があった。

本発明の目的は、かかる問題点を解消し、データ再生に
おける信頼性が向上したディジタル信号再生装置を提供
することにある。

〔問題点を解決するための手段〕

上記目的を達成するために１本発明は、テープ上の同じ
トラックを順番に再生走査する２個以上の回転ヘッドを
設け、夫々の回転ヘッドからの複数の再生信号からデー
タの誤り状態を監視し、これら再生信号のうちの正しい
データを選択するようにする。

〔作用〕

通常、同一トラックを順番に走査する回転ヘッドの再生
ディジタル信号においては、誤りの位置は異なっている
。これら再生ディジタル信号は夫々誤り検出もしくは誤
り訂正されるが、ある再生ディジタル信号に誤りが検出
されるかもしくは訂正不能部分があると、この誤り部分
もしくは訂正不能部分が誤りのない他の再生ディジタル
信号の部分で置換される。これにより、再生ディジタル
信号の検出信頼性を向上させることができる。

〔実施例〕

以下１本発明の実施例を図面によっ【説明する。

第１図は本発明によるヘリカルスキャン方式のディジタ
ル信号再生装置の一実施例を示す構成図であって、１は
磁気テープ（以下％テープという）２はシリンダ、５．
４は主ヘツド、５．６は副ヘツド。

７は回転トランス、８はデータ検出回路、９は信号処理
回路、１０は誤り検出回路、１１はデータの切替回路、
１２は出力ラインである。

同図において、シリンダ２上には、　１８０’の角度間
隔で主ヘッド３，４が設けられ、さらに、シリンダ２が
矢印方向に回転するとき、主ヘツド５゛に遅れて副ヘツ
ド５が、主ヘツド４に遅れて副ヘツド６が夫々設けられ
ており、主ヘツド５を副ヘツド５とは同一アジマス角を
有し、これラヲ（＋）アジマスヘッドとすると、主ヘツ
ド４と副ヘツド６とは主ヘッド５．副ヘツド５とは異な
るアジマス角の（−１アジマスヘツドである。磁気テー
プ１は、シリンダ２の外周の９０°の範囲にわたり、螺
旋の一部をなすように当接して走行する。このために、
シリンダ２が矢印方向に回転すると、主ヘツド５゜副ヘ
ッド５．主ヘッド４．副ヘツド６の順で磁気テープ１を
その長手方向に対して斜めに走査する。

ここで、各ヘッド６〜６のシリンダ２上の配置関係およ
び磁気テープ１上での走査について第２図により説明す
る。

同図において、１５ａは（＋）アジマスヘッドによって
形成されたトラック、１５ｂは（−）アジマスヘッドに
よって形成されたトラックであり、これらは。

第１図における主ヘッド５．４もしくは従来の２ヘッド
方式のＤＡＴなどによって形成されたものである。そこ
で、かかる磁気テープ１上のトラック１５αは主ヘツド
５によって実線矢印５αのように再生走査され、トラッ
ク１５には主ヘツド４によって実線矢印４ａのように再
生走査される。

いま、副ヘツド５が主ヘツド３から９０°の角度だけ離
れ、また、副ヘツド６が主ヘツド４から９０°の角度だ
け離れて配置されているとすると。

副ヘツド５は、主ヘツド５に対して遅れ方向でかつ主ヘ
ツド４に対して先行するので、トラック１５（Ｅとトラ
ック１５Ａどの中間を走査することになる。そこで、副
ヘツド５を主ヘツド３に近ずく方向にづらして設けると
、磁気テープ１が走行（矢印ｙ）していることから、破
線矢印５ａで示すように、副ヘツド５の中心がトラック
１５αの中心に一致するように、副ヘツド５を走査させ
ることができる。

このように走査させるための副ヘツド５の取り付は位置
は、次のようにして求めることができる。

すなわち、シリンダ２の直径を６０■、磁気チーグーの
送り速度を＆１５０ｍ／、、シリンダ２の回転数を２０
０Ｏｒｐｍとする゛と、トラックピッチＸは、Ｚヘッド
方式において、 となる。副ヘツド５の取り付は位置を、９０°からヘッ
ドの移動距離（−２π×１５鱈Ｘ　−＝　２ｉ５６　ｍ
ｓ　）に対して副ヘツド５が１２２／２μｍだけずれて
いればよいから。

となる。つまり、主ヘツド６と副ヘツド５との間の角度
間隔は約８９．７６７°であればよい。主ヘツド４と副
ヘツド５の取り付は位置関係も同様である。

これにより、主ヘツド５と副ヘツド５がトラック１５ｇ
を１回ずつ、主ヘツド４と副ヘツド６がトラック１５Ａ
を１回ずつそれぞれ走査し、したがって、各トラック１
５α、１５ｂは続けて２回ずつ再生走査する。

第１図において、ヘッド５，４．５．６が以上のように
磁気テープ１を再生走査することによって得られた再生
信号は１回転トラック７を介して、データ検出回路８に
供給され、ディジタル信号に変換されて信号処理回路９
に供給される。この信号処理回路９では、信号列内の同
期信号が挿出されこれを基準にデータの配列が制御され
て出力される。そして、信号処理回路９から主ヘツド５
から得られたトラック１５ｇの再生データαと副ヘツド
５から得られた同じトラック１５αの再生データα′（
あるいは主ヘツド４から得られたトラック１５Ａの再生
データｂと副ヘツド６から得られた同じトラック１５Ａ
の再生データｔＳ）とが別々にかつ同時に切替回路１１
に供給される。誤り検出回路１０にもこれら再生データ
α　ａ　ｌ　（または再生データｈ。

ｈ’　）が供給され、これらデータに対し、それぞれ繰
り検出を行い、その検出結果に応じた制御信号を切替回
路１１に送る。切替回路１１は、誤り検出回路１０の検
出結果に応じて、信号処理回路９から供給されたデータ
ａ、α′のいずれか（又はデータｂ。

ｂ′のいずれか）を選択し出力ライン１２に出力する。

この選択は、データα、α′内（またはデータｂ。

ｂ′内）のデータブロック（あるいはシンボル）単位で
行なわれ、データα、α′のいずれにも誤りが無い場合
にはデータαが、データαに誤りがあってデータａ′に
誤りが無い場合にはデータ４′がデータαに誤りがなく
てデータα′に誤りがある場合にはデータαが選択され
る。さらに、データα、α′共に誤りがある場合にはデ
ータαが選択され、その誤り部分に誤りフラグが付加さ
れ、あるいは誤り部分で誤りフラグのみが出力される。

以上のように、同じトラックの信号を２つのヘッドで再
生し、誤りのない方の信号を優先的に選択出力すること
により、テープへラドインタフェースにおけるスペーシ
ング、ホコリ、ヘッド目づまり等から生じるデータ誤り
を低減させ、信頼性を高めることができる。

第３図は第１図における誤り検出回路１０と切替回路１
１の具体例を示すブロック図であって、１６は再生デー
タから同期検出などを行う信号処理回路１７はブロック
の誤り検出回路、１８はスイッチ。

１９．２０はバッファ用のデータＲＡＭ、２１はシステ
ムコントローラ、２２は制御回路、２５はスイッチ、２
４は出力ラインである。

１）ＡＴの記録信号フォーマットは、前記文献に記載さ
れるように、）ラック単位でフレームをなし。

フレーム内のＰＣＭデータは１２８個のブロックで構成
している。各ブロックにはブロック単位で誤り検出・訂
正用のパリティ（内符号Ｃ１）を含んでいる（記録時は
２ブロツクでスクランブルされている）。

第６図において、信号処理回路１６の出力データが誤り
検出回路１７に供給され、パリティＣ１を用いてブロッ
ク単位の誤り検出が行なわれる。これにより、データに
誤りの有無を示すフラグがブロック単位で付加される。

このデータはスイッチ１日を介してデータＲＡＭ１９あ
るいはデータＲＡＭ　２０に転送される。ここで、主ヘ
ツド５（又は主ヘツド４）によって再生されたデータａ
（又はデータｈ）はＲＡＭ１９に、副ヘツド５（又は副
ヘツド６）によって再生されたデータα′（又はデータ
ｈ　ｌ　＞はデ−タＲＡＭ　２０に夫々転送するように
、システムコントローラ２１がスイッチ１８を制御する
。したがって、データＲＡＭ１９とデータＲＡＭ　２０
とに交互にデータが転送される。データＲＡＭ　１９と
データＲＡＭ　２０に蓄えられたデータα、α′は制御
回路２２とスイッチ２６に供給される。制御回路２２は
データαとデータα′とのブロック単位のフラグをチエ
ツクし、誤りの有無に従ってスイッチ２５を制御して誤
りの無いデータ（どちらも誤りのときには、フラグ付き
データ）を出力ライン２４に出力する。

このように、ブロック単位で誤りのない方のデータを選
択することにより、再生データの信頼性を上げることが
できる。かかる処理はブロック検出回路までのうちで行
え、出力ライン２４以降の回路は従来と同じでよい。

第４図は、第１図における誤り検出回路１０と切替回路
１１との他の具体例を示すブロック図であって、２５は
データの誤りを検出しかつ誤り訂正をする′誤り訂正回
路であり、第３図に対応する部分には同一符号をつけて
いる。

この具体例の動作は基本的には第３図に示した具体例と
同じである。第３図の具体例では、データの誤り検出の
結果に応じてスイッチ２６を制御したが、第４図におい
ては、データの誤り訂正の結果に応じてスイッチ２４を
制御するものである。

ＤＡＴのフォーマットにおいて、ブロック単位に設ケタ
パリティＣ１は４シンボルであり、これを用いて２シン
ボルの誤り訂正をしたとき、訂正処理の結果は、■誤り
なし、■１シンボル訂正、■２シンボル訂正、■訂正不
能（６シンボル以上の誤り）の４種となり、■が１番レ
ベルが高く、■が１番レベルが低くなる。この誤り訂正
はデータαとデータα′それぞれのブロック単位で行な
われ、レベルの高い方のブロックデータをスイッチ２５
で選択し、誤り訂正後のデータを出力ライン２４に出力
する。このレベル判定は制御回路２２で行なわれる。

第５図は第１図における誤り検出回路１０．切替回路１
１のさらに他の具体例を示すブロック図であって、２６
　、２７はスイッチであり、第５図に対応する部分には
同一符号をつけている。

この具体例では、バックアメモリのデータＲＡＭ１９．
２０が誤り検出回路１７の前に配置されたものであり、
その動作は第６図と同じであるので説明を省略する。ま
た、誤り検出回路１７を誤り訂正回路に置き替えてもよ
く、同様の機能を得られる。

ところで、第５図において、データα′（又はデータｂ
’　）を記憶するデータＲＡＭ　２００代りに簡単はラ
ッチを用いてもよいし、あるいはこれを省くこと本でき
る。この場合、先行して入力されたデータα（又はデー
タｈ）をデータＲＡＭ１９で記憶し、つづいて供給され
るデータα′（又はデータｈ’）を随時制御回路２２に
送り、誤りフラグ判定を行なうものである。同様にして
第４図、第５図においても、データＲＡＭ　２０を省く
こともできる。

第６図は本発明によるディジタル信号再生装置の他の実
施例の要部を示すブロック図であって、２８はデータａ
（又はデータｈ）あるいはデータａ′（又はデータｂ’
　）をもとに処理する信号処理回路。

５０はデータａ（又はデータｈ）のＣ１誤り検出訂正回
路、６２はデータａ（又はデータｈ）のゲインターリー
プ回路、３５はデータα′（又はデータΔ′）のデイン
ターリーブ回路、６４．５５はデインタ−リーブＴ−タ
ＲＡＭ、５６はデータａ（又はデータｂ）の０２誤り訂
正回路、６７はデータα′（又はデータＡ’）のＣ２誤
り検出訂正回路、６８は遅延回路６９は誤りフラグの判
定回路、　４０はデータの出力ラインである。

同図において、Ｃ１誤り検出訂正回路６０からフレーム
遅延回路５８までは先行している主ヘツド６（又は主ヘ
ツド４）からのデータα（又はデータｈ）の信号処理経
路であり、Ｃ１誤り検出訂正回路６１からＣ２ｆｌＡり
検出訂正回路５７までは副ヘツド５（又は副ヘツド６）
からのデータα′（又はデータＡ’）の信号処理経路で
ある。

ＤＡＴの信号フォーマットでは、先にも述べたように、
ブロック単位で０１パリテイが付加されているが、これ
は情報データのインターリーブ（データ分散）処理後に
付加されたものであり、インターリーブ処理前には、　
Ｃ２パリティが付加されている。誤り検出訂正回路５０
．５１はＣ１パリティで誤り検出訂正を行ない、誤り検
出訂正回路５６．５７はＣ２パリティで誤り検出訂正を
行なう。

そこで、まず、（１’ｌパリテイを用い第１の誤り検出
訂正処理が行なわれ、デインターリーブ処理を行った後
、Ｃ２パリティを用いて第２の誤り検出訂正処理が行な
われるのが通常である。スイッチ２９はヘッド切り替え
スイッチであり、主ヘッド５，４が信号再生していると
きにはα側に、ヘッド５．６が信号再生しているときに
はｂ側に閉じる。したがって、それぞれのヘッドからの
データα、ｃＬ′（又はデータｈ、ｂ’）はスイッチ２
９によって互いに分離される。Ｃ２ｐり検出訂正回路５
６．５７で誤り訂正処理された夫々のデータには、それ
ぞれ訂正処理有無のフラグ、訂正不能フラグが符加され
る。

主ヘツド５からのデータ、（又は主ヘツド４からのデー
タｈ）は遅延回路６８によって１トラツクの走査期間に
等しい時間だけ遅延され、データα′（又はデータｂ’
）は遅延されずに夫々判定回路２９に転送される。これ
により、データα（又はデータｂ）とデータα′（又は
データｂ’　）の位相が一致する。判定回路５９では、
データ単位に符加されたデータな、α′（又はデータＡ
、Ａ’）の誤り検出訂正のフラグが照合され、レベルの
高い、つまり訂正がされていない方あるいは訂正不能で
ない方のデータが選択されて出力されて出力ライン４０
から出力される。

このように、この実施例では、２系統で信号処理したデ
ータをデータ１つ１つで良質のデータを選択するもので
あり、先の実施例と同様、再生データの信頼性が向上す
る。

第７図は本発明によるディジタル信号再生装置のさらに
他の実施例の要部を示すブロック図であって、４１は誤
り検出訂正回路であり、第６図に対応する部分には同一
符号をつけている。

この実施例は第６図に示した実施例と基本的に同じ構成
をなしているか、これとの違いは、遅延回路３８がデイ
ンターリーブ回路５２の後段に設けられ、かつ誤り検出
訂正回路４１がこの遅延回路６８とデインターリーブ回
路５５との後段に設けられていることである。

この実施例の特徴は、第６図では、Ｃ１ハリティによる
誤り検出あるいは訂正が、データα（又はデータｈ）と
データα′（又はデータｈ’　）で独立に処理されるの
に対し、デインターリーブ処理されただ後の０２パリテ
イによる誤り検出あるいは訂正をデータａ（又はデータ
ｂ）とデータα′（又はデータｈ’）とを合わせて行な
う点にある。誤り検出訂正回路４１がそのＣ２ハリティ
のためのものである。

通常、ＣＩパリティによる誤り検出訂正処理と０２パリ
テイによる誤り検出訂正処理との間の関係は。

Ｃ１ハリティでまず誤り検出訂正を行ない、これで誤り
訂正できなかったデータに対しＣ２ハリティで誤り検出
訂正するものである。ｃ１パリティ誤り検出訂正処理で
は、ブロックに複数のデータ誤りがあった場合、訂正不
能としてそのブロック全体のデータに対して誤りのフラ
グが付加される。

これを第８図によって具体的に説明する。なお同図は１
トラツク分のデータα、α′を示し、１ｏ１はデータａ
のマツプ、１０２はデータα′のマツプ。

１０６．１０４はＣ１パリデイ、１０５，１０６はＣ２
パリティ、１０７．１０８はｃ１パリティ誤り検出訂正
処理結果を表わすフラグであり、”０”は誤りなし又は
訂正済みを表わし、１″は訂正不能を表わす。また、各
マツプ１０１，１０２では、横方向にブロックが、縦方
向に各ブロックの桁が夫々表わされている。

ところで、テープ上の同一のトラックが異なるヘッド（
主、副ヘツド）で再生されるため、これらヘッドからの
再生データの誤りパターンは互いに異なる。第８図にお
いて、Ｘ印が誤りデータである。

いま、データαの鶏番ブロックに５個の°×°があると
すると、このブロックに対する訂正不能フラグ１０７ｎ
は１となる。同じくデータα′のル番ブロックにも”×
”が４個あるとすると、このブロックに対する訂正不能
フラグ１０８ｎは１である。Ｃ１パリティ処理がマツプ
１０１，１０２の縦方向に行なわれるのに対し、Ｃ２パ
リティ処理はマツプ１０１，１０２の横方向に行なわれ
る。Ｃ２パリティを用いたポインタイレージヤ訂正で６
データまで訂正可能である誤り検出訂正回路において、
いま１ｍ桁でのＣ２パリティに注目すると、データαに
おいては、７データの誤りがある場合訂正は不能となる
。データα′の同じく風桁目において５データの誤りが
あると、データＸは訂正可能となる。この場合、データ
シンボルＸ′はデータα′で訂正でき、このデータを出
力するのである。次Ｋ、データαの篇＋１桁目に７デー
タの誤りがあって訂正不能となり。

同じくデータα′の肩＋１桁目にも７データの誤りがあ
って訂正不能であるが、データα′のｂ番目のブロック
のデータｙ′が誤りであるのに対し、データａのル番目
のブロックのデータｙが誤りでないとすると、このデー
タｙ′をデータａの１番目のブロックのデータｌと入れ
替えることＫより、データシンボルｙは訂正可能となり
、データ６′における簿＋１桁のデータ誤り×は６個と
なって訂正可能となる。このようにして、誤りパターン
によっては、データａとデータα′のブロックデータを
入れ替えることにより、訂正不能であったデータシンボ
ルが訂正可能となり、訂正能力が向上してデータの信頼
性が高められることになる。

次Ｋ、本発明の他の実施例を説明するが、その前にＤＡ
Ｔの信号フォーマットを第９図を用いて説明する。

先の文献；コロナ社発行「最新のＡＶ機器とディジタル
技術」のｐ、　７６　、図２．７６　「ＰＣＭ信号の配
列」Ｋ記載されているように、情報源がオーディオ源の
ために、左右２チャンネルステレオを基準に、Ｌチャン
ネルサンプルデータとＲチャンネルデータな交互に合成
し、かつ一方のヘッドが再生不能になっても音声出力に
大きな支障がないようにデータ配列されている。テープ
上に記録されたデータと出力するときのデータ時系列は
、第９図に示すようになる。ここで１０９は■アジマス
トラックの信号、１１０はｅアジマストラックの信号。

１１０ハフレ一ム周期、１１０Ａはヘラ、ドのトレース
周期、１１１■は■アジマストラックのトレース時間、
１１１Ｃ）はｅアジマストラックのトレース時間１１２
は再配列した出力信号を表わしている。同図から明らか
なように、１フレーム２トラツク完続で（オーディオ）
信号が元の信号配列に再現される。

つづいて、第１図で説明したように、４ヘツドで■アジ
マストラックを連続２回、θアジマストラックを連続２
回トレースしたときの再生信号の流れを第１０図に示す
。

同図において、トレース時間１１５で示すように１フレ
ームで■アジマストラックを２回トレースしてデータａ
、データａ′を得、つづいてＯアジマストラックを２回
トレースしてデータｂ、データｂ′を得る。ここで、デ
ータαとデータα′（又はデータｂとデータｂ’）を１
フレームとみなして信号処理を行なうと、信号１１４が
得られる。そして。

ここで得た信号１１４は１図示するように、Ｌｏ＋Ｌ６
ｅＲ，、Ｒ，と同じ信号がペアで順次配列されている。

また、誤り検出訂正は１トラツク内で完結処理している
。従って、訂正不能データについては訂正不能フラグが
°１°となり、正しくデータについては訂正不能フラグ
は加”となる。信号１１４のそれぞれペアトなったデー
タに対し、訂正不能フラグを検査してペアのうちの正し
い方のデータを出力する選択を行なうことにより、信号
１１５が得られる。ところで、ここで得られた信号１１
５は■アジマストラック、あるいはＯアジマストラック
内のデータであるから、トラック間（フレーム内）の再
配列処理は、１フレームデータが再生されてから行なわ
れ、この結果、信号１１６が得られる。

第１１図は以上の処理を行なう本発明によるヘリカルス
キャン方式ディジタル信号再生装置のさらに他の実施例
を示すブロック図であって、４２は検出データａ、ａ’
、Ａ、Ａ’の入力部、４５はデータ再生の信号処理及び
誤り検出訂正回路、４４は各ペアのデータのフラグを判
定しデータを選択するフラグ判定回路、４５はフレーム
に分配されたデータを再配列するデータ配列回路、４６
は各回路でデータのやりとりを可能にする記憶回路、４
７はデータの出力ラインである。ここ■アジマストラッ
クデータの遅延は記憶回路４６を用いて行なわれる。

この実施例では、ＤＡＴの信号フォーマットに従って記
憶された信号を再生することを前提にしているが、コン
ピュータ等のデータを記憶するときにフレーム内の■、
Ｏアジマストラック間のデータ分散が行なわれなかった
テープから再生の場合には、データ配列４５は不用とな
る。また、先の実施例と同様、誤りデータを除いて正し
いデータを選択出力することにより、再生データの信頼
性を向上させることができる。

〔発明の効果〕

以上説明したように５本発明によれば、同じトラックを
複数回トレースし、各トレースによって得られるデータ
のうちの正しい方のデータを選択し、また、複数のデー
タ群から誤りの訂正処理を行なうことができるので、再
生信号の信頼性を大幅に向上させることができる。

【図面の簡単な説明】

第１図は本発明によるディジタル信号再生装置の一実施
例を示す構成図、第２図は第１図におけるシリンダ上の
各ヘッドの配置関係を説明するための図、第５図〜第５
図は夫々第１図における誤り検出回路と切替回路の具体
例を示すブロック図第６図および第７図は夫々本発明に
よるディジタル信号再生装置の他の実施例を示す要部ブ
ロック図、第８図は第７図に示した実施例の誤り訂正処
理を示す説明図、第９図はＤＡＴにおける信号再配列処
理の説明図、第１０図は主、副ヘツドの再生信号の誤り
訂正と再配列処理方法を示す説明図、第１１図は第１０
図に示した処理方法を用いた本発明によるディジタル信
号再生装置のさらに他の実施例を示す要部ブロック図で
ある。 １・・・・・・・・・・・・・・・・・・・・・磁気テ
ープ（テープ）２・・・・・・・・・・・・・・・・・
−・・シリンダ５．４，５．６・・・ヘッド ９・・・・・・・・・・・・・・・・・・・・・信号処
理回路１０・・・・・・・・・・・−・・・・・誤り検
出回路１１　・・・・・・・・・・・・・・・・・・切
替回路１５α、１５Ａ・・・・・・記録トラックのパタ
ーン１９．２０・叩・・叩・ＲＡＭ回路 ２２・・・・・・・・・・・・・・・・・・誤り訂正回
路１８．２５・・・・・・・・・・・・スイッチ２５・
・・・・・・・−・・・・・・・・誤り訂正回路２１・
・・・・−・・・・・・・・・・・シ２テムコントロー
ラ６８・・・・・・・・・・・・・・・・・・遅延回路
１０１　・・・・・−・・・・・・・・デー１α１０２
・・・・・・・・・・・・・・・データα′６４・・・
・・・・・−・・・・−・・フラグ判定回路４４・・・
・・−・−・・・・・・・・フラグ判定回路代理人　弁
理士　小　川　膀　多 乙 、（、・ 丈 第１１叉 ｌ

Claims (1)

【特許請求の範囲】
1. １、誤り検出符号などが付加されたディジタル信号が記
   録された磁気テープを回転ヘッドによって再生走査し、
   該ディジタル信号を再生するヘリカルスキャン方式のデ
   ィジタル信号再生装置において、該回転ヘッドは複数個
   設けられて該磁気テープ上の同一トラックを順番に再生
   走査し、かつ、同一トラックを再生走査する該回転ヘッ
   ドからの再生ディジタル信号を夫々誤り検出もしくは誤
   り訂正する第１の手段と、該第１の手段からの誤り検出
   もしくは訂正不能部分を表わす制御出力によって制御さ
   れ誤り検出もしくは誤り訂正された該再生ディジタル信
   号のうちの誤り部分もしくは訂正不能部分がない部分を
   選択する第２の手段を設けたことを特徴とするディジタ
   ル信号再生装置。