JPH01112346A - 性能評価データ収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、発明の目的１ （産業上の利用分野） 本発明は情報処理装置の牲能評画に関し、特に情報処理
装置の性能評１市データ収集装置に関する。

（従来の技術） 従来から、情報処理装置においては、その性能を評価す
るためのデータがいろいろの方法で収集されている。例
えば、システムの負荷状態の把握や入／出力の負荷状態
の把握などは、ソフトウェアパフォーマンスモニタを使
用し、ソフトウェアのイベント毎にデータを時間的に収
集することにより行われて来た。更に、現在では多くの
シミュレーション手法が開発されている。例えば、高速
処理装置によりソフトウェアやシステムなどのシミュレ
ーションが行われてあり、実殿を必要としない性能評価
技術も可能になっている。しかしながら、このような情
報処理装置に対する性能評価技術は古くて新しい問題で
おり、現在もなお、実機、実システム動作時のハードウ
ェア、ソフトウェアの状態の把握が必要なことは言うま
でもないことである。

このような劣敗、実システム動作時のハードウェア、ソ
フトウェアの動作状態の把握に１よ、従来、ある特定の
動作状態を検出するトリガ信号を外部測定装置で観測す
る方法が一般的であった。しかしなから、この方法では
ハードウェアの細部動作かその性能にどのように影響し
ているのかを把握するのが困難という欠点がめった。ま
た、細部動作を調べようとすると、ファームウェアおよ
びハードウェアを改造しなければならないという問題が
おった。その場合、仮りに改造したとしても、外部測定
装置で観測するので、測定データがこの外部測定装置の
性能に影響されるという欠点かあった。

更に、これ等の方法で（よ、観測時間範囲が短く、長り
間にわたる装置の動作傾向の把握ができないという欠点
もあった。

（発明が解決しようとする問題点） このように、従来の情報処理装置の性能評価装置におい
ては、ハードウェアの細部動作の把１４か困難であり、
また外部測定装置の性能の影響を受けるという欠点がめ
った。更に、長時間にわたる動作傾向か把握し難いとい
う問題があった。

本発明は、上記従来の装置の欠点に鑑み、情報処理装置
の性能評価データ収集に際して、被測定装置の性能低下
をもたらすことなく、実使用環境下でのハードウェア性
能評価データ収集を細部まで可能にする性能評価データ
収集装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、本発明による［生能評価デ
ータ収集装置は、情報処理装置の性能評価データを保持
するレジスタと、このレジスタからの出力をアドレス入
力とし、ＣＰＵのクロック毎に入力アドレスの格納内容
を読出し、着込みを実行するメモリと、このメモリから
出力された前記格納内容に１を加算する加算器とから構
成され、この加算器からの出力を前記メモリの前記７１
〜レスに書込み、このメモリの同一アドレスへの格納回
数を情報処理装置の内部状態信号群の任意の組合わせが
発生した回数として計数する如く構成される。

（作用） 上記のように、構成された本発明の性能評価データ収集
装置においては、情報処理装置の内部状能Ｓ−尺寸・ｌ
（Ｌ市陣価デー々とｌ、Ｔの信曇醒をｎｐＨクロック毎
にレジスタが保持する。同じＣＰＵクロック周期内に、
このレジスタからの出力がアドレス信号としてメモリに
入力され、このメモリは下記アドレスの格納内容を読出
す。続出された格納内容か加算器により１を付加され、
同じＣＰＵクロック内に上記メモリの上記アドレスに格
納される。このようにして、上記のレジスタ、メモリ、
加算器を組合わせることにより情報処理装置としての実
機、実システムの動作時の細部動作の状態を割合で示し
たデータを収集することかできる。

（実施例） 以下図面により本発明の性能評価データ収集装置の一実
施例につき説明する。

第１図は本発明の一実施例の回路構成図である。

図において、情報処理装置の内部状態を示す性能評価デ
ータ１はレジスタ２に保持される。このレジスタ２から
の出力はアドレス信号３としてメモリ４に送出される。

このメモリ４からはアドレス信号３により指定されたア
ドレスの格納内容５を読出され、ラッチ６はこれを保持
する。このラッチ６からの出力データ７は加算器８の一
方に送出され、加算器８は他方に入力されている“′１
″信号により出力データ７の内容に１を加算する。

この加算器８からの出力データ９はゲート１０に入力さ
れる。ゲート１０は図示しないフリップフロップからの
制御信号１１に基づいて出力データ１２をメモリ４に転
送し、メモリ４はこれを上記のアドレスに書込む。この
ような構成により情報処理装置の内部状態を示すデータ
１の成る組合わせか発生した回数が計数され、これに基
づいて情報処理装置の性能評価がなされる。

次に本実施例の動作について第１図により説明する。

レジスタ２は肯報処理装置の内部状態を示すデータ１を
図示しないＣＰＵからのクロック毎に格納する。このデ
ータ１としては、例えば、メモリアクセス要求信号やオ
ペランド読取り要求後のメモリのデータ待ちなどのよう
な各種のデータ待ちを示ず信号、キャッシュピットを示
す信号、オペレーションコード等などでおる。レジスタ
２からのアドレス信号３は同一クロック周期内でメモリ
４に入力される。メモリ４は同じＣＰＵクロック周期中
にアドレス信号３で指定されたアドレスの格納内容５を
読み出し、これを後の書込み動作のためにラッチ６に送
出する。ラッチ６はこの入力した格納内容５を出力デー
タ７として加算器８に送出する。加算器８はこのラッチ
出カフに１を加算し、ｈＤ算結果を加算器出力つとして
ゲート１０に送出する。このゲート１０は、当該測定の
実行、停止を制御する図示しないフリップフロップから
の制御信号１１により同じＣＰＵクロック内で加算器出
力９を出力信号１２としてメモリ４に送出し、メモリ４
はこれを書込む。このようにしてメモリ４は情報処理装
置の内部状態を示すデータ１の成る組合わせが発生した
回数を格納する。

なお、本実施例では、メモリ４の記憶内容の初期化とダ
ンプのための回路は図示してないか、当該測定の開始、
終了を示すソフトウェア命令をトリがとして、ファーム
ウェアによりそれ等を実行するものとす２１− 第２図は、第１図における内部状態を示す信号群の中の
各信号が同一クロックで成立しない場合に、これを処理
する回路構成を示したものでおる。

第１図の回路と異なる点はエンコード回路１４をレジス
タ２の前に付加した点で、その他は第１図と同じで必る
。この場合、入力された信号ｕ１３はエンコード回路１
３を介して信号数を少なくしてレジスタ２に出力する。

このようにすればメモリ４の記憶客足を小さくすること
ができる。

本実施例においては、メモリのビット幅、加算器のビッ
ト幅を特別には定めてないか、ＣＰＵクロックサイクル
が許す限り大きくすることにより観測時間を長くするこ
とができる。

更に、本実施例で示した信号８￥１，１３を保持するレ
ジスタ２まてを情報α理装置に組込んで、その他の部分
を付加回路としてもよい。このようにすれば、収集する
データの組合わせを変えた複数組の計数回路を需り込む
こともできるようになり、より細かなデータ収集が可能
になる。

［発明の効果］ ピノ　ト見亜日ロ　ｌ　　、ｔ−ｋ　Ｑ　Ｌ−プτイト
日日の・１叶白旨ルＶイ田ｉモＦ−４収集装置によれば
次のような効果が得られる。

■情報処理装置にあけるハードウェアの細部動作が、実
機において、その性能にどの程度影響しているかを割合
で示すデータを収集できる。

■情報処理装置のハードウェア、ファームウェアの改造
を最小限とする付加機能として性能評価データ収集回路
を４Ｍ、戎することができる。

■ＣＰＩＪのクロックサイクルが許容する限度内で観測
時間を長くすることができる。

■実機、実システム動作時のハードウェアの細部動作の
情況を把握できる。

■どのような情報処理装置にも使用可能であり、汎用ｉ
牛かおる。

【図面の簡単な説明】

第１図１は本発明による性能評価データ収実装置の一実
施例の構成図であり、第２図は第１図の性能評価データ
収集装置に信号数を減らすためのエンコード回路を付加
した場合の構成図で必る。 ２・・・レジスタ　　　４・・・メモリ６・・・ラッチ
　　　　８・・・加算器１０・・・ケート１３・・・エ
ンコーダ代理人　弁理士　則　近　息　１缶 向　　山王　− 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 情報処理装置の内部状態を示す性能評価データをクロッ
   ク毎に保持するレジスタと、このレジスタからの出力を
   同じＣＰＵクロック周期内でアドレス入力とし、このア
   ドレスの格納内容を読出し、書込みを実行するメモリと
   、このメモリから出力された前記格納内容に１を加算す
   る加算器とから構成され、この加算器からの出力を前記
   メモリの前記アドレスに書込み、このメモリの同一アド
   レスへの格納回数を情報処理装置の内部状態信号群の任
   意の組合わせが発生した回数として計数することを特徴
   とする性能評価データ収集装置。