JPH01109833A - データ分岐装置 - Google Patents
データ分岐装置Info
- Publication number
- JPH01109833A JPH01109833A JP26547287A JP26547287A JPH01109833A JP H01109833 A JPH01109833 A JP H01109833A JP 26547287 A JP26547287 A JP 26547287A JP 26547287 A JP26547287 A JP 26547287A JP H01109833 A JPH01109833 A JP H01109833A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- clock
- data
- terminal devices
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 claims abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ分岐装置に関し、特に同期方式データの
分岐装置に関する。
分岐装置に関する。
従来、この種のデータ分岐装置は、分岐接続される複数
の端末装置のデータの同期用タイミングクロックを複数
の端末装置の内の１つの端末装置のタイミングクロック
に全て同期させる用い方をする場合、あらかじめどの端
末装置のタイミングクロックに同期させるかを固定的に
決めておく方式となっていた。
の端末装置のデータの同期用タイミングクロックを複数
の端末装置の内の１つの端末装置のタイミングクロック
に全て同期させる用い方をする場合、あらかじめどの端
末装置のタイミングクロックに同期させるかを固定的に
決めておく方式となっていた。
上述した従来の分岐装置では、システム全体のタイミン
グを複数の端末装置の内、どれに同期させるかを事前に
決めておく必要があり、かつ固定的であった。
グを複数の端末装置の内、どれに同期させるかを事前に
決めておく必要があり、かつ固定的であった。
従って、このように固定的に定められた端末装置が故障
し、タイミングに異常があると、複数の端末装置全ての
タイミングが異常となってしまうため、どの端末装置へ
も正常なデータを分岐することが不能となるという欠点
がある。
し、タイミングに異常があると、複数の端末装置全ての
タイミングが異常となってしまうため、どの端末装置へ
も正常なデータを分岐することが不能となるという欠点
がある。
本発明の目的は、このような欠点のないデータ分岐装置
を提供することにある。
を提供することにある。
本発明は、主局からのデータを複数の端末装置に分岐す
るデータ分岐装置において、 複数の端末装置からのタイミングクロックを監視する複
数のタイミング監視回路と、 これらタイミング監視回路の出力により複数の端末装置
からのタイミングクロックを優先順位をもって切替制御
して共通タイミングクロックを設定するタイミング制御
回路と、 複数の端末装置に分岐するデータを前記共通タイミング
クロックで書き込み、それぞれの端末装置からのタイミ
ングクロックでデータを読み出す複数のタイミングバッ
ファとを備えたことを特徴としている。
るデータ分岐装置において、 複数の端末装置からのタイミングクロックを監視する複
数のタイミング監視回路と、 これらタイミング監視回路の出力により複数の端末装置
からのタイミングクロックを優先順位をもって切替制御
して共通タイミングクロックを設定するタイミング制御
回路と、 複数の端末装置に分岐するデータを前記共通タイミング
クロックで書き込み、それぞれの端末装置からのタイミ
ングクロックでデータを読み出す複数のタイミングバッ
ファとを備えたことを特徴としている。
本発明の実施例について図面を参照し説明する。
第１図は本発明の一実施例を示すブロック図である。こ
のデータ分岐装置は、主局側インタフェース１と、ｎ個
（ｎは正の整数）の分岐側インクフェース２−１．２−
２． ・・・、２−（ｎ−１）。
のデータ分岐装置は、主局側インタフェース１と、ｎ個
（ｎは正の整数）の分岐側インクフェース２−１．２−
２． ・・・、２−（ｎ−１）。
’ｌ−ｎと、ｎ個の端末装置からのタイミングクロック
ＳＴ２を監視するｎ個のタイミング監視回路４−１．４
−２． ・・・、 ４−（ｎ−１） 、 ４−ｎ
と、これらのタイミング監視回路の出力によりｎ個の端
末装置からのタイミングをクロックＳＴ２を優先順位を
もって切替制御して共通のタイミングクロックを設定す
るタイミング制御回路５と、ｎ個の端末装置に分岐する
データを共通のタイミングクロックで書き込み、それぞ
れの端末装置からのタイミングクロックＳＴ２でデータ
を読み出すｎ個のタイミングバッファ３−１．３−２．
・・・、 ３− （ｎ−１） 、 ３−ｎから
構成されている。
ＳＴ２を監視するｎ個のタイミング監視回路４−１．４
−２． ・・・、 ４−（ｎ−１） 、 ４−ｎ
と、これらのタイミング監視回路の出力によりｎ個の端
末装置からのタイミングをクロックＳＴ２を優先順位を
もって切替制御して共通のタイミングクロックを設定す
るタイミング制御回路５と、ｎ個の端末装置に分岐する
データを共通のタイミングクロックで書き込み、それぞ
れの端末装置からのタイミングクロックＳＴ２でデータ
を読み出すｎ個のタイミングバッファ３−１．３−２．
・・・、 ３− （ｎ−１） 、 ３−ｎから
構成されている。
分岐側のそれぞれのタイミングクロックＳＴ２は、タイ
ミングバッファに供給されると共に、タイミング制御回
路５およびタイミング監視回路４−１．４−２． ・
・・、４ （ｎ １）、４−ｎにも供給される。
ミングバッファに供給されると共に、タイミング制御回
路５およびタイミング監視回路４−１．４−２． ・
・・、４ （ｎ １）、４−ｎにも供給される。
タイミング監視回路ではそれぞれのタイミングクロック
ＳＴ２の有無を監視し、その結果をタイミング制御回路
５に与える。タイミング制御回路５は分岐側のタイミン
グクロックＳＴ２をタイミング監視回路の出力によりい
ずれか１つを選択し主局側インタフェースのタイミング
クロックＳＴ２とするとともに、タイミングバッファ３
−１．３−２． ・・・、３−（ｎ−１）。
ＳＴ２の有無を監視し、その結果をタイミング制御回路
５に与える。タイミング制御回路５は分岐側のタイミン
グクロックＳＴ２をタイミング監視回路の出力によりい
ずれか１つを選択し主局側インタフェースのタイミング
クロックＳＴ２とするとともに、タイミングバッファ３
−１．３−２． ・・・、３−（ｎ−１）。
３−ｎにデータＳＤを書き込むための共通りロックとし
てそれぞれに与えられる。
てそれぞれに与えられる。
なお、タイミング制御回路５において、ｎ個の分岐側の
タイミングクロックＳＴ２の内いずれか１つを選択する
方法として、あらかじめ分岐側タイミングクロックに優
先順位をつけておき、順位の高い方から順次選択される
ように動作する。例えば、タイミング監視回路の出力に
より全ての分岐側タイミングクロックＳＴ２が正常と判
断された場合は、分岐側インタフェース２−１のタイミ
ングクロックＳＴ２を選択して共通タイミングクロック
ＳＴ２とする。分岐側インタフェース２−１のタイミン
グクロックＳＴ２が停止した場合は、タイミング監視回
路４−１の出力は無くなり、分岐側インタフェース２−
２のタイミングクロックＳＴ２が共通タイミングクロッ
クとして選択されるように動作する。
タイミングクロックＳＴ２の内いずれか１つを選択する
方法として、あらかじめ分岐側タイミングクロックに優
先順位をつけておき、順位の高い方から順次選択される
ように動作する。例えば、タイミング監視回路の出力に
より全ての分岐側タイミングクロックＳＴ２が正常と判
断された場合は、分岐側インタフェース２−１のタイミ
ングクロックＳＴ２を選択して共通タイミングクロック
ＳＴ２とする。分岐側インタフェース２−１のタイミン
グクロックＳＴ２が停止した場合は、タイミング監視回
路４−１の出力は無くなり、分岐側インタフェース２−
２のタイミングクロックＳＴ２が共通タイミングクロッ
クとして選択されるように動作する。
なお、主局側インタフェース１のタイミングクロックＳ
ＴＩは、本実施例の分岐装置とそれに接続される端末装
置を全てこの主局側インタフェース１のタイミングクロ
ックＳＴＩに同期させる場合に用いられるものであり、
主局側インタフェースに有するか否かは本発明とは無関
係である。
ＴＩは、本実施例の分岐装置とそれに接続される端末装
置を全てこの主局側インタフェース１のタイミングクロ
ックＳＴＩに同期させる場合に用いられるものであり、
主局側インタフェースに有するか否かは本発明とは無関
係である。
以上説明したように本発明は分岐側インタフェースのそ
れぞれのタイミングクロックに対するタイミング監視回
路を有し、その出力によってタイミング制御回路で優先
順位をもって共通タイミングクロックを選択するように
動作するから、分岐側インタフェースのタイミングクロ
ックのいずれか１つに全てのクロック系を同期させて使
用するような場合、いずれかの分岐側タイミングクロッ
クが異常となっても装置全体が停止してしまうようなこ
とがなく信願性の高いデータの分岐が行えるという効果
がある。
れぞれのタイミングクロックに対するタイミング監視回
路を有し、その出力によってタイミング制御回路で優先
順位をもって共通タイミングクロックを選択するように
動作するから、分岐側インタフェースのタイミングクロ
ックのいずれか１つに全てのクロック系を同期させて使
用するような場合、いずれかの分岐側タイミングクロッ
クが異常となっても装置全体が停止してしまうようなこ
とがなく信願性の高いデータの分岐が行えるという効果
がある。
実例として分岐側インタフェースに高速ディジタル回線
を用いた多重装置とインタフェースした場合においては
、それぞれの分岐側インタフェースのタイミングクロッ
クは常に同期がとれている必要があるが、これら分岐側
インタフェースのいずれかが故障した場合、本発明によ
る分岐装置によれば故障した分岐側インタフェースが他
の分岐側インタフェースに影響を与えることはない。
を用いた多重装置とインタフェースした場合においては
、それぞれの分岐側インタフェースのタイミングクロッ
クは常に同期がとれている必要があるが、これら分岐側
インタフェースのいずれかが故障した場合、本発明によ
る分岐装置によれば故障した分岐側インタフェースが他
の分岐側インタフェースに影響を与えることはない。
第１図は本発明の一実施例のブロック図である。
１・・・・・主局側インタフェース
２−１． ２−２． ・・・、 ２− （ｎ−１）
。 ２−ｎ・・・分岐側インタフェース ３−１． ３−２． ・・・、３− （ｒｌ−１）。 ３−ｎ・・・タイミングバッファ ４−１．４−２． ・・・、４−（ｎ−１）。 ４−ｎ・・・タイミング監視回路 ５・・・・・タイミング制御回路 第１図
。 ２−ｎ・・・分岐側インタフェース ３−１． ３−２． ・・・、３− （ｒｌ−１）。 ３−ｎ・・・タイミングバッファ ４−１．４−２． ・・・、４−（ｎ−１）。 ４−ｎ・・・タイミング監視回路 ５・・・・・タイミング制御回路 第１図
Claims (1)
- （１）主局からのデータを複数の端末装置に分岐するデ
ータ分岐装置において、 複数の端末装置からのタイミングクロックを監視する複
数のタイミング監視回路と、 これらタイミング監視回路の出力により複数の端末装置
からのタイミングクロックを優先順位をもって切替制御
して共通タイミングクロックを設定するタイミング制御
回路と、 複数の端末装置に分岐するデータを前記共通タイミング
クロックで書き込み、それぞれの端末装置からのタイミ
ングクロックでデータを読み出す複数のタイミングバッ
ファとを備えたことを特徴とするデータ分岐装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26547287A JPH01109833A (ja) | 1987-10-22 | 1987-10-22 | データ分岐装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26547287A JPH01109833A (ja) | 1987-10-22 | 1987-10-22 | データ分岐装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109833A true JPH01109833A (ja) | 1989-04-26 |
Family
ID=17417644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26547287A Pending JPH01109833A (ja) | 1987-10-22 | 1987-10-22 | データ分岐装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109833A (ja) |
-
1987
- 1987-10-22 JP JP26547287A patent/JPH01109833A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7954104B2 (en) | Remote copy storage device system and a remote copy method to prevent overload of communication lines in system using a plurality of remote storage sites | |
| CN108563557A (zh) | 一种多通道计算机的通道同步方法及装置 | |
| KR100882391B1 (ko) | 심리스 클록 | |
| US4635249A (en) | Glitchless clock signal control circuit for a duplicated system | |
| KR100583214B1 (ko) | 정보 처리 장치 | |
| JPS63175913A (ja) | クロツク供給方式 | |
| US4949334A (en) | Protected information transfer system | |
| US7694176B2 (en) | Fault-tolerant computer and method of controlling same | |
| JPH01109833A (ja) | データ分岐装置 | |
| JPH0213499B2 (ja) | ||
| JP2968369B2 (ja) | 複数チャンネルの同期制御方法 | |
| JP4048988B2 (ja) | フォルトトレラントシステム及びそれに用いる同期化方法 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| KR19990000780A (ko) | Atm 스위치의 이중화 제어 장치 | |
| JPH086664A (ja) | コンピュータおよびそのクロック切り替え方法 | |
| JP2645880B2 (ja) | システムクロック二重化方式 | |
| JP2580557B2 (ja) | 分散システムの試験方法および装置 | |
| JPH04111144A (ja) | 多重化装置の一致化制御方式 | |
| JPS59161144A (ja) | フレ−ム同期化回路 | |
| KR20020005830A (ko) | 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치 | |
| JPH0774755A (ja) | Ａｔｍ通信システムにおける現用予備両系セル位相合せ装置 | |
| JP2010211250A (ja) | フォールトトレラントコンピュータ及びそのタイミング調整方法 | |
| JPS6290069A (ja) | 多数決論理冗長構成を有する時間スイツチ | |
| JPH04304725A (ja) | 伝送路切替方式 | |
| JPH0325065B2 (ja) |