CN108563557A - 一种多通道计算机的通道同步方法及装置 - Google Patents

Abstract

本申请涉及计算机技术领域，尤其涉及一种多通道计算机的通道同步方法及装置，以解决现有技术中不同通道间同步精度较低的问题；本申请实施例提供的通道同步方法，包括：通过调试电缆接收同步停止信号，使各通道中的应用同步停止，实现对任一中断应用的调试，其中，根据以下步骤使每一通道中的应用停止：确定同步停止信号到达通道内CPU板时，触发外部中断，中断通道中正在运行的应用，保存各中断应用的上下文信息；接收到同步运行指令时，使各通道中的应用同步运行，其中，根据以下步骤使每一通道中的应用运行：触发通道与其它通道进行同步，恢复通道中各中断应用的上下文信息，使各中断应用运行。

Description

一种多通道计算机的通道同步方法及装置

技术领域

本申请涉及计算机技术领域，尤其涉及一种多通道计算机的通道同步方法及装置。

背景技术

在航空机载计算机领域，为了提高控制系统的可靠性及容错能力，通常采用多通道设计，且多通道计算机中每一通道均具有输出控制能力。

现有技术中，针对多通道计算机，通常是通过软件的方式来对各通道中的应用进行调试，使用软件调试方式时，同步停止信号是以调试指令的形式发给各个通道，此时，调试指令到达各个通道的时间差会比较大，通常为毫秒级，而多通道计算机中不同通道中的应用都是周期性工作的，周期一般为几毫秒至几十毫秒，这样就可能导致停止时各通道之间的同步时间相差很远，后续各通道再一起运行时各通道之间的同步时间也可能相差很远。

可见，现有技术中的多通道计算机不同通道之间难以达到真正意义上的同步。

发明内容

本申请实施例提供一种多通道计算机的通道同步方法及装置，用以解决现有技术中多通道计算机不同通道之间同步精度比较低的问题。

第一方面，本申请实施例提供的一种多通道计算机的通道同步方法，多通道计算机中各通道中的CPU板均与调试电缆相连，多通道计算机通过调试电缆接收同步停止信号，包括，通过调试电缆接收同步停止信号，使各通道中的应用同步停止，以实现对任一中断应用的调试，其中，针对每一通道，根据以下步骤使该通道中的应用停止：确定同步停止信号到达该通道内的CPU板时，触发外部中断，该外部中断可使该通道中操作系统正在运行的应用中断，之后保存该通道中各中断应用的上下文信息，使该通道进入暂停状态，在调试完成之后，若接收到同步运行指令，则使各通道中的应用同步运行，其中，针对每一通道，根据以下步骤使该通道中的应用运行：触发该通道与其它通道进行同步，恢复该通道中中断应用的上下文信息，使该通道中各中断应用继续运行，这样，通过调试电缆来向各通道发送同步停止信号，同步停止信号到达各通道的时间相同，可以将各通道停止时相互之间的时间差控制在最小，后续再一起运行时也可以尽可能地提高各通道之间的同步运行精度。

在一些可能的实施方式中，针对每一通道，多通道计算机确定同步停止信号到达该通道内的CPU板时，还可以中断该通道中操作系统使用的所有定时器，并记录中断时每一定时器的计数信息，之后，在恢复该通道中各中断应用的上下文信息之前，可以将该通道中主帧时钟的定时时间设置为同步周期大小，对除主帧时钟之外的每一定时器，根据记录的中断时该定时器的计数信息恢复该定时器的计时，便于后续可以更好地恢复中断应用。

在一些可能的实施方式中，针对每一通道，触发该通道与其它通道进行同步，包括：指示该通道通过同步总线向其它通道发送第一同步信号，并在预设时长内接收其它通道通过同步总线反馈的第一同步信号；指示该通道通过同步总线向其它通道发送第二同步信号；若确定在预设时长内其它各通道均通过同步总线向该通道反馈第二同步信号，则确定各通道之间完成同步；其中，第一同步信号为高电平时，第二同步信号为低电平；第一同步信号为低电平时，第二同步信号为高电平。

采用这种方式，利用两次高低电平的握手来进行通道同步，可以减小一次握手时的不确定性，并且，这里，是由硬件来实现操作系统级的通道同步，同步精度更高。

在一些可能的实施方式中，多通道计算机指示每一通道通过同步总线向其它通道发送第二同步信号之前，可以延时预设时长，这是为了避免最后一个发出同步信号的通道在接收到其它通道的同步信号后，需要立刻输出相反的同步信号，减小同步错乱的可能。

具体实施时，各通道之间的同步是周期性进行的，因此，在一些可能的实施方式中，多通道计算机还可以记录每一同步周期内同步失败的通道的信息；对任一通道，若确定该通道连续同步失败的次数达到预设次数，则确定该通道发生故障，切换掉该通道。可以及时发现故障通道，提高多通道计算机的可靠性和安全性。

第二方面，本申请实施例提供的一种多通道计算机的通道同步装置，所述多通道计算机中各通道中的CPU板均与调试电缆相连，通过所述调试电缆接收使各通道中的应用同步停止的信号，包括：

中断模块，用于通过所述调试电缆接收同步停止信号，使各通道中的应用同步停止，以实现对任一中断应用的调试，其中，针对每一通道，根据以下步骤使该通道中的应用停止：确定所述同步停止信号到达该通道内的CPU板时，触发外部中断，中断该通道中正在运行的应用，保存该通道中各中断应用的上下文信息；

恢复模块，用于接收到同步运行指令时，使各通道中的应用同步运行，其中，针对每一通道，根据以下步骤使该通道中的应用运行：确定所述同步运行指令到达该通道内的CPU板时，触发该通道与其它通道进行同步，恢复该通道中各中断应用的上下文信息，使该通道中各中断应用继续运行。

第三方面，本申请实施例提供的一种计算机，包括至少一个处理单元、以及至少一个存储单元，其中，所述存储单元存储有程序代码，当所述程序代码被所述处理单元执行时，使得所述计算机执行上述多通道计算机的通道同步方法的步骤。

第四方面，本申请实施例提供的一种计算机可读存储介质，包括程序代码，当所述程序代码在计算机上运行时，使所述计算机执行上述多通道计算机的通道同步方法的步骤。

另外，第二方面至第四方面中任一种设计方式所带来的技术效果可参见第一方面中不同实现方式所带来的技术效果，此处不再赘述。

本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。

附图说明

图1为本申请实施例提供的多通道计算机的示意性结构图；

图2为本申请实施例提供的多通道计算机的通道同步方法流程图；

图3为本申请实施例提供的又一多通道计算机的通道同步方法流程图；

图4为本申请实施例提供的DeltaSVM操作系统的调度过程示意图；

图5为本申请实施例提供的多通道计算机在进行通道同步时的示意图；

图6为本申请实施例提供的一种多通道计算机的通道同步装置的示意图；

图7为本申请实施例提供的用于实现多通道计算机的通道同步方法的计算机的硬件结构示意图。

具体实施方式

本申请实施例提供的多通道计算机的通道同步方法和装置，用以实现多通道计算机不同通道之间精确同步。

首先，对本申请实施例中涉及的部分用语进行说明，以便于本领域技术人员理解。

多通道计算机，又叫多余度计算机，计算机中的一个通道称为一个余度，不同通道执行同样的操作，完成相同的工作，主要用于对安全性和稳定性要求比较高的领域，如航空航天飞行控制、空中交通管制和核电站控制等。

调试电缆，包括通信总线和用于传输同步停止信号的信号线。

同步停止信号，为电平信号，用于使多通道计算机中各通道中的应用同步停止，其通过调试电缆到达任一通道中的CPU板时，触发外部中断，该中断会使运行在该通道的CPU上的操作系统暂停，在操作系统暂停的状态下，该通道中的应用同样处于暂停状态。

同步运行指令：用于使多通道计算机中各通道中的应用同步运行，任一通道在接收到同步运行指令时，会触发自身与其它通道进行通道同步，在与其它各通道完成同步后，恢复运行在该通道的CPU上的操作系统，进而恢复承载在操作系统上的应用。

高电平，与低电平相对，在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入电平，当输入电平高于最小输入电平时，则认为输入电平为高电平。

低电平，在逻辑电平中，低电平指的是保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于最大输入低电平时，则认为输入电平为低电平。

图1示出了一种能够适用本申请实施例中多通道计算机的通道同步方法和装置的多通道计算机的示意性结构图，其中，多通道计算机包含A、B、C、D四个通道，每一通道中的CPU板均与调试电缆相连(图中未示出)，每一CPU板上部署具有高可靠高安全性的嵌入式操作系统，如DeltaSVM(DeltaSafety VirtualMachine，Delta安全虚拟机)，在嵌入式操作系统上可以再部署控制系统应用软件，其中，控制系统应用软件可以划分为输入分区、余度管理分区、控制律分区和输出分区几个部分，各通道间通过通用输入/输出(General PurposeInput Output，GPIO)数据线(即同步总线)进行通道间的同步，通过1394总线进行通道间的数据传递。

因为多通道计算机中各通道中的应用相同，并且，各分区中的应用同步运行，因此，在调试时，需要使各分区中的应用同步停止，并在完成调试以后，使各分区中的应用同步运行。

具体实施时，在对多通道计算机进行调试时，调试设备可以通过调试电缆向多通道计算机发送同步停止信号，对每一通道，当确定同步停止信号到达该通道中的CPU板时，触发外部中断，使运行在CPU上的操作系统进入暂停状态，操作系统暂停时，会使该通道中的应用也暂停，并保存该通道中各暂停应用的上下文信息和时钟信息等。

在使多通道计算机进入暂停状态以后，可以对各通道进行调试。

进一步地，在调试完成以后，调试设备向多通道计算机发送同步运行指令，对每一通道，当接收到同步运行指令时，可以通过GPIO数据线向其它通道发送同步高信号，启动定时器计时，定时时间可以为3s，与其它通道进行轮询高电平握手，高电平握手后，延时，再通过GPIO数据线向其它通道发送同步低信号，启动定时器计时，定时时间可以为3s，与其它通道进行轮询低电平握手。

进一步地，在该通道与其它各通道进行同步之后，恢复该通道中的操作系统，进而恢复该通道中各中断应用的上下文信息和时钟信息，使该通道中各中断应用继续运行。

如图2所示，为本申请实施例提供的多通道计算机的通道同步方法流程图，包括以下步骤：

S201：通过调试电缆接收同步停止信号，使各通道中的应用同步停止，以实现对任一中断应用的调试。

具体实施时，针对每一通道，可以根据以下步骤使该通道中的应用停止：确定同步停止信号到达该通道内的CPU板时，触发外部中断，中断该通道中正在运行的应用，保存各中断应用的上下文信息。

并且，针对每一通道，多通道计算机确定同步停止信号到达该通道内的CPU板时，还可以中断该通道中操作系统使用的所有定时器，并记录中断时每一定时器的计数信息，以便后续能够更好地恢复中断应用。

S202：接收到同步运行指令时，使各通道中的应用同步运行。

具体实施时，针对每一通道，可以根据以下步骤使该通道中的应用运行：该通在道接收到同步运行指令时，触发与其它通道进行同步操作，进而恢复该通道中各中断应用的上下文信息，使各中断应用继续运行。

具体地，针对每一通道，触发该通道与其它通道进行同步操作，包括：多通道计算机指示该通道通过同步总线向其它通道发送第一同步信号，并在预设时长内接收其它通道通过同步总线反馈的第一同步信号，进一步地，指示该通道通过同步总线向其它通道发送第二同步信号，若确定在预设时长内其它各通道均通过同步总线向该通道反馈第二同步信号，则确定各通道之间完成同步。

其中，第一同步信号为高电平时，第二同步信号为低电平；第一同步信号为低电平时，第二同步信号为高电平。

为了避免最后一个发出同步信号的通道在接收到其它通道的第一同步信号后需要立刻输出第二同步信号，提高同步准确度，多通道计算机在指示该通道通过同步总线向其它通道发送第二同步信号之前，还可以延时预设时长。

进一步地，恢复各通道中的定时器。

具体地，对每一通道，将该通道中主帧时钟的定时时间设置为预设值，其中，预设值等于各通道之间同步周期的大小，对除主帧时钟之外的每一定时器，根据记录的中断时该定时器的计数信息恢复该定时器的计时。

现有技术中，在恢复主帧时钟时，都是将记录的数值信息作为主帧时钟的计时信息，但由于各通道之间软硬件的差别，各通道中主帧时钟的计时会存在差别，如果仍然将记录的数值信息作为主帧时钟的计时信息就难以消除各通道之间的时间差，为此，上述过程中，将各通道中主帧时钟的定时时间设置为各通道之间同步周期，这样，各通道都重新开始计时，可以消除在中断周期引入的时间差，进一步地提高各通道之间的同步精度。

此外，由于各通道之间的同步是周期性进行的，在各通道进行周期性同步时，还可以记录每一同步周期内同步失败的通道的信息，对任一通道，若确定该通道连续同步失败的次数达到预设次数，则确定该通道发生故障，可以切换掉该通道，即不再向该通道传输数据，也不再考虑该通道的数据输出，提高多通道计算机的可靠性和安全性。

下面结合多通道计算机的启动、运行、停止、调试和再次运行的过程，对本申请实施例提供的多通道计算机的通道同步方法进行介绍，参见图3。

S301：多通道计算机上电，对各通道中的CPU板进行硬件资源初始化。

S302：初始化同步信号电平为低电平，加载操作系统(DeltaSVM)软件和分区应用软件，进行DeltaSVM操作系统资源初始化。

这里，假设第一同步信号为高电平，若第一同步信号为低电平，则初始化同步信号电平为高电平。

S303：进行输入分区、余度管理分区、控制律分区和输出分区应用软件的资源初始化。

S304：禁止所有外部中断。

S305：进行分区应用运行前的启动同步操作。

S306：使能所有外部中断。

即，使所有外部中断都处于可中断状态。

S307：如果存在同步失败的通道，则在非易失存储器中记录该通道的同步失败信息。

此时，为启动时的通道同步。

S308：启动为DeltaSVM操作系统配置的时间调度表，进行输入分区、余度管理分区、控制律分区和输出分区的调度运行。

具体的调度过程如图4所示，对任一通道的DeltaSVM操作系统而言，其主帧时钟的定时为20ms，即每隔20ms中断一次，进行一次通道同步。其中，每一主帧周期的20ms又包含多个窗口时钟，当任一窗口时钟的定时到达时，执行一次应用的切换，即主帧时钟的中断到达后，输入分区应用开始运行，4ms后有一个窗口时钟中断，切换到运行余度管理分区应用，7ms后有一个窗口时钟中断，切换到控制律分区应用，4ms后主帧时钟的中断再次到达，进入下一个调度周期。

S309：当一个主帧时钟的中断到达后，在进行分区调度前完成系统运行时同步。

S310：如果存在同步失败的通道，则在非易失存储器中记录该通道的同步失败信息。

此时，为运行过程中的通道同步，并且周期性进行。

S311：按照时间调度表进行新一轮的分区应用调度。

参见步骤S308，在此不再赘述。

S312：同步停止。

在系统运行过程中，若需同步调试所有通道中的分区应用软件，主机端可以则通过调试电缆向所有通道发送一个电平信号(即同步停止信号)，对任一通道，当该电平信号到达该通道内CPU板后，触发CPU板上特殊定义的中断，这里，在进行CPU板硬件设计时，预留了该外部中断，即CPU芯片硬件管脚引入信号线，保证电平信号能直接进入CPU并触发中断。

进一步地，该通道中的DeltaSVM操作系统捕获到该外部中断后，停止通道中正在运行的分区应用软件，进入中断服务程序，在中断服务程序里，保存被中断分区应用软件的上下文信息，以及停止该通道中DeltaSVM操作系统使用的所有定时器和看门狗等计时设备计。

S313：进入与主机端进行通信的服务程序，进行调试相关的读写操作。

S314：恢复同步运行。

在恢复同步运行时，主机端向多通道计算机发送同步运行指令，同步运行指令到达每一通道的CPU板后，DeltaSVM操作系统进行通道间的同步，之后，恢复该通道中被停止的定时器和看门狗等计时设备，其中，将系统定时器(主帧时钟)的计时时间重新设置为主帧时钟大小，如主帧时钟为20毫秒，则系统定时器的计时时间则设置为20毫秒，恢复分区应用软件的运行现场，使分区应用软件继续运行。

现有技术中，多通道计算机的通道同步是靠计算机中运行的应用软件来实现的，应用软件在功能上必须额外设计各通道应用软件之间的启动、运行和调试的同步，以确保多余度软件的有效性和可靠性，而此功能对应用软件本身来说，是不需要考虑的，并且，各类应用软件实现余度同步的机制可能存在差别，这会导致多通道计算机运行过程中会有比较频繁的同步冲突，进而降低多通道计算机的运行效率和余度可靠性。

为解决上述问题，在本申请实施例中，不再依靠多通道计算机中运行的应用软件来实现通道同步，而是利用通道中的操作系统来实现通道间同步，因为各通道中的操作系统实现同步时，承载在操作系统上的应用之间的同步差别不会大于操作系统之间的同步差别，这样，从操作系统级实现不同通道间的同步，相比于利用应用软件实现通道同步的方法，同步精度更高，并且，应用软件不必再额外进行冗余设计，更加合理。

下面，以第一次进行高电平握手，第二次进行低电平握手为例，对本申请实施例中各通道间的同步过程进行详细介绍。

如图5所示，为图1所示的多通道计算机在进行通道同步时的示意图，以通道A为例，同步过程分为：

第一步、通道A向其它三个通道发出同步高信号。

同步高信号达到每一通道时，会将该通道的CPU离散输出字同步位的值置为代表高电平的值，如1，该通道内的CPU会周期性读取高电平的CPU离散输出字同步位的值。

第二步、启动定时器。

当通道内的CPU读到CPU离散输出字同步位的值为1时，启动定时器，定时器的定时时间即同步等待时间，为了保证该通道在正常情况下能够读取各通过反馈的同步信号，同步等待时间可以根据系统设计进行确定。

比如，根据系统工程经验，启动时的同步等待时间可以为3秒，运行过程中的同步等待时间可以为120微秒。

第三步、轮询高电平握手信号。

当收到有效通道的高电平信号或者定时器的定时时间到达后，高电平握手结束，记录高电平握手同步结果。

第四步、延时。

在进行高电平握手后，为了避免最后一个发出同步高的通道在收到其他通道的同步高后马上输出同步低，可以延时一段时间，这样，可以减小同步紊乱的可能性，并且可以保证下一次能够更好地进行低电平握手。

第五步、通道A向其它通道发出同步低信号。

第六步、启动定时器计时。

定时器的定时时间可以等于步骤2中定时器的定时时间。

第七步、轮询低电平握手信号。

当收到有效通道的握手信号或者定时器的定时时间到达后，低电平握手结束。

第八步、计算在本次握手中失败的通道。

上述步骤五～七与步骤一～三类似，在此不再赘述。

具体实施时，可以统计高电平握手失败或低电平握手失败的通道的信息，如果哪一通道连续3次同步失败，则可以确定该通道发生故障，可以将该通道切换掉。

本申请可以根据上述方法示例对装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

需要说明的是，本申请中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。比如，在采用对应各个功能划分各个功能模块的情况下，图6示出了一种多通道计算机的通道同步装置示意图，装置中各通道中的CPU板均与调试电缆相连，通过调试电缆接收用于指示使各通道中的应用同步停止信号，包括中断模块601和恢复模块602。

中断模块601，用于通过所述调试电缆接收同步停止信号，使各通道中的应用同步停止，以实现对任一中断应用的调试，其中，针对每一通道，根据以下步骤使该通道中的应用停止：确定所述同步停止信号到达该通道内的CPU板时，触发外部中断，中断该通道中正在运行的应用，保存该通道中各中断应用的上下文信息；

恢复模块602，用于接收到同步运行指令时，使各通道中的应用同步运行，其中，针对每一通道，根据以下步骤使该通道中的应用运行：触发该通道与其它通道进行同步，恢复该通道中各中断应用的上下文信息，使该通道中各中断应用继续运行。

在一种可能的实现方式中，中断模块601，还用于针对每一通道，确定所述同步停止信号到达该通道内的CPU板时，中断该通道中操作系统使用的所有定时器，并记录中断时每一定时器的计数信息；恢复模块602，还用于在恢复该通道中各中断应用的上下文信息之前，将该通道中主帧时钟的定时时间设置为预设值，所述预设值等于各通道之间同步周期的大小；对除所述主帧时钟之外的每一定时器，根据记录的中断时该定时器的计数信息恢复该定时器的计时。

在一种可能的实现方式中，恢复模块602具体用于：

针对每一通道，指示该通道通过同步总线向其它通道发送第一同步信号，并在预设时长内接收其它通道通过同步总线反馈的第一同步信号；指示该通道通过同步总线向其它通道发送第二同步信号；若确定在预设时长内其它各通道均通过同步总线向该通道反馈第二同步信号，则确定各通道之间完成同步；其中，第一同步信号为高电平时，第二同步信号为低电平；第一同步信号为低电平时，第二同步信号为高电平。

在一种可能的实现方式中，恢复模块602具体用于：

延时预设时长；指示该通道通过同步总线向其它通道发送第二同步信号。

实际应用中，各通道之间的同步是周期性进行的，因此，在一种可能的实现方式中，还包括：

记录模块603，用于记录每一同步周期内同步失败的通道的信息；

切换模块604，用于对任一通道，若确定该通道连续同步失败的次数达到预设次数，则确定该通道发生故障，切换掉该通道。

如图7所示，为本申请实施例提供的用于实现多通道计算机的通道同步方法的计算机的硬件结构示意图，包括至少一个处理单元701、以及至少一个存储单元702，其中，存储单元存储有程序代码，当程序代码被所述处理单元执行时，使得计算机执行上述多通道计算机的通道同步方法的步骤。

本申请实施例提供的一种计算机可读存储介质，包括程序代码，当所述程序代码在计算机上运行时，使计算机执行上述多通道计算机的通道同步方法的步骤。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、装置(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (12)

1.一种多通道计算机的通道同步方法，其特征在于，所述多通道计算机中各通道中的CPU板均与调试电缆相连，通过所述调试电缆接收用于指示使各通道中的应用同步停止的信号，包括：

通过所述调试电缆接收同步停止信号，使各通道中的应用同步停止，以实现对任一中断应用的调试，其中，针对每一通道，根据以下步骤使该通道中的应用停止：确定所述同步停止信号到达该通道内的CPU板时，触发外部中断，中断该通道中正在运行的应用，保存该通道中各中断应用的上下文信息；

接收到同步运行指令时，使各通道中的应用同步运行，其中，针对每一通道，根据以下步骤使该通道中的应用运行：触发该通道与其它通道进行同步，恢复该通道中各中断应用的上下文信息，使该通道中各中断应用继续运行。

2.如权利要求1所述的方法，其特征在于，针对每一通道，确定所述同步停止信号到达该通道内的CPU板时，还包括：

中断该通道中操作系统使用的所有定时器，并记录中断时每一定时器的计数信息；以及

恢复该通道中各中断应用的上下文信息之前，还包括：

将该通道中主帧时钟的定时时间设置为预设值，所述预设值等于各通道之间同步周期的大小；

对除所述主帧时钟之外的每一定时器，根据记录的中断时该定时器的计数信息恢复该定时器的计时。

3.如权利要求2所述的方法，其特征在于，触发该通道与其它通道进行同步，包括：

指示该通道通过同步总线向其它通道发送第一同步信号，并在预设时长内接收其它通道通过同步总线反馈的第一同步信号；

指示该通道通过同步总线向其它通道发送第二同步信号；

若确定在预设时长内其它各通道均通过同步总线向该通道反馈第二同步信号，则确定各通道之间完成同步；

其中，第一同步信号为高电平时，第二同步信号为低电平；第一同步信号为低电平时，第二同步信号为高电平。

4.如权利要求3所述的方法，其特征在于，指示该通道通过同步总线向其它通道发送第二同步信号，包括：

延时预设时长；

指示该通道通过同步总线向其它通道发送第二同步信号。

5.如权利要求1～4任一所述的方法，其特征在于，各通道之间的同步是周期性进行的，还包括：

记录每一同步周期内同步失败的通道的信息；

对任一通道，若确定该通道连续同步失败的次数达到预设次数，则确定该通道发生故障，切换掉该通道。

6.一种多通道计算机的通道同步装置，其特征在于，所述多通道计算机中各通道中的CPU板均与调试电缆相连，通过所述调试电缆接收用于指示使各通道中的应用同步停止信号，包括：

中断模块，用于通过所述调试电缆接收同步停止信号，使各通道中的应用同步停止，以实现对任一中断应用的调试，其中，针对每一通道，根据以下步骤使该通道中的应用停止：确定所述同步停止信号到达该通道内的CPU板时，触发外部中断，中断该通道中正在运行的应用，保存该通道中各中断应用的上下文信息；

恢复模块，用于接收到同步运行指令时，使各通道中的应用同步运行，其中，针对每一通道，根据以下步骤使该通道中的应用运行：触发该通道与其它通道进行同步，恢复该通道中各中断应用的上下文信息，使该通道中各中断应用继续运行。

7.如权利要求6所述的装置，其特征在于，

所述中断模块，还用于针对每一通道，确定所述同步停止信号到达该通道内的CPU板时，中断该通道中操作系统使用的所有定时器，并记录中断时每一定时器的计数信息；

所述恢复模块，还用于在恢复该通道中各中断应用的上下文信息之前，将该通道中主帧时钟的定时时间设置为预设值，所述预设值等于各通道之间同步周期的大小；对除所述主帧时钟之外的每一定时器，根据记录的中断时该定时器的计数信息恢复该定时器的计时。

8.如权利要求7所述的装置，其特征在于，所述恢复模块具体用于：

针对每一通道，指示该通道通过同步总线向其它通道发送第一同步信号，并在预设时长内接收其它通道通过同步总线反馈的第一同步信号；

指示该通道通过同步总线向其它通道发送第二同步信号；

若确定在预设时长内其它各通道均通过同步总线向该通道反馈第二同步信号，则确定各通道之间完成同步；

其中，第一同步信号为高电平时，第二同步信号为低电平；第一同步信号为低电平时，第二同步信号为高电平。

9.如权利要求8所述的装置，其特征在于，所述恢复模块具体用于：

延时预设时长；

指示该通道通过同步总线向其它通道发送第二同步信号。

10.如权利要求6～9任一所述的装置，其特征在于，各通道之间的同步是周期性进行的，还包括：

记录模块，用于记录每一同步周期内同步失败的通道的信息；

切换模块，用于对任一通道，若确定该通道连续同步失败的次数达到预设次数，则确定该通道发生故障，切换掉该通道。

11.一种计算机，其特征在于，包括至少一个处理单元、以及至少一个存储单元，其中，所述存储单元存储有程序代码，当所述程序代码被所述处理单元执行时，使得所述计算机执行权利要求1～5任一所述方法的步骤。

12.一种计算机可读存储介质，其特征在于，包括程序代码，当所述程序代码在计算机上运行时，使所述计算机执行权利要求1～5任一所述方法的步骤。