JPH01107563A - プリント配線板におけるチップ部品の実装方法 - Google Patents

プリント配線板におけるチップ部品の実装方法

Info

Publication number
JPH01107563A
JPH01107563A JP26494187A JP26494187A JPH01107563A JP H01107563 A JPH01107563 A JP H01107563A JP 26494187 A JP26494187 A JP 26494187A JP 26494187 A JP26494187 A JP 26494187A JP H01107563 A JPH01107563 A JP H01107563A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
sealing
resin
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26494187A
Other languages
English (en)
Inventor
Shin Kawakami
川上 伸
Satoru Haruyama
春山 哲
Hirotaka Okonogi
弘孝 小此木
Katsutomo Nikaido
勝友 二階堂
Norihito Mukai
向井 規人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP26494187A priority Critical patent/JPH01107563A/ja
Publication of JPH01107563A publication Critical patent/JPH01107563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線板におけるチップ部品の実装方
法に関する。
〔従来の技術〕
従来、プリント配線板に対するチップ部品の実装に当た
っては、第2図a、b、cに示す如く、滴下法による封
止方式としてワイヤーボンディング方式、T A B 
(Tape Automated [londing)
方式およびフリップチップ方式が採用されている。
いずれの方式にあっても有ai板(例えばガラスエポキ
シ基板)l上側に形成された回路2の端子2a、2b間
にチップ部品3を電気的に接続固定した後、このチップ
部品3を液状樹脂4をデイスペンサで滴下し、これを熱
や赤外線で硬化させることにより構成するものである。
前記液状樹脂4はチップ部品3(例えばIC)を保護す
ることと外装材を兼ねた役割を目的とするもので、樹脂
組成としそはエポキシ樹脂にシリカや炭酸カルシウム等
のフィラーを混入したもので無溶剤タイプのものが多く
使用される。
尚、第2図aにおいて、5は回路2の端子2a。
2b間に設けられたチップ部品3の搭載用ランドで、こ
のランド5にAgペースト6を介してチップ部品3を固
定し、かつ回路2の端子2a、2bにはAuワイヤ7a
、7bを介して電気的に接続されている。8は回路2の
端子2a、2b上側に設けられたAuメツキを示すもの
である。
又、第2図すにおいて、9a、9bは回路2の端子2a
、2bに被着されるはんだメツキ10に一端を接続し、
他端をAuバンプ11を介してチップ部品3に接続した
フィンガメツキ(SnメツキCu)を示すものである。
更に第2図Cにおいて、12はチップ部品3を回路2の
端子2a、2bのはんだメツキ13に接続するはんだバ
ンプを示すものである。
〔発明が解決しようとする問題点〕
しかるに、前記従来の滴下法による封止方式の実装に当
って、基板1の回路2の端子2a、2b間に固定したチ
ップ部品3を封止する液状封止樹脂4としては、滴下時
の拡がり性を制御できる性能が要求されるが、その樹脂
組成によって適切な拡がり性を制御しきれずにチップ部
品3の周囲に不必要な拡がりを起して基板1上偏に流出
する欠点を有するものであった。
因って、本発明は前記従来の封止方式における欠点を解
消すべく開発されたもので液状封止樹脂の滴下時の拡が
り性9性能に左右されずに適切なチップ部品の実装が実
施し得る封止タイプのプリント配線板の提供を目的とす
るものである。
〔問題点を解決するための手段〕
本発明のプリント配線板におけるチップ部品の実装方法
は、チップ部品を滴下法にて封止することにより実装す
るプリント配線板におけるチップ部品の実装方法におい
て、前記チップ部品の封止部位の周囲に滴下樹脂の流出
防止枠を配設した後、前記チップ部品を滴下法にて封止
することにより実装するとともに前記チップ部品の封止
部位の周囲にハジキ性を有する絶龜インクを使用して滴
下樹脂の流出防止枠を配設した後、前記チップ部品を滴
下法にて封止することにより実装するものである。
〔作用〕
本発明のプリント配線板におけるチップ部品の実装方法
はチップ部品の封止部位の周囲に配設する流出防止枠に
より、チップ部品を封止する液状封止樹脂の滴下時の拡
がり性を制御することができる。
〔実施例〕
以下本発明プリント配線板におけるチップ部品の実装方
法の実施例を図面ととともに説明する。
第1図aはワイヤーボンディング方式によって形成され
るチップ部品3の実装構成から成るプリント配線板に適
用した場合の実施例を示す断面図、第1図すはTAB方
式の実装構成から成るプリント配線板に適用した場合の
実施例を示す断面図、第1図Cはフリップチップ方式の
実装構成から成るプリント配線板に適用した場合の実施
例を示す断面図である。
しかして、第1図a、b、cの各実施例における各プリ
ント配線板20の構成中、第2図a、  b。
Cの各プリント配線板と同一構成部分は同一番号を付し
て、その説明を省略する。
そこで、第1図a、b、cの各実施例における各プリン
ト配線板20については、チップ部品3の実装工程に関
連して、液状封止樹脂4を囲繞する滴下樹脂の流出防止
枠21を設けることにより構成されている。
かかる流出防止枠21の構成は、基板1に対する回路2
の形成後、当該回路2の上側に、回路2中における部品
実装部位並びに接続ランド部位を残存せしめてソルダー
レジスト(図示しない)を施すととともにこのソルダー
レジストの上側に各チップ部品3の実装部位の周囲に、
当該実装部位を囲繞する流出防止枠21をシルク印刷に
より配設することができる。
すなわち、流出防止枠21をシルク印刷により配設する
場合に使用する印刷インクとしては絶縁性を有する印刷
インクを使用して実施する場合に加えて、下記配合例か
ら成るハジキ性を有する絶縁インクを使用して流出防止
枠21を印刷により配設するものである。
また、前記流出防止枠21の印刷配設に当たったは、少
なくとも幅が0 、5mmでの厚味が8μ程度の構成条
件を備えるものとし、その形状については四角形あるい
は円形、これらに近似する形状から構成するものである
配合例1 エポキシアクリレート        28重量部ポリ
エチレングリコールアクリレート 72〃ベンゾインア
ルキルエーテル     4  〃Ti0x(酸化チタ
ン)        5  〃SiO□ (酸化硅素)
         3  〃ジフエルジサルファイド 
       2.0〃顔料(シアニングリーン)  
      0.4  〃ジエチルヒドロキシアミン 
      0,1〃ジメチルシロキサン(消泡剤) 
     2.0  〃シリコン系高分子樹脂    
   2〜5  /L配配合2 エポキシアクリレート28重量部 ポリエチレングリコールアクリレート 72〃ベンゾイ
ンアルキルエーテル     4  〃Ti0z(酸化
チタン)        5  〃Stow(酸化硅素
)         3  〃ジフエルジサルファイド
        2.0〃顔料(シアニングリーン) 
       0.4  〃ジエチルヒドロキシアミン
       0.1〃ジメチルシロキサン(消泡剤)
      2.0  〃配合例3 エポキシアクリレート         50重置部ポ
リウレタンアクリレート      50〃ベンゾイン
メチルエーテル      4  〃CaCo、(炭酸
カルシウム)5ノl 5iO□ (酸化硅素)         3  〃シ
アニングリーン           0.4〃ベンゾ
チアゾール          0.05 〃ベゾフエ
ノン             2.6〃ジメチルシロ
キサン          1.5〃シリコン系高分子
樹脂       2〜5 〃配合例4 エポキシアクリレート        50重量部ポリ
ウレタンアクリレート      50〃ベンゾインメ
チルエーテル      4  〃CaCo1(炭酸カ
ルシウム)     5  〃Sing(酸化硅素) 
        3  〃シアニングリーン     
      0.4〃ベンゾチアゾール       
   0.05 〃ベゾフエノン          
  2.6〃ジメチルシロキサン          
1.5〃シリコン系高分子樹脂       2〜5 
〃尚、前記した各配合例中のシリコン系並びにフッソ系
樹脂の具体例を以下に示す。
シリコン系 Po1on L、 Po1on T、 KF96. K
S−700,KS−701゜MS−707,MS−70
5F、 KS−706,KS−709,KS−709S
KS−711,KSX−712,KS−62F、 KS
−62M、 KS−64゜5ilicolube  G
−430+  5ilicolube  G−540+
5ilicolube  G−541 以上 信越化学工業株式会社製 5H−200,5R−210,5R−1109,5R−
3109,5H−3107゜5H−8011,FS−1
265,5yli−off23. DCpan Gla
ze以上 トーレシリコン株式会社製 フッソ系 グイフリー MS−443,MS−543,MS−74
3,MS−043゜ME−413,ME−810 以上 ダイキン工業株式会社製 フロラード FC−93,PC−95,FC−98,F
C−129゜FC−134,FC−430,FC−43
1,PC−721゜以上 住友3M株式会社製 スミフルノン PP−81,FP−81R,FP−82
,FP−84C。
FP−84R,FP−86 以上 住友化学株式会社製 サーフロン5R−100,5R−100X以上 清美化
学株式会社製 また、各配合例においてはシリコン系またはフッソ系高
分子樹脂を単独にて配合した場合について示したが、シ
リコン系およびフッソ系高分子樹脂の両者を配合するこ
とにより実施することも可能であるとともに配合量につ
いては2〜5重量部配合することによって所期作用を得
ることが判明し、配合量の増加は、経済性の問題点を生
ずるが、適確な作用効果を期待し得ることは言うまでも
ない。
さらに、従来のソルダーレジストインクにおける接触角
が60〜70″であるのに対して前記配合例によるソル
ダーレジストインクにおける接触角は90°以上の接触
角を得られることが判明した、。
因って、以上の構成から成るプリント配線板20によれ
ばチップ部品3を基板1の回路2の端子2a、2b間に
封止方式によって実装する場合、実装部位の周囲に流出
防止枠21を配設しであるの上清下される液状封止樹脂
4が流出しても当該流出防止枠21によりこれより外側
に流出するのを防止することができるものである。
従ってチップ部品3の実装作業中に滴下される液状封止
樹脂4が流出してプリント配線板20の回路2等に流出
し、回路2の機能や、他の部分に悪影響を与えたり、外
観を損ない品質を低下させたりするのを防止す蚤ことが
できるものである。
特に流出防止枠21の形成に当たり、ハジキ性を有する
絶縁インクを使用して形成した場合には液状封止樹脂4
の流出防止効果をより適確に得られるものである。
〔発明の効果〕
本発明プリント配線板におけるチップ部品の実装方法に
よればチップ部品を封止方式によって実装する場合の滴
下樹脂の流出を防止でき、この種プリント配線板の精度
並びに品質を向上し得る。
【図面の簡単な説明】
第1図aは本発明方法をワイヤーボンディング方式によ
って形成されるチップ部品3の実装構成から成るプリン
ト配線板に適用した場合の実施例を示す断面図、第1図
すはTAB方式の実装構成から成るプリント配線板に適
用した場合の実施例を示す断面図、第1図Cはフリップ
チップ方式の実装構成から成るプリント配線板に適用し
た場合の実施例を示す断面図、第2図a、b、cは従来
のプリント配線板の要部を示す拡大断面図である。

Claims (7)

    【特許請求の範囲】
  1. (1)チップ部品を滴下法にて封止することにより実装
    するプリント配線板におけるチップ部品の実装方法にお
    いて、 前記チップ部品の封止部位の周囲に滴下樹脂の流出防止
    枠を配設した後、前記チップ部品を滴下法にて封止する
    ことにより実装するプリント配線板におけるチップ部品
    の実装方法。
  2. (2)前記滴下樹脂の流出防止枠の配設は略0.5mm
    幅で、かつ略8μの厚味を有する印刷枠を配設する特許
    請求の範囲第1項記載のプリント配線板。
  3. (3)前記滴下樹脂の流出防止枠の配設は、ハジキ性を
    有する絶縁インクを使用して印刷することにより配設す
    る特許請求の範囲第1項記載のプリント配線板。
  4. (4)前記絶縁インクは絶縁インク主成分中にシリコン
    および/またはフッソ系樹脂を含有せしめた絶縁インク
    を使用する特許請求の範囲第3項記載のプリント配線板
  5. (5)チップ部品を滴下法にて封止することにより実装
    するプリント配線板におけるチップ部品の実装方法にお
    いて、 前記チップ部品の封止部位の周囲にハジキ性を有する絶
    縁インクを使用して滴下樹脂の流出防止枠を配設した後
    、前記チップ部品を滴下法にて封止することにより実装
    するプリント配線板におけるチップ部品の実装方法。
  6. (6)前記滴下樹脂の流出防止枠の配設は略0.5mm
    幅で、かつ略8μの厚味を有する印刷枠により形成して
    成る特許請求の範囲第1項記載のプリント配線板。
  7. (7)前記絶縁インクは絶縁インク主成分中にシリコン
    および/またはフッソ系樹脂を含有せしめた絶縁インク
    を使用する特許請求の範囲第5項記載のプリント配線板
JP26494187A 1987-10-20 1987-10-20 プリント配線板におけるチップ部品の実装方法 Pending JPH01107563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26494187A JPH01107563A (ja) 1987-10-20 1987-10-20 プリント配線板におけるチップ部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26494187A JPH01107563A (ja) 1987-10-20 1987-10-20 プリント配線板におけるチップ部品の実装方法

Publications (1)

Publication Number Publication Date
JPH01107563A true JPH01107563A (ja) 1989-04-25

Family

ID=17410311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26494187A Pending JPH01107563A (ja) 1987-10-20 1987-10-20 プリント配線板におけるチップ部品の実装方法

Country Status (1)

Country Link
JP (1) JPH01107563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042069U (ja) * 1990-04-20 1992-01-09

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138241A (en) * 1979-04-11 1980-10-28 Yamagata Nippon Denki Kk Sealing structure for semiconductor device
JPS5623758A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Semiconductor device and manufacture threof
JPS58132954A (ja) * 1982-02-02 1983-08-08 Matsushita Electric Ind Co Ltd 混成集積回路の封止方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138241A (en) * 1979-04-11 1980-10-28 Yamagata Nippon Denki Kk Sealing structure for semiconductor device
JPS5623758A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Semiconductor device and manufacture threof
JPS58132954A (ja) * 1982-02-02 1983-08-08 Matsushita Electric Ind Co Ltd 混成集積回路の封止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042069U (ja) * 1990-04-20 1992-01-09

Similar Documents

Publication Publication Date Title
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
KR101010159B1 (ko) 얇은 언더필 및 두꺼운 솔더 마스크를 가지는 플립-칩어셈블리
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
US7426117B2 (en) Chip on a board
US7180007B2 (en) Electronic circuit device and its manufacturing method
JPH05283478A (ja) ポリマーアンダーフィルの拡張を制御した半導体デバイス組立体
WO2005098944A1 (en) Electronic package having a sealing structure on predetermined area, and the method thereof
US5936310A (en) De-wetting material for glob top applications
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
CN101030546A (zh) 电容安装方法
JPH09237807A (ja) 放熱性樹脂封止型半導体装置の製造方法
US20020098621A1 (en) Method of mounting a passive component over an integrated circuit package substrate
JPH0745641A (ja) 半導体装置の実装方法
US6677185B2 (en) Method of affixing a heat sink to a substrate and package thereof
JPH01107563A (ja) プリント配線板におけるチップ部品の実装方法
JPH01107561A (ja) プリント配線板
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JPH01107562A (ja) プリント配線板
US5412159A (en) High voltage resistive network circuit board with good potting adhesion
CN105762087A (zh) 用于迹线上凸块芯片封装的方法和装置
KR100708045B1 (ko) 반도체패키지 및 그 제조 방법
JP2002217529A (ja) 部品実装基板
EP0500235A1 (en) Protecting tape automated bonding devices
JPH04352459A (ja) 半導体装置
JP3425917B2 (ja) Tcp半導体装置