JPH01105538A - Photoresist pattern forming method - Google Patents

Photoresist pattern forming method

Info

Publication number
JPH01105538A
JPH01105538A JP26302587A JP26302587A JPH01105538A JP H01105538 A JPH01105538 A JP H01105538A JP 26302587 A JP26302587 A JP 26302587A JP 26302587 A JP26302587 A JP 26302587A JP H01105538 A JPH01105538 A JP H01105538A
Authority
JP
Japan
Prior art keywords
pattern
layer
photoresist
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26302587A
Other languages
Japanese (ja)
Inventor
Kenji Einaga
永長 健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26302587A priority Critical patent/JPH01105538A/en
Publication of JPH01105538A publication Critical patent/JPH01105538A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To exactly etch only a part to be removed by forming a photoresist dual structure and plasma-etching a first photoresist as an etching mask of a pattern of a metal layer. CONSTITUTION:A first Al layer 2 is deposited on the surface of a substrate 1, a first photoresist layer 3 is formed thereon, a metal layer 4 acting as a mask thereon and a second photoresist layer 5 on the metal layer 4 successively. After the resist layer is exposed through a photomask in which a desired pattern is formed, it is developed and a photoresit pattern is formed. The photoresist pattern is made an etching mask and the metal layer 4 is plasma-etched to form a mask pattern. The mask pattern is made an etching mask, the resist layer 3 is plasma-etched to obtain a desired photoresist pattern. Therefore, only a part to be removed can be etched exactly.

Description

【発明の詳細な説明】 ピ) 産業上の利用分野 本発明は5AW(弾性表面波)デバイスやIC(集積回
路)素子等の製造工程に於いて、電極や配線導体を作成
するために、基板上にフォトレジストパターンを形成す
る方法に関する。
[Detailed description of the invention] B) Industrial field of application The present invention is applied to substrates in order to create electrodes and wiring conductors in the manufacturing process of 5AW (surface acoustic wave) devices, IC (integrated circuit) elements, etc. The present invention relates to a method of forming a photoresist pattern thereon.

(ロ)従来の技術 最近のSAWデバイスやIC素子等では、パターン幅が
1μm以下の電極や配線パターンが要求されるようにな
って来た。このような微細なパターンを形成する際には
、アルミニウム等の電極材料を蒸着した基板表面にフォ
トレジストを塗布し、このレジスト層を電極パターンを
予め形成したフォトマスクを介して紫外線で露光させた
のち現象することによって、上記基板上に上記電極パタ
ーンに対応する所望のレジストパターンを形成させる所
謂フォトリソグラフィー法が使用されている。
(B) Prior Art Recent SAW devices, IC elements, etc. have come to require electrodes and wiring patterns with a pattern width of 1 μm or less. When forming such fine patterns, a photoresist is applied to the surface of a substrate on which an electrode material such as aluminum has been vapor-deposited, and this resist layer is exposed to ultraviolet light through a photomask on which an electrode pattern has been formed in advance. A so-called photolithography method is used in which a desired resist pattern corresponding to the electrode pattern is formed on the substrate by subsequent processing.

しかしながら、パターン幅が1μm以ドにもなると、露
光時の紫外線の電極材料(アルミニウム)層の下面から
の反射や回折現象によって、フォトレジスト層の側面等
の余計な部分までが露光されてしまうので、フォトレジ
ストパターンの現象時にレジストパターン幅が細くなる
。従って、このようなレジストパターンが形成された基
板上の金属層をエツチング処理した場合には、レジスト
部に対応する電極や配線パターンが当然細くなってしま
うと云う問題がある。即ち、第2図のような電極パ、タ
ーンを持つSAWデバイスでは、図中のA部のように一
方の電極指(T1)の先端に隣接している他方の電極指
(T2)の腹部が第3図のように細くなるのである。こ
れはそのような個所では前述した紫外線の反射や回折が
大きくなると考えられるからである。
However, when the pattern width is 1 μm or less, unnecessary parts such as the side surfaces of the photoresist layer are exposed due to reflection and diffraction of ultraviolet rays from the bottom surface of the electrode material (aluminum) layer during exposure. , when the photoresist pattern phenomenon occurs, the resist pattern width becomes narrower. Therefore, when etching a metal layer on a substrate on which such a resist pattern is formed, there is a problem in that the electrodes and wiring patterns corresponding to the resist portion naturally become thinner. That is, in a SAW device having an electrode pattern or pattern as shown in Fig. 2, the abdomen of one electrode finger (T2) adjacent to the tip of one electrode finger (T1), as shown in section A in the figure, is It becomes thinner as shown in Figure 3. This is because it is thought that the above-mentioned reflection and diffraction of ultraviolet rays will be increased in such locations.

このような問題を解消するには、前述のフォトレジスト
バ2−ンの現象に、現象液を使用する所謂ディッピング
現象法の代りに、例、えば雑誌「電子材料、1981年
3月号」のP57〜P61に記載されているような、異
方性をもつプラズマドライ現像法を採用することが考え
られる。しかし、この方法に依ると、現象時に非露光部
のフォトレジストも大きくエツチングされるので、レジ
スト層が非常に薄くなってしまう。このため、この現象
後の電極材料層のエツチングをプラズマエツチングによ
って行なうと、上記電極材料層が所定の薄さにエツチン
グされる前にレジストが先にエツチングされて除去され
てしまうため、上記電極材料層のエツチングを正確に行
なうことができないと云う問題があった。
To solve this problem, for example, instead of the so-called dipping phenomenon method that uses a phenomenon liquid for the phenomenon of photoresist bars, for example, the method described in the magazine "Electronic Materials, March 1981 issue" It is conceivable to employ an anisotropic plasma dry development method as described in pages 57 to 61. However, according to this method, the photoresist in non-exposed areas is also largely etched during the phenomenon, resulting in a very thin resist layer. Therefore, if the electrode material layer is etched by plasma etching after this phenomenon, the resist will be etched and removed before the electrode material layer is etched to a predetermined thickness. There was a problem in that the layers could not be etched accurately.

四 発明が解決しようとする問題点 本発明は、上記の点を考慮してなされたものであり、S
AWデバイスやIC素子等の製造工程に於いて、基板表
面にフォトレジストパターンを形成する際に、それが微
細なパターンであっても、パターン幅が細くなったり、
レジストの厚みが薄くなったりすることなく、所望通り
の幅及び厚さで正確に形成できるようにすることを目的
とする。
4. Problems to be solved by the invention The present invention has been made in consideration of the above points, and is
In the manufacturing process of AW devices, IC elements, etc., when forming a photoresist pattern on the surface of a substrate, even if it is a fine pattern, the pattern width may become narrow or
It is an object of the present invention to enable accurate formation of a resist with a desired width and thickness without reducing the thickness of the resist.

四 問題点を解決するための手段 本発明では、基板上に塗布された第1のフォトレジスト
層上に更に金属層と第2のフォトレジスト層を順次この
順に形成し、上記第2のフォトレジスト層を所望のパタ
ーンに露光現象させて作成したフォトレジストパターン
をエツチングマスクとして前記金属層をプラズマエツチ
ングしてマスクパターンを形成し、次いでこのマスクパ
ターンをエツチングマスクとして前記第1のフォトレジ
スト層をプラズマエツチングし、これによって前記基板
上の第1のフォトレジスト層が所望のパターンになるよ
うにした。
4. Means for Solving the Problems In the present invention, a metal layer and a second photoresist layer are further formed in this order on the first photoresist layer coated on the substrate, and the second photoresist layer is coated on the substrate. Using a photoresist pattern created by exposing the layer to a desired pattern as an etching mask, the metal layer is plasma etched to form a mask pattern, and then, using this mask pattern as an etching mask, the first photoresist layer is etched with plasma. The first photoresist layer on the substrate was etched into the desired pattern.

(ホ)作用 上記方法に依れば、フォトレジストが二重構造になって
いるので、このフォトレジストのエツチングをプラズマ
エツチングによって行なっても、基板上に充分な厚さの
フォトレジストパターンを形成でき、しかも、第1のフ
ォトレジスト層は金属層のパターンをエツチングマスク
としてプラズマエツチングされるから、除去されるべき
部分のみが正確にエツチングされる。
(E) Effect According to the above method, since the photoresist has a double structure, even if the photoresist is etched by plasma etching, a sufficiently thick photoresist pattern cannot be formed on the substrate. Moreover, since the first photoresist layer is plasma etched using the pattern of the metal layer as an etching mask, only the portions to be removed are etched accurately.

(へ)実施例 以下、本発明の一実施例としてSAWデバイスの電極パ
ターンを基板表面に形成する場合についで、第1図を参
照しながら説明する。
(F) Example Hereinafter, as an example of the present invention, a case where an electrode pattern of a SAW device is formed on the surface of a substrate will be described with reference to FIG.

本実施例では、第1図11)に示すように、先ず、第1
図泊)のように、水晶基板(1)の表面に第1のアルミ
ニウム層(2)を10分の数μmの膿珠に蒸着し、その
上に第1のフォトレジスト層(3)を1.0〜1.5μ
m程度に塗布し、更にその上に第2のアルミニウム層(
4)を100分の数μm程度の厚みに蒸着し、最後にそ
の上に第2のフォトレジスト層(5)をその10〜20
分の1程度の厚さで塗布したウェハを用意する。
In this example, as shown in FIG. 11), first, the first
As shown in Fig. 1, the first aluminum layer (2) is deposited on the surface of the crystal substrate (1) in the form of pustules of several tenths of a micrometer, and the first photoresist layer (3) is deposited on the surface of the crystal substrate (1). .0~1.5μ
m, and then a second aluminum layer (
4) is vapor-deposited to a thickness of about several hundredths of a μm, and finally a second photoresist layer (5) is applied on top of it to a thickness of 10 to 20 μm.
Prepare a wafer coated with a coating approximately 1/2 the thickness.

次に、第1図ら)の如くこのウェハの第2のフォトレジ
スト層(5)上に所望の電極パターンを形成したフォト
マスク(6)を被せ紫外線(7)によって露光する。そ
の後、このウェハを図示しない現象液に浸して上記フォ
トレジスト層(5]の現象を行なうと。
Next, as shown in FIG. 1 et al., a photomask (6) having a desired electrode pattern formed thereon is placed on the second photoresist layer (5) of this wafer and exposed to ultraviolet light (7). Thereafter, this wafer is immersed in a phenomenon liquid (not shown) to perform the phenomenon of the photoresist layer (5).

第2図(C)の如く第2のアルミニウム層(4)上にフ
ォトレジストパターンが形成された状態になる。その際
、このにシストパターンの角部(R)が欠けているのは
、ディッピングエツチングでは、前述の反射光や回折光
による露光部分がエツチング液によって溶解されるから
である。
As shown in FIG. 2(C), a photoresist pattern is formed on the second aluminum layer (4). At this time, the reason why the corner portion (R) of the cyst pattern is missing is that in dipping etching, the portion exposed by the above-mentioned reflected light or diffracted light is dissolved by the etching solution.

次に、このディッピング現象後の基板を図示しないプラ
ズマエツチング装置内に入れ、前述のレジストパターン
〔フォトレジスト層(53) ヲエッチングマスクとし
て、CCl!4 (四塩化炭素) 、 BC1!3(炭
化はう素)ガス等のプラズマイオン粒子(8)によって
、第1のアルミニウム層(2)に対し垂直方向にエツチ
ングを行なう。その際、上記のCCl4、BC1!3等
は第2のフォトレジスト層(5)に対しても若干のエツ
チング作用を持つが、このレジスト層(5)をアルミニ
ウム層(4)に対して前述の如く充分厚く塗布している
ので、露光部(E)のアルミニウム層(4)が第1図1
d)の如く完全に除去された状態でも、上 非露光部(N)八には充分の厚さの第2フォトレジスト
層(5)が残ることになる。従って、その下部のアルミ
ニウム層(4)がサイドエツチングされて、その1パタ
一ン幅が細くなることはない。
Next, the substrate after this dipping phenomenon is placed in a plasma etching apparatus (not shown), and the above-mentioned resist pattern [photoresist layer (53)] is used as an etching mask using CCl! Etching is performed perpendicularly to the first aluminum layer (2) by plasma ion particles (8) such as 4 (carbon tetrachloride) and BC1!3 (boron carbide) gas. At that time, the above-mentioned CCl4, BC1!3, etc. have a slight etching effect on the second photoresist layer (5), but this resist layer (5) is The aluminum layer (4) in the exposed area (E) is coated sufficiently thickly as shown in Figure 1.
Even when it is completely removed as shown in d), a sufficiently thick second photoresist layer (5) remains in the upper non-exposed area (N). Therefore, the aluminum layer (4) underneath is not side-etched and the width of one pattern is not narrowed.

次いで、第1図dの状態に於いて、今度は02(酸素)
又はCF4(7)化炭素)ガスを前記プラズマエツチン
グ装置内に注入し、前述の工程(第1図(C))により
第1のフォトレジスト層(3)上に形成されたアルミニ
ウム層(4)のパターンをエツチングマスクとして、゛
上記レジスト層(3)を上記ガスのイオン粒子(9)に
よってプラズマエツチングする。
Next, in the state shown in Figure 1 d, this time 02 (oxygen)
The aluminum layer (4) formed on the first photoresist layer (3) by the above-mentioned process (FIG. 1(C)) by injecting CF4(7) carbon) gas into the plasma etching apparatus. Using the pattern as an etching mask, the resist layer (3) is plasma etched with the ion particles (9) of the gas.

すると、露光部(E)上の第1のフォトレジスト層(3
)及び非露光部(N)上の第2のフォトレジスト層(5
1がともにエツチングされて行く。その際、第2のフォ
トレジスト層(5)の1114の方が、第1のフォトレ
ジスト層(3)のそれよりも前述の如く小さくしへ てあり、また、上記の02、CF4等はアルミニウムに
対しては殆んどエツチング′作用がないので、このエツ
チング工程が完了した状態では、第1図(e)のように
なって、第1のアルミニウム層(2)上に所望のフォト
レジストパターン(ただし、その上面にアルミニウムが
被着されている)が得られる。
Then, the first photoresist layer (3
) and the second photoresist layer (5
1 will be etched together. At this time, the 1114 of the second photoresist layer (5) is made smaller than that of the first photoresist layer (3) as described above, and the above 02, CF4, etc. are made of aluminum. When this etching process is completed, the desired photoresist pattern is formed on the first aluminum layer (2) as shown in FIG. 1(e). (However, aluminum is deposited on the upper surface.) is obtained.

したがって、以後は上記第1のフォトレジスト層(3)
のパターンをエツチングマスクとして、第1図(C)の
工程と同様にCCe4.BCl3等によって第1のアル
ミニウム層(2)をプラズマエツチングすれば、第1図
げ】の状態になる。その際、非露光部■のアルミニウム
層(2)上には第1のフォトレジスト層(3)が元のま
−の充分な厚さで残っているので、その下部のアルミニ
ウム層(2)がサイドエツチングされない。それゆえ、
上記のアルミニウム層(21上に残ったフォトレジスト
層(3)を従来と同様にレジスト剥離液(図示せず)に
浸して除去すれば、基板(1)上に規定通りのパターン
幅をもつ所望の電極パターンが形成されるメ、である。
Therefore, from now on, the first photoresist layer (3)
Using the pattern of CCe4. as an etching mask, CCe4. If the first aluminum layer (2) is plasma etched using BCl3 or the like, the state shown in Fig. 1 is obtained. At this time, the first photoresist layer (3) remains with sufficient original thickness on the aluminum layer (2) in the non-exposed area (2), so the aluminum layer (2) below it remains. No side etching. therefore,
If the photoresist layer (3) remaining on the aluminum layer (21) is removed by immersing it in a resist stripping solution (not shown) as in the conventional method, a desired pattern with a specified width can be formed on the substrate (1). This is the method in which an electrode pattern is formed.

なお、上記実施例とは異なり、第2のフォトレジスト層
(5)の厚みを第1のフォトレジスト層(3)よりも厚
くした場合には、第1図(d)の工程終了後は第1図t
elに示す非露光部(N)の第2のアルミニウム層(4
)上に第2のフォトレジスト層が残ることになるが、こ
のようにしても何等問題はない。また、第1のフォトレ
ジスト層(3)のエツチングマスクの役割をなす第2の
アルミニウム層(4)は、銅、クロム等のその他の金属
層であってもよい。
Note that, unlike the above embodiment, when the second photoresist layer (5) is made thicker than the first photoresist layer (3), the second photoresist layer (5) is Figure 1
The second aluminum layer (4) in the non-exposed area (N) shown in el
), the second photoresist layer will remain on top of the photoresist layer, but there is no problem in doing so. Furthermore, the second aluminum layer (4), which serves as an etching mask for the first photoresist layer (3), may be a layer of other metals such as copper, chromium, etc.

Cト)発明の効果 以上の如く本発明に依れば、基板上に微細なフォトレジ
ストパターンを形成する際に、パターン幅が所望値より
も細くなったり、レジストの膜厚が薄くなったすせず正
確に形成できる。また、特別の装置等を必要とせず、従
来のプラズマエツチング装置やディッピングエツチング
装置をそのま\使用でき、従って、大幅なコストアップ
を伴なわない。
C) Effects of the Invention As described above, according to the present invention, when forming a fine photoresist pattern on a substrate, the pattern width becomes narrower than the desired value or the resist film thickness becomes thinner. It can be formed accurately without having to do so. Moreover, no special equipment is required, and conventional plasma etching equipment or dipping etching equipment can be used as is, and therefore, there is no significant increase in cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による電極パターン形成時の工程を示す
図、第2図は本発明によって製作されるSAWデバイス
の電極パターンを示す平面図、第3図はその要部の拡大
図である。 (1)・・・基板、(2)・・・第1のアルミニウム層
、(3)・・・第1のフォトレジスト層、(4)・・・
第2のアルミニウム層、(5)・・・第2のフォトレジ
スト層。
FIG. 1 is a diagram showing the process of forming an electrode pattern according to the present invention, FIG. 2 is a plan view showing the electrode pattern of a SAW device manufactured according to the present invention, and FIG. 3 is an enlarged view of the main part thereof. (1)...Substrate, (2)...First aluminum layer, (3)...First photoresist layer, (4)...
second aluminum layer, (5)...second photoresist layer;

Claims (1)

【特許請求の範囲】[Claims] (1)基板表面に第1のフォトレジスト層、その上に該
レジスト層のエッチング用のマスクとして作用する金属
層、該金属層の上に第2のフォトレジスト層をそれぞれ
順次形成する工程と、 前記第2のフォトレジスト層に対して所望のパターンが
形成されたフォトマスクを介して露光したのち現象処理
してフォトレジストパターンを形成する工程と、 前記フォトレジストパターンをエッチングマスクとして
前記金属層をプラズマエッチングしてマスクパターンを
形成する工程と、 前記マスクパターンをエッチングマスクとして第1のフ
ォトレジスト層をプラズマエッチングして所望のフォト
レジストパターンを得る工程とからなるフォトレジスト
パターン形成方法。
(1) sequentially forming a first photoresist layer on the substrate surface, a metal layer acting as a mask for etching the resist layer thereon, and a second photoresist layer over the metal layer; a step of exposing the second photoresist layer to light through a photomask on which a desired pattern is formed and then subjecting it to a phenomenon treatment to form a photoresist pattern; using the photoresist pattern as an etching mask, etching the metal layer; A photoresist pattern forming method comprising: forming a mask pattern by plasma etching; and plasma etching a first photoresist layer using the mask pattern as an etching mask to obtain a desired photoresist pattern.
JP26302587A 1987-10-19 1987-10-19 Photoresist pattern forming method Pending JPH01105538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26302587A JPH01105538A (en) 1987-10-19 1987-10-19 Photoresist pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26302587A JPH01105538A (en) 1987-10-19 1987-10-19 Photoresist pattern forming method

Publications (1)

Publication Number Publication Date
JPH01105538A true JPH01105538A (en) 1989-04-24

Family

ID=17383837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26302587A Pending JPH01105538A (en) 1987-10-19 1987-10-19 Photoresist pattern forming method

Country Status (1)

Country Link
JP (1) JPH01105538A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (en) * 2002-08-14 2004-04-30 Sony Corp Resist removing agent composition and method for manufacturing semiconductor device
JP2006501523A (en) * 2002-10-03 2006-01-12 ルーメラ・コーポレーション Polymer microstructure and method of manufacturing polymer waveguide
JP2009031791A (en) * 2002-08-14 2009-02-12 Sony Corp Separation-material composition for resist and manufacturing method of semiconductor device
CN104733569A (en) * 2013-12-19 2015-06-24 北京北方微电子基地设备工艺研究中心有限责任公司 Manufacturing method of nano-sized patterned substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621230A (en) * 1985-06-27 1987-01-07 Toshiba Corp Forming method for pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621230A (en) * 1985-06-27 1987-01-07 Toshiba Corp Forming method for pattern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (en) * 2002-08-14 2004-04-30 Sony Corp Resist removing agent composition and method for manufacturing semiconductor device
JP2009031791A (en) * 2002-08-14 2009-02-12 Sony Corp Separation-material composition for resist and manufacturing method of semiconductor device
JP2006501523A (en) * 2002-10-03 2006-01-12 ルーメラ・コーポレーション Polymer microstructure and method of manufacturing polymer waveguide
CN104733569A (en) * 2013-12-19 2015-06-24 北京北方微电子基地设备工艺研究中心有限责任公司 Manufacturing method of nano-sized patterned substrate

Similar Documents

Publication Publication Date Title
JPH01105538A (en) Photoresist pattern forming method
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
JPS63236319A (en) Manufacture of semiconductor device
JPH0473291B2 (en)
JPH0458167B2 (en)
JPS616830A (en) Pattern formation
JPS63132452A (en) Pattern forming method
JPH03209711A (en) Manufacture of semiconductor device
JPH01105536A (en) Photoresist pattern forming method
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0864931A (en) Microelectrode forming method of electronic component
JPS593953A (en) Manufacture of semiconductor device
JPS613489A (en) Manufacture of semiconductor device
JPH0293081A (en) Method for etching multilayer film
JP3149601B2 (en) Method for forming contact hole in semiconductor device
JPS59123246A (en) Method for forming microscopic pattern
JPS61288426A (en) Taper etching method for aluminum film
JPH02231722A (en) Wiring pattern forming method
JP2003197624A (en) Method for forming semiconductor conductive layer
JPH05175193A (en) Formation of circuit pattern of semiconductor device
JPS58197748A (en) Manufacture of semiconductor device
JPH01128528A (en) Forming method for wiring pattern
JPS5892224A (en) Pattern formation
JPS6175525A (en) Fine processing method
JPH0620064B2 (en) Method for manufacturing multilayer wiring board