JPH01103370A - Field discrimination circuit - Google Patents
Field discrimination circuitInfo
- Publication number
- JPH01103370A JPH01103370A JP26114187A JP26114187A JPH01103370A JP H01103370 A JPH01103370 A JP H01103370A JP 26114187 A JP26114187 A JP 26114187A JP 26114187 A JP26114187 A JP 26114187A JP H01103370 A JPH01103370 A JP H01103370A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- field
- pulse
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＮＴＳＣ方式標準ビデオ信号における映像フ
ィールドの判別を行うための、フィールド判別回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a field discrimination circuit for discriminating video fields in an NTSC standard video signal.
［従来の技術］
従来、この種の回路としては第３図に示すものがあった
。第３図は従来のフィールド判別回路の構成を示すブロ
ック図で、図において（１）は水平同期信号で、ＮＴＳ
Ｃ方式標準ビデオ信号から分離して、幅の狭いパルス信
号に変換したものである。（２）は水平カウンタで、水
平同期信号（１）によってリセットされ、１水平期間に
おける画素数をカウントする。水平同期信号〈１）の周
期をＨとすれば、水平カウンタ（２）は周期Ｈの最初の
１／４Ｈの期間だけ論理「Ｈ」を出力するよう設定され
る。（３）は水平カウンタ出力、（４）は水平制御信号
発生回路で、水平カウンタ出力（３）を用いて水平方向
に関する制御信号を発生させ、水平カウンタ出力（３）
を２Ｈだけ遅延させて出力する。[Prior Art] Conventionally, there has been a circuit of this type as shown in FIG. Figure 3 is a block diagram showing the configuration of a conventional field discrimination circuit. In the figure, (1) is a horizontal synchronization signal,
This signal is separated from the C standard video signal and converted into a narrow pulse signal. (2) is a horizontal counter which is reset by the horizontal synchronizing signal (1) and counts the number of pixels in one horizontal period. If the period of the horizontal synchronizing signal <1) is H, the horizontal counter (2) is set to output logic "H" only during the first 1/4H period of the period H. (3) is a horizontal counter output, and (4) is a horizontal control signal generation circuit, which uses the horizontal counter output (3) to generate a control signal related to the horizontal direction, and the horizontal counter output (3)
is output with a delay of 2H.
また（５）は垂直同期信号で、水平同期信号（１）と同
様にＮＴＳＣ方式標準ビデオ信号から分離したものであ
る。（６）は微分回路で、水平同期信号（１）をクロッ
クとして垂直同期信号（５）をディジタル的に微分する
ためのものである。なお、ここでいう微分回路とは、垂
直同期信号（５）が論理「Ｈ」の期間に入力される水平
同期信号（１）の立ち上がり点の数を計数し、計数１と
２の間（すなわち時間Ｈ）の信号を発生する回路を言う
。（７）は微分パルス、（８）は垂直カウンタで、微分
パルス（７）によってリセットされ、１フィールド期間
における水平ライン数をカウントする。（９）は垂直カ
ウンタ出力、（１０）は垂直制御信号発生回路で、垂直
カウンタ出力（９）を用いて、垂直方向に関する制御信
号を発生し、また水平制御信号発生回路（４）と同様、
入力信号を２Ｈだけ遅延させて出力する。 （１１）は
水平制御信号、（１２）は垂直制御信号、（１３）はア
ンドゲートで、水平制御信号（１１）と垂直制御信号（
１２）のＡＮＤを取るためのものである。Further, (5) is a vertical synchronizing signal, which is separated from the NTSC standard video signal like the horizontal synchronizing signal (1). (6) is a differentiating circuit for digitally differentiating the vertical synchronizing signal (5) using the horizontal synchronizing signal (1) as a clock. Note that the differential circuit here counts the number of rising points of the horizontal synchronizing signal (1) that is input during the period when the vertical synchronizing signal (5) is logic "H", and calculates the number of rising points between counts 1 and 2 (i.e. A circuit that generates a signal at time H). (7) is a differential pulse, and (8) is a vertical counter, which is reset by the differential pulse (7) and counts the number of horizontal lines in one field period. (9) is a vertical counter output, (10) is a vertical control signal generation circuit, which uses the vertical counter output (9) to generate a control signal related to the vertical direction, and similar to the horizontal control signal generation circuit (4),
The input signal is delayed by 2H and output. (11) is a horizontal control signal, (12) is a vertical control signal, (13) is an AND gate, and the horizontal control signal (11) and vertical control signal (
This is for taking the AND of 12).
（１４）はアンドゲート出力、（１５〉はＪ−にフリッ
プ・フロップで、ＡＮＤゲート出力（１４）をタロツク
入力としてフィールド判別信号（１６）を発生させる。(14) is an AND gate output, (15> is a J- flip-flop, and the AND gate output (14) is used as a tarock input to generate a field discrimination signal (16).
次に第３図に示す装置の動作について説明する。Next, the operation of the apparatus shown in FIG. 3 will be explained.
水平カウンタ（２）には、例えばビデオ信号を量子化す
るためのクロックや、量子化されたビデオデータを記憶
しておくフレームメモリの基本動作クロックなどが入力
され、水平方向の画素数をカウントしている。この水平
カウンタ（２）の出力（３）は、次段の水平制御信号発
生回路（４）に入力され、１水平走査期間の前半１／４
の間だけｒＨ，レベルになるような水平制御信号（１１
）を発生させる。The horizontal counter (2) receives, for example, a clock for quantizing a video signal, a basic operating clock for a frame memory that stores quantized video data, and counts the number of pixels in the horizontal direction. ing. The output (3) of this horizontal counter (2) is input to the next stage horizontal control signal generation circuit (4), and is input to the first half of one horizontal scanning period.
The horizontal control signal (11
) occurs.
また水平カウンタ（２）は水平同期信号〈１）によって
１水平走査期間ごとにリセットされるため、水平制御信
号（１１）も繰り返し発生している。一方、垂直同期信
号（５）は微分回路（６）で水平同期信号（１）をクロ
ックとして、前エツジでディジタル的に微分される。即
ち、垂直同期信号（５）は１水平走査期間の幅の微分パ
ルス（７）に変換される。垂直カウンタ（８）および垂
直制御信号発生回路（１０）の動作は、上述の水平方向
の動作と同様であり、垂直カウンタ（８）にはクロック
として水平同期信号（１）、リセット信号として微分パ
ルス（７）が入力され、１フィールド期間における水平
ライン数をカウントしている。この垂直カウンタ出力（
９）は、次段の垂直制御信号発生回路（１０）に入力さ
れ、ある１水平走査期間の間だけ「Ｈ」レベルとなるよ
うな垂直制御信号（１２）を発生させる。なお水平制御
信号発生回路（４）や垂直制御信号発生回路（１０）は
不揮発生メモリ等で構成することができる。Furthermore, since the horizontal counter (2) is reset every horizontal scanning period by the horizontal synchronization signal <1), the horizontal control signal (11) is also generated repeatedly. On the other hand, the vertical synchronizing signal (5) is digitally differentiated by the previous edge in a differentiating circuit (6) using the horizontal synchronizing signal (1) as a clock. That is, the vertical synchronizing signal (5) is converted into a differential pulse (7) having a width of one horizontal scanning period. The operations of the vertical counter (8) and the vertical control signal generation circuit (10) are similar to the operations in the horizontal direction described above, and the vertical counter (8) receives the horizontal synchronization signal (1) as a clock and the differential pulse as a reset signal. (7) is input, and the number of horizontal lines in one field period is counted. This vertical counter output (
9) is input to the next-stage vertical control signal generation circuit (10), and generates a vertical control signal (12) that remains at the "H" level only during one horizontal scanning period. Note that the horizontal control signal generation circuit (4) and the vertical control signal generation circuit (10) can be constructed from a non-volatile generation memory or the like.
このようにして発生させた水平制御信号（１１）及び垂
直制御信号（１２）は、次段のアントゲ−） （１３）
によって論理積がとられ、この信号をサンプリング・ク
ロックとし、微分回路（６）を通らない垂直同期信号（
５）がＪ−にフリップ・フロップ（１５）によってサン
プリングされ、フィールド判別信号（１６）が出力され
る。なおＪ−にフリップ・フロップ（１５）は、微分パ
ルス（７）によって１フイールドごとにリセットされて
いる。The horizontal control signal (11) and vertical control signal (12) generated in this way are transmitted to the next stage (Antogame) (13)
This signal is used as the sampling clock, and the vertical synchronization signal (not passed through the differentiating circuit (6)) is
5) is sampled at J- by a flip-flop (15), and a field discrimination signal (16) is output. Note that the flip-flop (15) at J- is reset for each field by a differential pulse (7).
第４図は上述の動作を説明するタイムチャートで、図に
おいて（Ａ）は偶数フィールド、（Ｂ）は奇数フィール
ドを示す、偶数フィールドにおいては第４図（Ａ）に示
すように水平同期信号（１）と垂直同期信号（５）との
位相差が１／２Ｈずれているので、水平同期信号（１）
をクロックとして垂直同期信号（５）をディジタル的に
微分した出力である微分パルス（７）は、垂直同期信号
（５）とは１／２Ｈの位相差をもつ。これと反対に奇数
フィールドにおいては第４図（Ｂ）に示すように水平同
期信号（１）と垂直同期信号（５）との位相差はないた
め、垂直同期信号（５）と微分パルス（７）の位相差も
生じてない、ところが微分回路（６）からアンドゲート
出力（１４）までは、ディジタル的に同期化処理される
ため、遅延が偶数／奇数の両フィールドで同じ２Ｈとな
る。従って垂直同期信号（５）をアンドゲート出力（１
４）でサンプリングした場合、偶数フィールドにおいて
はｒＨ，レベルが、また奇数フィールドにおいてはｒｌ
、Ｊレベルがサンブリングされることになる。従って、
このフィールド判別信号（１６）の「Ｈ」 、ｒｌＪに
よって両フィールドを判別することが可能となる。FIG. 4 is a time chart explaining the above-mentioned operation. In the figure, (A) shows an even field and (B) shows an odd field. In the even field, the horizontal synchronizing signal ( Since the phase difference between 1) and the vertical synchronization signal (5) is 1/2H, the horizontal synchronization signal (1)
A differential pulse (7), which is an output obtained by digitally differentiating the vertical synchronizing signal (5) using the clock signal, has a phase difference of 1/2H from the vertical synchronizing signal (5). On the contrary, in odd fields, there is no phase difference between the horizontal synchronizing signal (1) and the vertical synchronizing signal (5) as shown in FIG. ) However, since the differential circuit (6) to the AND gate output (14) is digitally synchronized, the delay is the same 2H for both even and odd fields. Therefore, the vertical synchronization signal (5) is output from the AND gate (1
4), rH and level in even fields and rl in odd fields.
, J level will be sampled. Therefore,
It becomes possible to discriminate both fields by "H" and rlJ of this field discrimination signal (16).
尚この場合、水平制御信号（１１）の「Ｈ」レベルの幅
が１／２Ｈより大きい場合には判別ができなくなるため
、水平制御信号（１１）のｒＨ，レベルの幅を通常１／
４Ｈ前後にしている。In this case, if the width of the "H" level of the horizontal control signal (11) is larger than 1/2H, it cannot be determined, so the rH level width of the horizontal control signal (11) is usually set to 1/2H.
It's around 4 hours.
［発明が解決しようとする問題点］
上記のような従来のフィールド判別回路は以上のように
構成されているので、水平方向の画素数をカウントする
ための画素クロックが必要となり、また回路規模が大き
くなりすぎてしまうという問題点があった。[Problems to be Solved by the Invention] Since the conventional field discrimination circuit described above is configured as described above, a pixel clock is required to count the number of pixels in the horizontal direction, and the circuit size is increased. The problem was that it became too large.
この発明はかかる問題点を解決するためになされたもの
で、画素クロックを必要とせず、かつ回路規模が小さく
てすむフィールド判別回路を得ることを目的としている
。The present invention was made to solve these problems, and aims to provide a field discrimination circuit that does not require a pixel clock and can be made small in circuit scale.
［問題点を解決するための手段］
この発明に係るフィールド判別回路は、水平同期信号と
垂直同期信号の位相差を検出するためのＪ−にフリップ
・フロップのクロックとして水平同期信号を用い、また
サンプリングデータとして、垂直同期信号をトリガーと
したワンショット・マルチ・バイブレータによる３／４
Ｈ（ＩＨ・・・１水平走査期間）幅のパルスを使用する
ように構成したものである。[Means for Solving the Problems] A field discrimination circuit according to the present invention uses a horizontal synchronization signal as a clock of a flip-flop in J- for detecting a phase difference between a horizontal synchronization signal and a vertical synchronization signal, and As sampling data, 3/4 by one-shot multi-vibrator triggered by vertical synchronization signal
The configuration is such that a pulse with a width of H (IH...1 horizontal scanning period) is used.
［作用］
この発明においてはサンプリングデータとして、３／４
Ｈ幅のパルスを使用するように構成したので、偶数フィ
ールドにおいては論理ｒＨ，がサンプリングされ、奇数
フィールドにおいては論理「Ｌ」がサンプリングされる
ので、フィールドの判別が可能となる。[Operation] In this invention, as sampling data, 3/4
Since the configuration is configured to use H-width pulses, the logic rH is sampled in even fields, and the logic "L" is sampled in odd fields, making it possible to discriminate between fields.
［実施例］ 以下、この発明の実施例を図について説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.
第１図はこの発明によるフィールド判別回路の構成を示
すブロック図で、図において第３図と同一符号は同−又
は相当部分を示し、（１７ａ）、 （１７ｂ）は、そ
れぞれワンショット・マルチ・バイブレータ、（１８）
、 （１９）は、各ワンショット・マルチ・バイブ
レータ（１７ａ＞、 （１７ｂ）の出力、（２０）は
インバータであり、（２１）はその出力を示す。各ワン
ショット・マルチ・バイブレータ（１７ａ）、（１７ｂ
）は垂直同期信号（５）をトリガーとして３／４Ｈのパ
ルスを発生させ、これらの各出力（１８）および（１９
）は、それぞれ次段のＪ−にフリップ・フロップ（１５
）のＪ端子及びリセット端子に接続されている。一方、
水平同期信号（１）はインバータ（２０）によって極性
が反転された後、Ｊ−にフリップ・フロップ（１５）の
クロックとして使用される。フィールド判別信号（１６
）は、従来の装置と同様に、このＪ−にフリップ・フロ
ップ（１５）の出力として得られる。FIG. 1 is a block diagram showing the configuration of a field discrimination circuit according to the present invention. In the figure, the same reference numerals as in FIG. vibrator, (18)
, (19) is the output of each one-shot multi-vibrator (17a>, (17b), (20) is an inverter, and (21) is its output.Each one-shot multi-vibrator (17a) , (17b
) generates a 3/4H pulse using the vertical synchronization signal (5) as a trigger, and outputs each of these outputs (18) and (19).
) is a flip-flop (15
) is connected to the J terminal and reset terminal. on the other hand,
After the polarity of the horizontal synchronization signal (1) is inverted by the inverter (20), it is used as a clock for the flip-flop (15) in J-. Field discrimination signal (16
) is obtained as the output of the flip-flop (15) at this J-, similar to the conventional device.
次に第１図に示す装置の動作について説明する。Next, the operation of the apparatus shown in FIG. 1 will be explained.
初めに垂直同期信号（５）の立ち上がりで、ワンショッ
ト・マルチ・バイブレータ（１７ａ）が３／４トＩのパ
ルス（１８）を、ワンショット・マルチ・バイブレータ
（１７ｂ）が１／２Ｈよりも小さい幅のパルス（１９）
を発生させる。このパルス（１９）はＪ−にフリップ・
フロップ（１５）をフィールドごとにリセットするため
に使用され、パルス（１８）はＪ−にフリップ・フロッ
プ（１５）のＪ端子に入力され、水平同期信号（１）の
極性を反転した信号（２１）でサンプリングされる。First, at the rising edge of the vertical synchronization signal (5), the one-shot multi-vibrator (17a) generates a pulse (18) of 3/4T, and the one-shot multi-vibrator (17b) generates a pulse smaller than 1/2H. width pulse (19)
to occur. This pulse (19) flips to J-.
It is used to reset the flop (15) field by field, and the pulse (18) is inputted to the J terminal of the flip-flop (15) at J-, and the signal (21 ) is sampled.
第２図は上述の動作を示すタイムチャートで、偶数フィ
ールドにおいては上述のとおり水平同期信号（１）と垂
直同期信号（５）との位相差が１／２Ｈあるため、３／
４Ｈ幅のワンショット・パルス（１８）の「Ｈ」レベル
は、水平同期信号（１）の立ち上がりのタイミング（Ｊ
−にフリップ・フロップ（１５）のクロックとしては立
ち下がり）でサンプリングされ、以後、次のフィールド
の初めでリセットパルス（１９）によってリセットされ
るまで「Ｈ」レベルを保つ、一方、奇数フィールドにお
いては水平同期信号（１）と垂直同期信号（５）の位相
差がないため、ワンショット・パルス（１８）の「Ｈ」
レベルは°サンプリングされず（即ち「Ｌ」レベルがサ
ンプリングされ）、リセット状態、即ち「Ｌ」レベルを
維持することになる。従って、このＪ−にフリップ・フ
ロップ出力（１６）によってフィールドを判別すること
ができる。FIG. 2 is a time chart showing the above operation. In the even field, as mentioned above, the phase difference between the horizontal synchronizing signal (1) and the vertical synchronizing signal (5) is 1/2H, so
The “H” level of the 4H width one-shot pulse (18) corresponds to the rising timing (J
- is sampled at the falling edge of the flip-flop (15) clock, and thereafter maintains the "H" level until reset by the reset pulse (19) at the beginning of the next field, while in odd fields. Since there is no phase difference between the horizontal synchronization signal (1) and the vertical synchronization signal (5), the "H" of the one-shot pulse (18)
The level will not be sampled (that is, the "L" level will be sampled) and will remain in the reset state, that is, the "L" level. Therefore, the field can be determined by this J- flip-flop output (16).
なお、上記実施例では垂直同期信号の立ち上がりでワン
ショット・パルス（１８）を発生させるようにしても同
様の効果を奏する。In the above embodiment, the same effect can be obtained even if the one-shot pulse (18) is generated at the rising edge of the vertical synchronization signal.
また上記実施例ではフンショット・パルスの幅を３／４
Ｈとしているが、（１／２Ｈ＜ワンショット・パルス幅
くＩＨ）の範囲であれば、同様にフィールドを判別する
ことが可能である。Also, in the above embodiment, the width of the funshot pulse is set to 3/4.
Although it is set as H, it is possible to similarly discriminate the field as long as it is within the range of (1/2H<one-shot pulse width IH).
［発明の効果］
この発明は以上説明したとおり、垂直同期信号をトリガ
ーとした３／４Ｈ幅のワンショット・パルスを水平同期
信号によってサンプリングして、フィールド判別信号を
発生させるようにしたので、従来の装置のように画素ク
ロック等を必要とせず、また回路規模を小さくすること
ができるという効果がある。[Effects of the Invention] As explained above, the present invention generates a field discrimination signal by sampling a 3/4H width one-shot pulse triggered by a vertical synchronization signal using a horizontal synchronization signal. This device has the advantage that it does not require a pixel clock, etc. unlike the device described above, and the circuit scale can be reduced.
第１図はこの発明によるフィールド判別回路の構成を示
すブロック図、第２図は第１図に示す回路の動作を示す
タイムチャート、第３図は従来の回路の構成を示すブロ
ック図、第４図は第３図に示す回路の動作を示すタイム
チャート。
（１）は水平同期信号、（５）は垂直同期信号、（１５
）はＪ−にフリップ・フロップ、（１６）はフィールド
判別信号、（１７ａ）、 （１７ｂ）は、それぞれワ
ンショット・マルチ・バイブレータ、（１ｇ＞。
（１９）は、各ワンショット・マルチ・バイブレータ（
１７ａ）、 （１７ｂ）の出力、（２０）はインバー
タ、（２１）はインバータの出力。
なお、各図中同一符号は同−又は相当部分を示すものと
する。FIG. 1 is a block diagram showing the configuration of a field discrimination circuit according to the present invention, FIG. 2 is a time chart showing the operation of the circuit shown in FIG. 1, FIG. 3 is a block diagram showing the configuration of a conventional circuit, and FIG. The figure is a time chart showing the operation of the circuit shown in FIG. 3. (1) is a horizontal synchronization signal, (5) is a vertical synchronization signal, (15
) is a flip-flop in J-, (16) is a field discrimination signal, (17a) and (17b) are each one-shot multi-vibrator, (1g>. (19) is each one-shot multi-vibrator (
17a), (17b) output, (20) is the inverter, (21) is the inverter output. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
直同期信号との位相差によりフィールドの判別を行うフ
ィールド判別回路において、水平同期信号の周期をＨと
するとき上記垂直同期信号を起点として１／２Ｈ以下に
なることなく又Ｈ以上になることもない期間だけ「Ｈ」
レベルのワンショット・パルスを出力するワンショット
・マルチ・バイブレータと、上記ワンショット・パルス
を上記水平同期信号によってサンプリングしてフィール
ド判別信号を発生させるフリップ・フロップと、１フィ
ールド周期ごとに此のフリップ・フロップをリセットす
る手段とを備え、上記水平同期信号と垂直同期信号との
位相差により偶数フィールドでは「Ｈ」レベルの信号が
サンプリングされ、奇数フィールドでは「Ｌ」レベルの
信号がサンプリングされることによりフィールドの判別
を行うことを特徴とするフィールド判別回路。In a field discrimination circuit that discriminates fields based on the phase difference between a horizontal synchronization signal and a vertical synchronization signal separated from an NTSC standard video signal, when the period of the horizontal synchronization signal is H, the period of the horizontal synchronization signal is 1/2H or less from the vertical synchronization signal as the starting point. "H" only during the period when it will not become H or higher.
a one-shot multi-vibrator that outputs a level one-shot pulse; a flip-flop that samples the one-shot pulse using the horizontal synchronization signal to generate a field discrimination signal;・A means for resetting the flop is provided, and an "H" level signal is sampled in an even field and a "L" level signal is sampled in an odd field due to the phase difference between the horizontal synchronizing signal and the vertical synchronizing signal. A field discrimination circuit characterized in that it discriminates between fields.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26114187A JPH01103370A (en) | 1987-10-16 | 1987-10-16 | Field discrimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26114187A JPH01103370A (en) | 1987-10-16 | 1987-10-16 | Field discrimination circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01103370A true JPH01103370A (en) | 1989-04-20 |
Family
ID=17357664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26114187A Pending JPH01103370A (en) | 1987-10-16 | 1987-10-16 | Field discrimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01103370A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238467A (en) * | 1991-01-23 | 1992-08-26 | Sharp Corp | Field discrimination device |
-
1987
- 1987-10-16 JP JP26114187A patent/JPH01103370A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238467A (en) * | 1991-01-23 | 1992-08-26 | Sharp Corp | Field discrimination device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05304618A (en) | Field type display signal generating device | |
| JPH01103370A (en) | Field discrimination circuit | |
| JPS61269595A (en) | Video signal processing device | |
| JPH0119789B2 (en) | ||
| JPS6231286A (en) | Field discriminating device for interlace video signal | |
| JPS6216682A (en) | Synchronizing separator circuit | |
| JPS62175073A (en) | Frame detecting circuit for television signal | |
| JPS5930371A (en) | Synchronizing signal processing circuit | |
| JPH05103347A (en) | Synchronizing-signal regenerating circuit for standard image signal | |
| JP2506649B2 (en) | Vertical synchronizer | |
| KR950003029B1 (en) | Method for generating control signal for image signal processing system | |
| JP3083031B2 (en) | Teletext broadcasting device | |
| JPH0612973U (en) | Trigger pulse generation circuit and trigger sweep circuit | |
| JPS59139776A (en) | Digital picture processor | |
| JPH0526857Y2 (en) | ||
| JPS594046B2 (en) | Light pen field of view position detection device | |
| JPS63148780A (en) | Interlace control circuit for television receiver | |
| JPS62110367A (en) | Field decision circuit for television signal | |
| JPS6390964A (en) | Discriminating circuit for television signal field | |
| JPH0319576A (en) | Frame detecting circuit | |
| JP2000333037A (en) | Horizontal synchronizing signal separation circuit | |
| JPS603256B2 (en) | synchronous circuit | |
| JPH04137674U (en) | Image signal processing device | |
| JPS61123372A (en) | Synchronous signal process circuit for image printer | |
| JPS6087573A (en) | Field discrimination circuit |