JPH01101789A - ビデオメモリシステム - Google Patents

ビデオメモリシステム

Info

Publication number
JPH01101789A
JPH01101789A JP62259142A JP25914287A JPH01101789A JP H01101789 A JPH01101789 A JP H01101789A JP 62259142 A JP62259142 A JP 62259142A JP 25914287 A JP25914287 A JP 25914287A JP H01101789 A JPH01101789 A JP H01101789A
Authority
JP
Japan
Prior art keywords
signal
memory
output
composite video
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62259142A
Other languages
English (en)
Other versions
JP2535961B2 (ja
Inventor
Masaaki Arai
荒井 正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62259142A priority Critical patent/JP2535961B2/ja
Publication of JPH01101789A publication Critical patent/JPH01101789A/ja
Application granted granted Critical
Publication of JP2535961B2 publication Critical patent/JP2535961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、テレビ放送、VTR再生時にこれらの静止画
面やマルチ画面を作成するビデオメモリシステムに関す
る。
[発明の概要コ 本発明は、所定のビデオ信号をメモリに取り込んで静止
画面やマルチ画面を作成するビデオメモリシステムにお
いて、 コンポジットビデオ信号を輝度信号とクロマ信号に分離
するY/C分離回路とこのY/C分離回路の輝度信号と
コンポジットビデオ信号とを選択的に切り換えて一方を
出力する切換手段と、この切換手段の出力信号を記憶す
る第1のメモリと、前記Y/C分離回路のクロマ信号を
記憶する第2のメモリとを備えることにより、 静止画面を作成するときにはコンポジットビデオ信号を
第1のメモリに記憶し、又、マルチ画面を作成するとき
には輝度信号とクロマ信号とを分離して信号処理し輝度
信号を第1のメモリに、クロマ信号を第2のメモリにそ
れぞれ記1復するため、静止画面では高画質の画面が得
られ、且つマルチ画面作成の信号処理が簡単にできる。
[従来の技術] テレビジョン、ビデオテープレコーダ、ビデオディスク
プレーヤ等にはデイスプレィに静止画やマルチ画を表示
するためにビデオメモリシステムが搭載されているもの
がある。
従来のビデオメモリシステムには−フレーム分の信号を
記憶できるメモリを一個有しこのメモリにデジタル化し
たコンポジットビデオ信号を取り込みこのメモリに記憶
した信号を出力するものがある。
また、他のものとしてはメモリを2個有し、双方のメモ
リにコンポジットビデオ信号を分離して得た輝度信号と
クロマ信号とを別々に取り込み、この双方のメモリに記
憶した信号を加算して出力するものがある。
[発明が解決しようとする問題点コ 前者のシステムにおいてはコンポジットビデオ信号をそ
のままサンプリング化してデジタル信号としこのデジタ
ル信号をメモリに取り込むので画質劣化のない静止画を
得ることができる。しかし、コンポジットビデオ信号の
クロマ信号は直角二相変調されて輝度信号に加算されて
おり、このクロマ信号の変調波は常に連続で且つ一ライ
ン毎に反転している。マルチ画面を作成するにはコンポ
ジットビデオ信号をこれらの条件を満たすように間引き
等の信号処理をする必要があるため信号処理が非常に難
しいという欠点があった。
一方、後者のシステムにおいてはY/C分離回路を用い
てコンポジットビデオ信号を輝度信号とクロマ信号に分
離して輝度信号とクロマ信号を別々に信号処理するため
上記条件を満たすべくクロマ信号を処理することは簡単
であり、マルチ画面作成の信号処理が容易である。しか
し、コンポジットビデオ信号を分離する等の過程で信号
劣化が生じ静止画面の画像が低下するという欠点があっ
た。
そこで、本発明は上述の欠点を解消したビデオメモリシ
ステムを提供することを目的とする。
[問題点を解決するための手段] 上記目的を達成するための本発明の構成は、コンポジッ
トビデオ信号を輝度信号とクロマ信号に分離するY/C
分離回路と、 このY/C分離回路が出力する輝度信号と前記コンポジ
ットビデオ信号とを選択的に切り換えて、いずれか一方
の信号を出力する切換手段と、この切換手段の出力信号
を記憶する第1のメモリと、 前記Y/C分離回路が出力するクロマ信号を記憶する第
2のメモリと、 前記第1のメモリと前記第2のメモリの出力信号を加算
する加算器とを備え、 表示する画面モードに応じて前記切換手段を制御したこ
とを特徴とする。
[作用] 静止画面を作成するときにはコンポジットビデオ信号を
輝度信号とクロマ信号に分離することなく第1のメモリ
に取り込み、又、マルチ画面を作成するときにはコンポ
ジットビデオ信号を輝度信号とクロマ信号に分離し、例
えばクロマ信号をベースバンドに復調して信号処理し、
輝度信号を第1のメモリに、クロマ信号を第2のメモリ
にそれぞれ記憶する。そして、これらの双方のメモリへ
の書き込みや読み出しを制御すれば信号の間引き。
画面上の再配置等の信号処理を行うことができる。
[実施例] 以下、本発明の実施例を図面を用いて説明する。
第1図において、ビデオメモリシステムが示され、この
ビデオメモリシステムの入力端子ユにはNTSC方式の
コンポジットビデオ信号が入力される。入力されたコン
ポジットビデオ信号はY/C分離回路2と切換スイッチ
3に送出される。
Y/C分離回路2は、くし形フィルタ、バンドパスフィ
ルタ等で構成され、コンポジットビデオ信号を輝度信号
(Y信号)とクロマ信号(C信号)に分離する。この輝
度信号は切換スイッチ3に、クロマ信号は第2のA/D
変換器5にそれぞれ出力される。
切換手段である切換スイッチ3にはコンポジットビデオ
信号と輝度信号か入力され、下記するメモリコントロー
ラ11の制御信号にてコンポジットビデオ信号と輝度信
号とを選択的に切り換えていずれか一方の信号を第1の
A/D変換器4に出力する。この第1のA/D変換器4
と前記第2のA/D変換器5は発振器6の14MHzの
サンプリング周波数で入力信号を8ビツトのデジタル信
号にそれぞれ変換する。第1のA/D変換器4の出力は
第1のメモリ7に出力され、又、第2のA/D変換器5
はデジタルデコーダ8及び間引き点順次回路9を介して
第2のメモリlOに出力される。デジタルデコーダ8は
デジタル化されたクロマ信号をベースバンド状態に復調
し、復調されたR−Y信号とB−Y信号とをパラレルに
間引き点順次回路9に送出する。間引き点順次回路9は
順次送られてくるR−Y信号とB−Y信号とを数回に一
度の割合で取り込んで信号の間引きを行う。
クロマ信号は輝度信号よりも周波数帯域が狭いので、輝
度信号と同数のデータを使用する必要性がないためであ
る。この同時に取り込んだR−Y信号とB−Y信号とは
点順次で第2のメモリ10に送出する。即ち、R−Y信
号−B−Y信号−R−Y信号→B−Y信号・・・の如く
に送出する。
前記第1のメモリ7は1画面分のデータを記憶する容量
を有し、前記第2のメモリ10はこれよりも少ない容量
のフレームメモリから構成されている。第1のメモリ7
と第2のメモリ10はメモリコントローラ11の書き込
み制御信号と読み出し制御信号に基づいてデータの書き
込みと読み出しを行う。メモリコントローラ11はマイ
クロプロセッサ12のモード選択信号により記憶するデ
ータ及びその記憶箇所を制御すべく第1のメモリ7と第
2のメモリ10に書き込み制御信号を出力する。1フレ
ームのビデオ信号から構成される静止画面モードが選択
されると、メモリコントローラ11は第1のメモリ7に
送られてくる全てのデータを書き込むべく第1のメモリ
7に書き込み制御信号を出力し、第2のメモリ10には
書き込み制御信号を出力しない。例えば2フレームのビ
デオ信号から構成され、右半分画面と左半分画面にそれ
ぞれ異なる画像を映すマルチ画面モードが選択されると
、メモリコントローラ11は第1のメモリ7及び第2の
メモリ11に送られてくるデータを1つ置きに、且つ右
半分画面に映すフレームの信号をメモリの右半分に、左
半分画面に映すフレームの信号をメモリの左半分にそれ
ぞれ書き込むべく第1のメモリ7及び第2のメモリIO
に書き込み制御信号を出力する。又、メモリコントロー
ラIIはマイクロプロセッサ12のモード選択信号によ
り二つの切換スイッチ3.13に切換信号を出力する。
即ち、静止画面モードが選択されたことを示すモード選
択信号が送られてくると、切換スイッチ3をコンポジッ
トビデオ信号を出力する切換位置に、又、切換スイッチ
13を開放位置にそれぞれ位置すべく切換信号を出力す
る。マルチ画面モードが選択されたことを示すモード選
択信号が送られてくると、切換スイッチ3を輝度信号を
出力する切換位置に、切換スイッチ13を接続位置にそ
れぞれ位置すべく切換信号を出力する。
前記マイクロプロセッサ12は操作者のモード指令に基
づいて選択されたモードを実行すべくメモリコントロー
ラ11にモード選択信号を出力する。
前記第1のメモリ7の出力は加算器14に、前記第2の
メモリIOの出力は同時化回路15にそれぞれ出力され
る。この同時化回路15は交互に送られてくるR−Y信
号とB−Y信号とを対となるR−Y信号とB−Y信号と
してこれらを同時にデジタルエンコーダ16に送出する
。デジタルエンコーダ16は、ベースバンド状態である
R−Y信号とB−Y信号とを直角二相変調し、且つ3.
58MHzのサブキャリアに乗せたデジタル信号に戻す
。このデジタルエンコーダ16の出力は切換スイッチ1
3を介して加算器14に送出される。
この加算器14は第1のメモリ7の出力信号と第2のメ
モリlOの出力信号を加算してD/A変換器17に出力
する。切換スイッチ13が開放位置にある場合には第1
のメモリ7の出力信号がそのまま出力される。D/A変
換器I7は入力されたデジタル信号をアナログ信号に変
換して出力端子すに出力する。
以下、上記構成の作用について説明する。
静止画面モードが選択されると、マイクロプロセッサ1
2は静止画面モードが選択されたことを示すモード選択
信号をメモリコントローラ11に出力する。メモリコン
トローラ11は二つの切換スイッチ3.!3に切換信号
を出力し、第1図に示すように切換スイッチ3はコンポ
ジットビデオ信号を出力する切換位置に、切換スイッチ
13は開放位置にそれぞれ位置される。入力端子ユから
入力されたコンポジットビデオ信号は切換スイッチ3を
介して第1のA/D変換器4に出力される。
第1のA/D変換器4はコンポジットビデオ信号をその
ままデジタル信号に変換し、このデジタル信号が全て第
1のメモリ7に方き込まれる。メモリコントローラ11
は、第1のメモリ7にDRAMを用いた場合、書き込み
期間中にリフレッシュ動作を行う必要があるが、リフレ
ッシュ動作の面後でサブキャリアf meの位相が変化
しないように制御する。一方、入力端子aから入力され
たコンポジットビデオ信号はY/C分離回路2に入力さ
れる。ここで分離されたクロマ信号は第2のA/D変換
器5.デジタルデコーダ8及び間引き点順次回路9を介
して第2のメモリ10に出力されるが、メモリコントロ
ーラItが第2のメモリIOに書き込み制御信号を送出
しないため第2のメモリIOには記憶されない。第1の
メモリ7に記憶された信号はメモリコントローラ2の読
み出し制御信号に基づいて読み出され、この読み出され
た出力信号は加算器14を介してD/A変換器17に出
力される。D/A変換器17は、デジタル化されたコン
ポジットビデオ信号をアナログ信号に変換して出力端子
すに出力する。第1のメモリ7に記憶された信号は何度
も繰り返し読み出されて同一のコンポジットビデオ信号
が繰り返し出力端子すから出力されて静止画像が得られ
る。
また、右半分画面と左半分画面とに異なる画像を映すマ
ルチ画面モードが選択されると、マイクロプロセッサ1
2はマルチ画面モードが選択されたことを示すモード選
択信号をメモリコントローラ11に出力する。メモリコ
ントローラ11は二つの切換スイッチ3.I3に切換信
号を出力し、切換スイッチ3は輝度信号を出力する切換
位置に、切換スイッチ13は接続位置にそれぞれ位置さ
れる。右半分画面に映されるコンポジットビデオ信号が
入力端子aから入力されると、このコンポジットビデオ
信号はY/C分離器2で輝度信号とクロマ信号に分離さ
れる。輝度信号は切換スイッチ3を介して第1のA/D
変換器4に出力されてデジタル化され、このデジタル信
号が第1のメモリ4に出力される。クロマ信号は第2の
A/D変換器5でデジタル信号とされ、このデジタル信
号はデジタルデコーダ8でサブキャリアf meが除去
されたベースバンド状態に復調される。この復調された
デジタル信号は間引き点順次回路9で所定数だけ間引か
れて第2のメモリIOに出力される。
メモリコントローラ11は第1のメモリ7及び第2のメ
モリIOに入力される信号を一つ置きに取り込み、且つ
、メモリの右半分領域に記憶すべく書き込み制御信号を
第1のメモリ7及び第2のメモリ■0に出力する。クロ
マ信号はベースバンドに復調されているので、サブキャ
リアf scの連続性及び位相を考慮することなく単に
書き込みを行えばよい。また、左半分画面に映されるコ
ンポジットビデオ信号が入力端子aから入力されると、
前記と同様に信号処理されて輝度信号は第1のメモリ7
の左半分領域に、クロマ信号は第2のメモリ10の左半
分領域にそれぞれ記憶される。第1のメモリ7及び第2
のメモリ10への書き込みが全て終了すると、メモリコ
ントローラ11は第1のメモリ7及び第2のメモリ10
に読み出し制御信号を出力し、第1のメモリ7及び第2
のメモリ10に記憶された信号が所定順序で出力される
第2のメモリlOから順次出力されるR−Y信号とB−
Y信号は同時化回路15で同時化され、この同時化され
た信号はデジタルエンコーダI6でR−Y信号とB−Y
信号とを直角二相変調し、且つ3.58MHzのサブキ
ャリアf Seに乗せたデジタル信号に変調される。こ
の変調されたデジタル信号は切換スイッチ13を介して
加算器14に出力される。この加算器14て第1のメモ
リ7から出力される輝度信号と前記の処理が行われたク
ロマ信号とが加算されてデジタルのコンポジットビデオ
信号とされる。このコンポジットビデオ信号はD/A変
換器17でアナログ信号に変換されて出力端子すに送出
され、右半分画面と左半分画面で異なる映像が映される
マルチ画面を得ることができる。
[発明の効果] 以上述べたように本発明によれば、コンポジットビデオ
信号を分離するY/C分離回路と、このY/C分離回路
が出力する輝度信号とコンポジットビデオ信号とを選択
的に切り換えて出力する切換手段と、この切換手段の出
力信号を記憶する第1のメモリと、前記Y/C分離回路
が出力するクロマ信号を記憶する第2のメモリとを設け
、静止画面を作成するときにはコンポジットビデオ信号
の状態で信号を取り扱い、マルチ画面を作成するときに
は輝度信号とクロマ信号の状態に分離して信号を取り扱
うため、静止画面では高画質の画面が得られ、又、マル
チ画面作成の信号処理が簡mにできるという効果を奏す
る。
【図面の簡単な説明】
第1図は本発明の実施例を示すビデオメモリシステムの
ブロック図である。 2・・・Y/C分離回路、3・・・切換スイッチ(切換
手段)、7・・・第1のメモリ、10・・・第2のメモ
リ、14・・・加算器。

Claims (1)

  1. 【特許請求の範囲】 コンポジットビデオ信号を輝度信号とクロマ信号に分離
    するY/C分離回路と、 このY/C分離回路が出力する輝度信号と前記コンポジ
    ットビデオ信号とを選択的に切り換えていずれか一方の
    信号を出力する切換手段と、この切換手段の出力信号を
    記憶する第1のメモリと、 前記Y/C分離回路が出力するクロマ信号を記憶する第
    2のメモリと、 前記第1のメモリと前記第2のメモリの出力信号を加算
    する加算器とを備え、 表示する画面モードに応じて前記切換手段を制御したこ
    とを特徴とするビデオメモリシステム。
JP62259142A 1987-10-14 1987-10-14 ビデオメモリシステム Expired - Fee Related JP2535961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62259142A JP2535961B2 (ja) 1987-10-14 1987-10-14 ビデオメモリシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62259142A JP2535961B2 (ja) 1987-10-14 1987-10-14 ビデオメモリシステム

Publications (2)

Publication Number Publication Date
JPH01101789A true JPH01101789A (ja) 1989-04-19
JP2535961B2 JP2535961B2 (ja) 1996-09-18

Family

ID=17329912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259142A Expired - Fee Related JP2535961B2 (ja) 1987-10-14 1987-10-14 ビデオメモリシステム

Country Status (1)

Country Link
JP (1) JP2535961B2 (ja)

Also Published As

Publication number Publication date
JP2535961B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
JPH01292984A (ja) 映像信号の方式変換装置
JPS63148785A (ja) テレビジョン装置
US4152719A (en) Video picture compression
JPH01101789A (ja) ビデオメモリシステム
JPS63217790A (ja) ビデオ信号記録再生装置
US5508813A (en) Image signal processing apparatus having first-in first-out memory
JP3112078B2 (ja) 画像記憶装置
JP2737149B2 (ja) 画像記憶装置
JP2737148B2 (ja) 画像記憶装置
JP2860988B2 (ja) 画像記憶装置
JP2681996B2 (ja) 画像処理装置
JPH04151994A (ja) 電子スチルカメラ
JP2608933B2 (ja) テレビジョン信号の記録再生処理装置
JP2782718B2 (ja) 画像処理装置
JP2554080Y2 (ja) テレビジョン方式変換装置
JPH0364193A (ja) 静止画表示方式
JPH0683470B2 (ja) モザイク画像生成回路
JP2624533B2 (ja) 両立性を備えた画像信号伝送方式
JPH01209891A (ja) ビデオ記録再生方式
JPS63294089A (ja) 映像記憶装置
KR0148187B1 (ko) 더블스크린 및 픽쳐인픽쳐기능 겸용회로
KR900002294Y1 (ko) 영상기록 재생기의 정지화면 확대회로
JPH0731646Y2 (ja) ビデオカメラ
JP2001025030A (ja) デジタル信号処理装置とデジタル信号の処理方法、及び信号処理回路
JPS63135077A (ja) Vtr装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees