JP7843947B1 - 電力変換装置 - Google Patents

Abstract

電力変換装置は、複数のアームを含む電力変換器と、制御装置（７）とを備える。複数のアームの各々は、複数の変換器セルを有する。複数の変換器セルは、複数のグループに区分されている。制御装置（７）は、アーム変調指令値を生成するアーム変調指令生成部（７００）と、複数のアームの各々における複数のグループにそれぞれ対応して設けられた複数のバランス制御部（８１０）とを含む。バランス制御部（８１０）は、グループに属する変換器セルを含む第１アームのアーム電流と、コンデンサの電圧代表値と、電圧代表値に対応する第１指令値とに基づいて、第１アームに対応するアーム変調指令値を補正した補正アーム変調指令値を生成する変調指令補正部（８１２）と、補正アーム変調指令値と、第１アームのアーム電流とに基づいて、１以上の変換器セルの各々を挿入するかバイパスするかを判断するコンデンサ電圧制御部（８１４）とを含む。

Description

本開示は、電力変換装置に関する。

近年、電力系統などの高圧系統に適用される高電圧、大容量の電力変換装置として、モジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。ＭＭＣは、変換器セルと呼ばれる複数の単位変換器がカスケード接続されたアームで構成されている。変換器セルは、複数のスイッチング素子と蓄電素子（例えば、コンデンサ）とを含む。

国際公開第２０２３／１４４９１１号（特許文献１）に係るＭＭＣ方式の電力変換器を含む電力変換装置が開示されている。特許文献１では、変換器セルのコンデンサ電圧を一定の範囲内に収め、運転継続性とスイッチング損失を低減することを検討している。

国際公開第２０２３／１４４９１１号

特許文献１では、各アームについてのアーム変調指令が生成され、アーム変調指令に基づいて、１つのアームに含まれるすべての変換器セルを一括で制御するように構成されている。しかしながら、近年、電力変換器の大容量化が進んでおり、１つのアームに接続される変換器セルの数が増大すると、これらの変換器セルを一括でスイッチング制御することが困難となる場合がある。

本開示のある局面における目的は、各変換器セルのコンデンサ電圧のバランスを維持しつつ、電力変換器を大容量化することが可能な電力変換装置を提供することである。

ある実施の形態に従うと、交流系統と直流回路との間で電力変換を行なう電力変換装置が提供される。電力変換装置は、複数のアームを含む電力変換器と、電力変換器を制御する制御装置とを備える。複数のアームの各々は、互いにカスケード接続された複数の変換器セルを有する。複数の変換器セルの各々は、複数のスイッチング素子と、複数のスイッチング素子に接続されるコンデンサとを有する。複数の変換器セルは、複数のグループに区分されている。制御装置は、複数のアームの各々のアーム変調指令値を生成するアーム変調指令生成部と、複数のアームの各々について、当該アームにおける複数のグループにそれぞれ対応して設けられ、複数のグループにおけるコンデンサの電圧のバランスを制御する複数のバランス制御部とを含む。複数のグループの各々に対応するバランス制御部は、当該グループに属する１以上の変換器セルを含む第１アームのアーム電流と、１以上の変換器セルにそれぞれ対応する１以上のコンデンサの電圧代表値と、電圧代表値に対応する第１指令値とに基づいて、第１アームに対応するアーム変調指令値を補正した補正アーム変調指令値を生成する変調指令補正部と、補正アーム変調指令値と、第１アームのアーム電流とに基づいて、１以上の変換器セルの各々を挿入するかバイパスするかを判断するコンデンサ電圧制御部とを含む。

本開示によると、各変換器セルのコンデンサ電圧のバランスを維持しつつ、電力変換器を大容量化することができる。

電力変換装置の構成例を示す図である。 変換器セルの一例を示す回路図である。 制御装置のハードウェア構成の一例を示すブロック図である。 制御装置の機能構成の一例を示すブロック図である。 実施の形態１に従う変調指令補正部の構成例を示す図である。 コンデンサ電圧制御部の処理手順の一例を示すフローチャートである。 補正アーム変調指令値と変換器セルに対応する搬送波との関係を示す図である。 図６の局面の後に続くコンデンサ電圧制御部の処理手順の一例を示すフローチャートである。 コンデンサ電圧制御部の処理手順の他の例を示すフローチャートである。 実施の形態１の利点を説明するための図である。 実施の形態２に従う変調指令補正部の構成例を示す図である。 実施の形態３に従う変調指令補正部の構成例を示す図である。 実施の形態４に従う電力変換装置の構成例を示す図である。 実施の形態４に従う変調指令補正部の構成例を示す図である。 実施の形態５に従う電力変換装置の構成例を示す図である。 実施の形態５に従う変調指令補正部の構成例を示す図である。

以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

実施の形態１．
＜全体構成＞
図１は、電力変換装置１００の構成例を示す図である。図１を参照して、電力変換装置１００は、交流系統１２と直流回路１０６との間に接続されている。直流回路１０６は、例えば、直流送電網等を含む直流電力系統である。または、直流回路１０６は、電力変換器１０１の直流端子に接続された蓄電要素を含んでもよい。蓄電要素は、例えば、電気二重層キャパシタ、あるいはリチウムイオン電池等の蓄電池を含む蓄電装置である。あるいは、直流回路１０６は、電力変換器１０１の直流端子に接続された他の電力変換器の直流端子を含んでもよい。

電力変換装置１００は、電力変換器１０１と、電力変換器１０１を制御する制御装置７とを含む。典型的には、電力変換器１０１は、互いに直列接続された複数の変換器セル１０（図１中の「セル」に対応）を含むダブルスター型のモジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）によって構成される。なお、「変換器セル」は、「サブモジュール（sub module）」あるいは「単位変換器」とも称される。

電力変換器１０１は、直流回路１０６に接続されており、直流回路１０６と交流系統１２との間で電力変換を行なう。具体的には、電力変換器１０１は、直流回路１０６から出力される直流電力を交流電力に変換して、当該交流電力を変圧器４を介して交流系統１２に出力する。また、電力変換器１０１は、交流系統１２からの交流電力を直流電力に変換して、当該直流電力を直流回路１０６に出力する。

図１の例では、電力変換器１０１は、交流系統１２のＵ相、Ｖ相、Ｗ相にそれぞれ対応する複数のレグ回路８ｕ，８ｖ，８ｗを含む。具体的には、電力変換器１０１は、正側直流端子（すなわち、高電位側直流端子）Ｎｐと、負側直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路８ｕ，８ｖ，８ｗ（以下、総称する場合または任意のものを示す場合、「レグ回路８」と記載する）を含む。

レグ回路８ｕ，８ｖ，８ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器４を介して交流系統１２に接続される。交流系統１２は、例えば、交流電源などを含む三相交流電力系統である。各レグ回路８に共通に設けられた直流端子（すなわち、正側直流端子Ｎｐ，負側直流端子Ｎｎ）は、直流回路１０６に接続される。

図１の変圧器４を用いる代わりに、レグ回路８ｕ，８ｖ，８ｗは、連系リアクトルを介して交流系統１２に接続される構成でもよい。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路８ｕ，８ｖ，８ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路８ｕ，８ｖ，８ｗが変圧器４または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトルとしてもよい。すなわち、レグ回路８は、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路８ｕ，８ｖ，８ｗに設けられた接続部を介して電気的（すなわち、直流的または交流的）に交流系統１２に接続される。

レグ回路８ｕは、正側直流端子Ｎｐから交流端子Ｎｕまでの正側アーム９ｐｕと、負側直流端子Ｎｎから交流端子Ｎｕまでの負側アーム９ｎｕとを含む。正側アーム９ｐｕと負側アーム９ｎｕとの接続点が、交流端子Ｎｕとして変圧器４と接続される。正側直流端子Ｎｐおよび負側直流端子Ｎｎが直流回路１０６に接続される。レグ回路８ｖは正側アーム９ｐｖと負側アーム９ｎｖとを含み、レグ回路８ｗは正側アーム９ｐｗと負側アーム９ｎｗとを含む。正側アーム９ｐｕ，９ｐｖ，９ｐｗを「正側アーム９ｐ」とも総称し、負側アーム９ｎｕ，９ｎｖ，９ｎｗを「負側アーム９ｎ」とも総称する。また、正側アーム９ｐｕ，９ｐｖ，９ｐｗおよび負側アーム９ｎｕ，９ｎｖ，９ｎｗを「アーム９」とも総称する。

このように、レグ回路８は、直列接続された正側アーム９ｐおよび負側アーム９ｎにより構成される。正側アーム９ｐおよび負側アーム９ｎの接続点（例えば、交流端子Ｎｕ，Ｎｖ，Ｎｗ）は、交流系統１２の対応する相の交流線に接続される。直列接続された正側アーム９ｐおよび負側アーム９ｎの両端（すなわち、正側直流端子Ｎｐおよび負側直流端子Ｎｎ）は、直流回路１０６に接続される。レグ回路８ｖ，８ｗはレグ回路８ｕと同様の構成を有しているので、以下、レグ回路８ｕを代表として説明する。

レグ回路８ｕにおいて、正側アーム９ｐｕは、互いにカスケード接続された複数の変換器セル１０と、リアクトル５ａとを含む。複数の変換器セル１０とリアクトル５ａとは互いに直列接続されている。負側アーム９ｎｕは、互いにカスケード接続された複数の変換器セル１０と、リアクトル５ｂとを含む。複数の変換器セル１０とリアクトル５ｂとは互いに直列接続されている。

リアクトル５ａが挿入される位置は、正側アーム９ｐｕのいずれの位置であってもよく、リアクトル５ｂが挿入される位置は、負側アーム９ｎｕのいずれの位置であってもよい。リアクトル５ａ，５ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、正側アーム９ｐｕのリアクトル５ａのみ、もしくは、負側アーム９ｎｕのリアクトル５ｂのみを設けてもよい。

電力変換装置１００は、交流電圧検出器１４と、交流電流検出器１５と、直流電圧検出器１１ｐ，１１ｎと、直流電流検出器１１１と、各レグ回路８に設けられたアーム電流検出器１３ａ，１３ｂとを含む。これらの検出器は、電力変換装置１００の制御に使用される電気量（例えば、電流、電圧）を計測する。これらの検出器によって検出された信号は、制御装置７に入力される。

交流電圧検出器１４は、交流系統１２の三相の交流電圧Ｖｕ，Ｖｖ，Ｖｗ（以下、「交流電圧Ｖａｃ」とも総称する。）を検出する。検出された交流電圧Ｖｕ，Ｖｖ，Ｖｗは、制御装置７に入力される。交流電流検出器１５は、交流系統１２の三相の交流電流Ｉｕ，Ｉｖ，Ｉｗを検出する。検出された交流電流Ｉｕ，Ｉｖ，Ｉｗは、制御装置７に入力される。

直流電圧検出器１１ｐは、直流回路１０６に接続された正側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１ｎは、直流回路１０６に接続された負側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。検出された直流電圧Ｖｄｃｐ，Ｖｄｃｎは、制御装置７に入力される。なお、正側直流端子Ｎｐと負側直流端子Ｎｎとの間の直流電圧Ｖｄｃは、直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差分（すなわち、Ｖｄｃｐ－Ｖｄｃｎ）である。

直流電流検出器１１１は、電力変換器１０１から出力される直流電流Ｉｄｃを検出する。直流電流Ｉｄｃは、電力変換器１０１と直流回路１０６との間に流れる直流電流値に相当する。検出された直流電流Ｉｄｃは、制御装置７に入力される。なお、直流電流Ｉｄｃは、“Ｉｄｃ＝（Ｉｐｕ＋Ｉｐｖ＋Ｉｐｗ＋Ｉｎｕ＋Ｉｎｖ＋Ｉｎｗ）／２”のように演算されてもよい。

Ｕ相用のレグ回路８ｕに設けられたアーム電流検出器１３ａ，１３ｂは、正側アーム９ｐｕに流れる正側アーム電流Ｉｐｕおよび負側アーム９ｎｕに流れる負側アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路８ｖに設けられたアーム電流検出器１３ａ，１３ｂは、正側アーム電流Ｉｐｖおよび負側アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路８ｗに設けられたアーム電流検出器１３ａ，１３ｂは、正側アーム電流Ｉｐｗおよび負側アーム電流Ｉｎｗをそれぞれ検出する。検出された正側アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗおよび負側アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗは、制御装置７に入力される。

各変換器セル１０において、変換器セル１０に含まれるコンデンサの電圧（以下、“コンデンサ電圧Ｖｃ”とも称する。）が検出される。検出されたコンデンサ電圧Ｖｃは、制御装置７に入力される。変換器セル１０の構成については後述する。

制御装置７は、直流電圧Ｖｄｃの直流電圧指令値Ｖｄｃｒｅｆと、直流電流Ｉｄｃの直流電流指令値Ｉｄｃｒｅｆと、全ての変換器セル１０のコンデンサ電圧の平均値を制御するための全電圧指令値Ｖｃａｌｌと、コンデンサ電圧Ｖｃを一定範囲に保つための許容範囲の最大値Ｖｍａｘおよび最小値Ｖｍｉｎとの入力を受ける。直流電圧指令値Ｖｄｃｒｅｆ、直流電流指令値Ｉｄｃｒｅｆ、全電圧指令値Ｖｃａｌｌ、最大値Ｖｍａｘおよび最小値Ｖｍｉｎは、外部から入力されてもよいし、制御装置７内で設定または生成されるものであってもよい。

＜変換器セルの構成例＞
図２は、変換器セル１０の一例を示す回路図である。図２（ａ）に示す変換器セル１０は、ハーフブリッジ構成と呼ばれる回路構成を有する。変換器セル１０は、２つのスイッチング素子３１ｐ、３１ｎを直列接続して形成した直列体と、整流素子としてのダイオード３２ｐ，３２ｎと、蓄電素子としてのコンデンサ３３と、入出力端子Ｐ１，Ｐ２と、電圧検出部３４とを含む。

図２（ａ）を参照して、ダイオード３２ｐ，３２ｎは、スイッチング素子３１ｐ，３１ｎと逆並列に（すなわち、並列かつ逆バイアス方向に）接続される。スイッチング素子３１ｐおよび３１ｎの直列体とコンデンサ３３とは並列接続される。電圧検出部３４は、コンデンサ３３の両端電圧であるコンデンサ電圧Ｖｃを検出する。

スイッチング素子３１ｐ，３１ｎの直列体と、ダイオード３２ｐ，３２ｎとによってハーフブリッジ回路１０Ｈが構成される。スイッチング素子３１ｎの両端子は、入出力端子Ｐ１，Ｐ２とそれぞれ接続される。したがって、コンデンサ３３は、ハーフブリッジ回路１０Ｈを介して入出力端子Ｐ１，Ｐ２に接続される。

変換器セル１０は、スイッチング素子３１ｐ，３１ｎのスイッチング動作により、コンデンサ３３の両端電圧またはゼロ電圧を、入出力端子Ｐ１およびＰ２の間に出力する。スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなったときに、変換器セル１０からは、コンデンサ３３の両端電圧（すなわち、コンデンサ電圧Ｖｃ）が出力される。スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなったときに、変換器セル１０は、ゼロ電圧を出力する。

なお、スイッチング素子３１ｐの両端子が、入出力端子Ｐ１，Ｐ２とそれぞれ接続されていてもよい。この場合も、スイッチング素子３１ｐ，３１ｎのオンオフ動作により、変換器セル１０は、入出力端子Ｐ１，Ｐ２からコンデンサ電圧Ｖｃおよびゼロ電圧を出力する。

図２（ｂ）に示す変換器セル１０は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル１０は、２つのスイッチング素子３１ｐ１，３１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子３１ｐ２，３１ｎ２を直列接続して形成された第２の直列体と、ダイオード３２ｐ１，３２ｎ１，３２ｐ２，３２ｎ２と、コンデンサ３３と、電圧検出部３４と、入出力端子Ｐ１，Ｐ２とを含む。

第１の直列体と、第２の直列体と、コンデンサ３３とが並列接続される。ダイオード３２ｐ１，３２ｎ１は、スイッチング素子３１ｐ１，３１ｎ１とそれぞれ逆並列に接続される。ダイオード３２ｐ２，３２ｎ２は、スイッチング素子３１ｐ２，３１ｎ２とそれぞれ逆並列に接続される。スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２およびダイオード３２ｐ１，３２ｎ１，３２ｐ２，３２ｎ２によってフルブリッジ回路１０Ｆが構成される。電圧検出部３４は、コンデンサ３３の両端電圧であるコンデンサ電圧Ｖｃを検出する。

スイッチング素子３１ｐ１およびスイッチング素子３１ｎ１の中点は、入出力端子Ｐ１と接続される。同様に、スイッチング素子３１ｐ２およびスイッチング素子３１ｎ２の中点は、入出力端子Ｐ２と接続される。したがって、コンデンサ３３は、フルブリッジ回路１０Ｆを介して入出力端子Ｐ１，Ｐ２に接続される。変換器セル１０は、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のスイッチング動作により、入出力端子Ｐ１，Ｐ２から正電圧（例えば、＋Ｖｃ）、負電圧（例えば、－Ｖｃ）またはゼロ電圧を出力する。

図２（ａ）における２つのスイッチング素子３１ｐ、３１ｎと、図２（ｂ）における４つのスイッチング素子３１ｐ１、３１ｎ１、３１ｐ２、３１ｎ２とは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）等の半導体スイッチング素子に還流ダイオードが逆並列に接続されて構成される。また、図２（ａ）および図２（ｂ）において、コンデンサ３３には、フィルムコンデンサ等が主に用いられる。

なお、以下の説明において、スイッチング素子を総称する場合または任意の一つを示す場合に、スイッチング素子３１と記載する。また、ダイオードを総称する場合または任意の一つを示す場合に、ダイオード３２と記載する。

図１に示されるように、変換器セル１０はカスケード接続されている。したがって、入出力端子Ｐ１は、隣接する一方の変換器セル１０の入出力端子Ｐ２又は対応する一方の交流ラインの端子に接続される。入出力端子Ｐ２は、隣接する他方の変換器セル１０の入出力端子Ｐ１又は対応する他方の交流ラインの端子に接続される。

本実施の形態では、変換器セル１０を図２（ａ）に示すハーフブリッジセルの構成であるとするが、図２（ｂ）に示すフルブリッジ構成としてもよい。また、スイッチング素子および蓄電素子も上記のものに限定されない。

＜制御装置のハードウェア構成例＞
図３は、制御装置７のハードウェア構成の一例を示すブロック図である。図３に示す制御装置７は、コンピュータに基づいて構成される。図３を参照して、制御装置７は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ：multiplexer）７２と、Ａ／Ｄ変換器７３とを含む。さらに、制御装置７は、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６とを含む。さらに、制御装置７は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９とを含む。

入力変換器７０は、入力チャンネルごとに補助変成器を備える。各補助変成器は、図１の各検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置７の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。入出力インターフェイス７７は、ＣＰＵ７４と外部装置との間で通信する際のインターフェイス回路である。

なお、制御装置７の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）およびＡＳＩＣ（Application Specific Integrated Circuit）などの回路を用いて構成してもよい。もしくは、制御装置７の少なくとも一部は、アナログ回路によって構成することもできる。

＜制御装置の機能構成＞
図４は、制御装置７の機能構成の一例を示すブロック図である。図４を参照して、制御装置７は、第１電圧制御部４００と、相バランス制御部５００と、正負バランス制御部６００と、アーム変調指令生成部７００と、指令生成部８００と、信号生成部９００とを含む。これらは、例えば、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、制御装置７の内部メモリ（例えば、ＲＡＭ７５、ＲＯＭ７６、補助記憶装置７８）に格納されるプログラムを実行するＣＰＵ７４であってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、ＦＰＧＡ、ＡＳＩＣ、またはこれらを組み合わせたもの等で構成される。

（第１電圧制御部）
第１電圧制御部４００は、電力変換器１０１に含まれる全ての変換器セル１０のコンデンサ電圧の第１電圧代表値を、予め定められた全電圧指令値Ｖｃａｌｌに追従させることにより交流電圧指令値Ｖａｃｒｅｆを生成する。具体的には、第１電圧制御部４００は、全電圧制御部２００と、電流制御部３００とを含む。

全電圧制御部２００は、全て（すなわち、全相全アームで６Ｋ個、Ｋは各アームの変換器セルの数）の変換器セル１０のコンデンサ電圧Ｖｃの検出値、全ての変換器セル１０に対するコンデンサ電圧指令値を示す全電圧指令値Ｖｃａｌｌ、および直流電流指令値Ｉｄｃｒｅｆの入力を受ける。全電圧制御部２００は、全ての変換器セル１０のコンデンサ電圧Ｖｃの平均値Ｖｃａｖを第１電圧代表値として算出し、平均値Ｖｃａｖが予め定められた全電圧指令値Ｖｃａｌｌに追従するように（例えば、平均値Ｖｃａｖと全電圧指令値Ｖｃａｌｌとの偏差が０になるように）制御器によって制御する。なお、第１電圧代表値は、全てのコンデンサ電圧Ｖｃの中央値であってもよく、全てのコンデンサ電圧Ｖｃの大きさを反映するものであればよい。

全電圧制御部２００は、この制御器の出力に直流電流指令値Ｉｄｃｒｅｆを加算することにより、有効電流指令値Ｉｑｒｅｆを算出する。電力変換器１０１における交流電力と直流電力との差分が全ての変換器セル１０の共通の有効電力となるため、全ての変換器セル１０のコンデンサ電圧Ｖｃは有効電流Ｉｑにより制御される。例えば、全電圧制御部２００は、特許文献１の全電圧制御部の構成と同様であってもよい。

電流制御部３００は、交流系統１２の交流電流Ｉｕ、Ｉｖ、Ｉｗに基づく有効電流Ｉｑおよび無効電流Ｉｄを、有効電流指令値Ｉｑｒｅｆ、および無効電流指令値Ｉｄｒｅｆによって制御することにより、Ｕ相の交流電圧指令値Ｖａｃｕｒｅｆ、Ｖ相の交流電圧指令値Ｖａｃｖｒｅｆ、およびＷ相の交流電圧指令値Ｖａｃｗｒｅｆ（総称する場合、交流電圧指令値Ｖａｃｒｅｆとも称する。）を生成する。

具体的には、電流制御部３００は、交流系統電圧に同期する位相θを用いて、交流電流Ｉｕ，Ｉｖ，Ｉｗの検出値を三相／二相変換することにより、有効電流Ｉｑおよび無効電流Ｉｄを生成する。電流制御部３００は、有効電流指令値Ｉｑｒｅｆに有効電流Ｉｑを追従させるフィードバック制御により有効電圧指令値Ｖｑｒｅｆを生成する。電流制御部３００は、無効電流指令値Ｉｄｒｅｆに無効電流Ｉｄを追従させるフィードバック制御により無効電圧指令値Ｖｄｒｅｆを生成する。電流制御部３００は、ｄｑ軸上の電圧指令値である無効電圧指令値Ｖｄｒｅｆおよび有効電圧指令値Ｖｑｒｅｆを三相（Ｕ相、Ｖ相、Ｗ相）の交流電圧指令値Ｖａｃｕｒｅｆ，Ｖａｃｖｒｅｆ，Ｖａｃｗｒｅｆに変換する。

（相バランス制御部）
相バランス制御部５００は、全ての変換器セル１０のコンデンサ電圧Ｖｃと、アーム電流検出器１３ａ，１３ｂで検出された正側アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗおよび負側アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗと、直流電流検出器１１１で検出された直流電流Ｉｄｃと、全電圧制御部２００から出力された第１電圧代表値（例えば、全コンデンサ電圧の平均値Ｖｃａｖ）と、後述する正負バランス制御部６００から出力された正負バランス用の循環電流指令値Ｉｚｐｎｒｅｆとの入力を受ける。

相バランス制御部５００は、相間でのコンデンサの電圧バランスを制御するための循環電圧指令値を生成する。具体的には、相バランス制御部５００は、各相（Ｕ相、Ｖ相、Ｗ相）のコンデンサ電圧の平均値Ｖｃａｖｕ、Ｖｃａｖｖ、Ｖｃａｖｗを、第１電圧代表値（例えば、全コンデンサ電圧の平均値Ｖｃａｖ）に追従させるフィードバック制御により、循環電流制御用のＵ相、Ｖ相、Ｗ相の循環電圧指令値Ｖｚｕｒｅｆ，Ｖｚｖｒｅｆ，Ｖｚｗｒｅｆ（以下、循環電圧指令値Ｖｚｒｅｆとも総称する。）を生成する。

このようなフィードバック制御は、相（例えば、Ｕ相）に含まれる全てのコンデンサの電圧代表値を相バランス制御指令値（例えば、第１電圧代表値としての平均値Ｖｃａｖ）に追従させる相間バランス制御に相当する。各相のコンデンサ電圧の第２電圧代表値は、各相のコンデンサ電圧Ｖｃの平均値でなくてもよく、例えば、各相のコンデンサ電圧Ｖｃの中央値、最大値、最小値であってもよい。なお、相バランス制御部５００は、例えば、特許文献１の相バランス制御部の構成と同様であってもよい。

（正負バランス制御部）
正負バランス制御部６００は、全ての変換器セル１０のコンデンサ電圧Ｖｃの検出値の入力を受ける。正負バランス制御部６００は、各相のレグ回路８において、正側アーム９ｐおよび負側アーム９ｎ間でのコンデンサの電圧バランスを制御するための電圧指令値Ｖｐｎｕｒｅｆ，Ｖｐｎｖｒｅｆ，Ｖｐｎｗｒｅｆ（以下、「電圧指令値Ｖｐｎｒｅｆ」とも総称する。）を生成してアーム変調指令生成部７００に出力する。また、正負バランス制御部６００は、この正負バランス制御のための循環電流指令値Ｉｚｐｎｒｅｆを生成して相バランス制御部５００に出力する。

具体的には、正負バランス制御部６００は、Ｕ相について、負側アーム９ｎのコンデンサ電圧代表値（例えば、負側アーム９ｎのコンデンサ電圧の平均値）を正側アーム９ｐのコンデンサ電圧代表値（例えば、正側アーム９ｐのコンデンサ電圧の平均値）に追従させるためのフィードバック制御を実行する。なお、コンデンサ電圧代表値は、アームに含まれる全てのコンデンサの電圧値のうちの最大値、最小値等であってもよい。なお、正負バランス制御部６００は、正側アーム９ｐのコンデンサ電圧代表値を負側アーム９ｎのコンデンサ電圧代表値に追従させるためのフィードバック制御を実行してもよい。Ｖ相およびＷ相についても同様の制御が行なわれる。

このようなフィードバック制御は、相（例えば、Ｕ相）の一方のアーム（例えば、負側アーム）に含まれる全てのコンデンサの電圧代表値を指令値（例えば、正側アームのコンデンサ電圧代表値）に追従させる正負バランス制御に相当する。また、正負バランス制御は、正側アーム９ｐのコンデンサ電圧代表値と負側アーム９ｎのコンデンサ電圧代表値との差分値をゼロにする制御ともいえる。

より詳細には、正負バランス制御部６００は、各相について、正側アーム９ｐのコンデンサ電圧平均値Ｖｃｐｕａｖから、負側アーム９ｎのコンデンサ電圧平均値Ｖｃｎｕａｖを減算した減算値に１／２を乗算する。コンデンサ電圧平均値Ｖｃｐｕａｖは、正側アーム９ｐｕに含まれる全てのコンデンサ３３のコンデンサ電圧Ｖｃの合計値を、正側アーム９ｐｕに含まれる変換器セル１０の数（すなわち、セル数）で除算した値である。負側アーム９ｎのコンデンサ電圧平均値についても同様である。

正負バランス制御部６００は、フィルタを用いて、この乗算結果から周波数振動成分（例えば、系統周波数と同一の周波数振動および系統周波数の２倍の周波数振動）を除去し、フィルタ処理後の値を算出する。正負バランス制御部６００は、各相におけるフィルタ処理後の値を加算した加算値に１／３を乗算することにより、中性点電圧を算出する。フィルタは、例えば、系統周波数と同一の周波数の移動平均フィルタであってもよいし、系統周波数と同一の周波数のノッチフィルタおよび２倍の周波数のノッチフィルタであってもよい。

正負バランス制御部６００は、Ｕ相について、フィルタ処理後の値から中性点電圧を減算した減算値をゼロにするためのフィードバック演算を実行することにより、Ｕ相の正負バランス用の電圧指令値Ｖｐｎｕｒｅｆを生成する。同様の処理により、正負バランス制御部６００は、Ｖ相の正負バランス用の電圧指令値Ｖｐｎｖｒｅｆと、Ｗ相の正負バランス用の電圧指令値Ｖｐｎｗｒｅｆとを生成する。

（アーム変調指令生成部）
アーム変調指令生成部７００は、直流電圧指令値Ｖｄｃｒｅｆと、交流電圧指令値Ｖａｃｒｅｆ（具体的には、交流電圧指令値Ｖａｃｕｒｅｆ、Ｖａｃｖｒｅｆ、Ｖａｃｗｒｅｆ）と、相バランス制御用の循環電圧指令値Ｖｚｒｅｆ（具体的には、循環電圧指令値Ｖｚｕｒｅｆ，Ｖｚｖｒｅｆ，Ｖｚｗｒｅｆ）と、正負バランス制御用の電圧指令値Ｖｐｎｒｅｆ（具体的には、電圧指令値Ｖｐｎｕｒｅｆ，Ｖｐｎｖｒｅｆ，Ｖｐｎｗｒｅｆ）との入力を受ける。

アーム変調指令生成部７００は、これらを用いて、正側アーム９ｐｕ，９ｐｖ，９ｐｗに対するアーム電圧指令値Ｖｒｅｆｐｕ，Ｖｒｅｆｐｖ，Ｖｒｅｆｐｗ（以下、「正側アーム電圧指令値Ｖｒｅｆｐ」とも総称する。）と、負側アーム９ｎｕ，９ｎｖ，９ｎｗに対するアーム電圧指令値Ｖｒｅｆｎｕ，Ｖｒｅｆｎｖ，Ｖｒｅｆｎｗ（以下、「負側アーム電圧指令値Ｖｒｅｆｎ」とも総称する。）とを生成する。

例えば、正側アーム９ｐｕのアーム電圧指令値Ｖｒｅｆｐｕは、“Ｖｒｅｆｐｕ＝Ｖｄｃｒｅｆ＋Ｖｚｕｒｅｆ－Ｖａｃｕｒｅｆ－Ｖｐｎｕｒｅｆ”と算出される。負側アーム９ｎｕのアーム電圧指令値Ｖｒｅｆｎｕは、“Ｖｒｅｆｎｕ＝Ｖｄｃｒｅｆ＋Ｖｚｕｒｅｆ＋Ｖａｃｕｒｅｆ＋Ｖｐｎｕｒｅｆ”と算出される。アーム電圧指令値Ｖｒｅｆｐｖ，Ｖｒｅｆｐｗ，Ｖｒｅｆｎｖ，Ｖｒｅｆｎｗについても同様である。

続いて、アーム変調指令生成部７００は、正側アーム９ｐｕ，９ｐｖ，９ｐｗに対するアーム変調指令値Ｋｒｅｆｐｕ，Ｋｒｅｆｐｖ，Ｋｒｅｆｐｗ（以下、「正側アーム変調指令値Ｋｒｅｆｐ」とも総称する。）を生成する。具体的には、アーム変調指令生成部７００は、各相について、正側アーム電圧指令値Ｖｒｅｆｐと、正側アーム９ｐに含まれる各コンデンサ３３の電圧とに基づいて、正側アーム変調指令値Ｋｒｅｆｐを生成する。例えば、Ｕ相のアーム変調指令値Ｋｒｅｆｐｕは、アーム電圧指令値Ｖｒｅｆｐｕを正側アーム９ｐｕのコンデンサ電圧平均値Ｖｃｐｕａｖで除算した値（すなわち、Ｋｒｅｆｐｕ＝Ｖｒｅｆｐｕ／Ｖｃｐｕａｖ）である。アーム変調指令値Ｋｒｅｆｐｖ，Ｋｒｅｆｐｗについても同様である。

アーム変調指令生成部７００は、負側アーム９ｎｕ，９ｎｖ，９ｎｗに対するアーム変調指令値Ｋｒｅｆｎｕ，Ｋｒｅｆｎｖ，Ｋｒｅｆｎｗ（以下、「負側アーム変調指令値Ｋｒｅｆｎ」とも総称する。）を生成する。具体的には、アーム変調指令生成部７００は、各相について、負側アーム電圧指令値Ｖｒｅｆｎと、負側アーム９ｎに含まれる各コンデンサ３３の電圧とに基づいて、負側アーム変調指令値Ｋｒｅｆｎを生成する。例えば、Ｕ相のアーム変調指令値Ｋｒｅｆｎｕは、アーム電圧指令値Ｖｒｅｆｎｕを負側アーム９ｎｕのコンデンサ電圧平均値Ｖｃｎｕａｖで除算した値（すなわち、Ｋｒｅｆｎｕ＝Ｖｒｅｆｎｕ／Ｖｃｎｕａｖ）である。アーム変調指令値Ｋｒｅｆｎｖ，Ｋｒｅｆｎｗについても同様である。

（指令生成部）
指令生成部８００は、各正側アーム変調指令値Ｋｒｅｆｐと、各負側アーム変調指令値Ｋｒｅｆｎと、全ての変換器セル１０のコンデンサ電圧Ｖｃと、各正側アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗおよび負側アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗと、コンデンサ電圧の許容範囲の最大値Ｖｍａｘおよび最小値Ｖｍｉｎとの入力を受け付ける。指令生成部８００は、これらの情報を用いて、各変換器セル１０を挿入するのかまたはバイパスするのかを示す指令を生成する。

変換器セル１０の挿入状態とは、スイッチング素子のスイッチング動作により、コンデンサ３３が入出力端子Ｐ１，Ｐ２間に挿入されており、変換器セル１０の入出力端子Ｐ１、Ｐ２間にコンデンサ電圧Ｖｃが出力される状態を示す。一方、変換器セル１０のバイパス状態とは、スイッチング素子のスイッチング動作により、変換器セル１０の入出力端子Ｐ１、Ｐ２間が短絡され（すなわち、コンデンサ３３が入出力端子Ｐ１，Ｐ２間に挿入されておらず）、ゼロ電圧が出力される状態を示す。

具体的には、指令生成部８００は、複数のアームの各々について、当該アームにおける複数のグループにそれぞれ対応して設けられた複数のバランス制御部８１０を含む。本実施の形態では、各アーム９に含まれる複数の（例えば、Ｋ個の）変換器セル１０は、複数のグループに区分される。ここでは、１つのアームに含まれるＫ個の変換器セル１０は、ｎ個（ただし、ｎは１以上の整数）の変換器セル１０を含む第１グループと、ｍ個（ただし、ｍは１以上の整数）の変換器セル１０を含む第２グループの２つのグループに区分されるものとする。ただし、“ｎ＋ｍ＝Ｋ”が成立する。この場合、１つのアームに対して２つのバランス制御部８１０が設けられる。したがって、全アーム数は６であるため、全部で１２のバランス制御部８１０が設けられる。

複数のバランス制御部８１０は、対応するアームにおける複数のグループにおけるコンデンサの電圧のバランスを制御する。各アームにおける第１グループおよび第２グループにそれぞれ対応する２つのバランス制御部８１０には、同一のアーム変調指令値が入力される。例えば、Ｕ相の正側アーム９ｐｕの第１グループ（以下、便宜上「グループＰＵ１」とも称する。）および第２グループ（以下、便宜上「グループＰＵ２」とも称する。）にそれぞれ対応する２つのバランス制御部８１０には、アーム変調指令値Ｋｒｅｆｐｕが入力される。各バランス制御部８１０の機能は同様であるため、以下、Ｕ相の正側アーム９ｐｕのグループＰＵ１に対応するバランス制御部８１０を代表として説明する。

グループＰＵ１に対応するバランス制御部８１０は、変調指令補正部８１２と、コンデンサ電圧制御部８１４とを含む。変調指令補正部８１２は、グループＰＵ１に属するｎ個の変換器セル１０を含む正側アーム９ｐｕの正側アーム電流Ｉｐｕと、ｎ個の変換器セル１０にそれぞれ対応するｎ個のコンデンサの電圧代表値（例えば、コンデンサ電圧平均値）と、電圧代表値に対応する指令値とに基づいて、正側アーム９ｐｕに対応するアーム変調指令値Ｋｒｅｆｐｕを補正した補正アーム変調指令値Ｋｒｅｆｐｕ１を生成する。

（変調指令補正部）
図５は、実施の形態１に従う変調指令補正部の構成例を示す図である。図５を参照して、変調指令補正部８１２は、平均値演算器８５１と、減算器８５３と、乗算器８５５と、フィルタ８５７と、制御器８５９と、乗算器８６１，８６３と、加算器８６５とを含む。

平均値演算器８５１は、グループＰＵ１に含まれるｎ個の変換器セル１０のコンデンサ電圧Ｖｃの合計値をｎで除算することにより、ｎ個の変換器セル１０のコンデンサ電圧平均値Ｖｃｐｕ１ａｖを算出する。減算器８５３は、コンデンサ電圧平均値に対する指令値Ｖｃｒｅｆからコンデンサ電圧平均値Ｖｃｐｕ１ａｖを減算した減算値（すなわち、Ｖｃｒｅｆ－Ｖｃｐｕ１ａｖ）を算出する。指令値Ｖｃｒｅｆは、全ての変換器セル１０のコンデンサ電圧の平均値、アームに含まれる変換器セル１０のコンデンサ電圧の平均値、または、変換器セル１０のコンデンサ定格電圧である。指令値Ｖｃｒｅｆは、例えば、変調指令補正部８１２よりも上流の機能部（例えば、後述する上位制御部）から提供される。

乗算器８５５は、当該減算値に予め定められたコンデンサ定格電圧Ｖｃｂａｓｅの逆数を乗算した乗算値を出力する。フィルタ８５７は、乗算器８５５により算出された乗算値から高調波成分を除去するためのフィルタ処理を実行する。フィルタ８５７は、例えば、ローパスフィルタにより構成される。制御器８５９は、フィルタ処理後の値をゼロにするようなフィードバック制御により、制御値Ｘ１を出力する。制御器８５９は、例えば、比例制御器、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。乗算器８６１は、正側アーム電流Ｉｐｕに定格直流電流Ｉｃｂａｓｅの逆数を乗算した値を出力する。

乗算器８６３は、制御器８５９からの制御値Ｘ１と乗算器８６１からの出力値との乗算値を出力する。当該乗算値は、アーム変調指令値Ｋｒｅｆｐｕを補正するための補正値に相当する。加算器８６５は、アーム変調指令値Ｋｒｅｆｐｕに乗算器８６３により算出された乗算値を加算した補正アーム変調指令値Ｋｒｅｆｐｕ１を生成する。

上記のようにアーム変調指令値Ｋｒｅｆｐｕを補正する理由について説明する。図５では、平均値演算器８５１、減算器８５３、乗算器８５５、フィルタ８５７および制御器８５９により、指令値Ｖｃｒｅｆにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御処理が実行される。また、乗算器８６１により、正側アーム電流Ｉｐｕは定格直流電流Ｉｃｂａｓｅで除算され正側アーム電流Ｉｐｕが正規化される。

変換器セル１０はコンデンサ電圧を充放電する機能を有しており、当該充放電を制御するための制御出力は電力である必要がある。そのため、乗算器８６３により、制御器８５９からの出力値に正規化されたアーム電流が乗算された補正値が生成される。具体的には、Ｋｐをゲイン、正規化されたアーム電流をＩａｒｍ（＝Ｉｐｕ／Ｉｃｂａｓｅ）とすると、補正値Ｋｃｔは、以下の式（１）のように表される。なお、Ｋｐは制御器８５９のゲインである。

Ｋｃｔ＝Ｋｐ×｛（Ｖｃｒｅｆ－Ｖｃｐｕ１ａｖ）／Ｖｃｂａｓｅ｝×Ｉａｒｍ…（１）
式（１）に示すように、補正値Ｋｃｔは、正規化された電圧および電流の乗算値となり、変換器セル１０の充放電を制御するための電力に相当する。また、補正値Ｋｃｔには、アーム電流の極性（すなわち、正または負）が反映される。

加算器８６５により、アーム変調指令値Ｋｒｅｆｐｕに補正値Ｋｃｔが加算されて、補正アーム変調指令値Ｋｒｅｆｐｕ１が生成されるため、以下の式（２）が成立する。なお、Ｋｒｅｆｐｕ１、Ｋｒｅｆｐｕ、およびＫｃｔの単位は［ｐ．ｕ．］であるとする。

Ｋｒｅｆｐｕ１＝Ｋｒｅｆｐｕ＋Ｋｃｔ…（２）
上記のように、実施の形態１に従う変調指令補正部８１２は、ｎ個のコンデンサの電圧代表値（例えば、コンデンサ電圧平均値Ｖｃｐｕ１ａｖ）を指令値Ｖｃｒｅｆに追従させることにより生成した制御値Ｘ１と、正側アーム９ｐｕの正側アーム電流Ｉｐｕとに基づいて、補正値Ｋｃｔを生成する。続いて、変調指令補正部８１２は、正側アーム９ｐｕに対応するアーム変調指令値Ｋｒｅｆｐｕに補正値Ｋｃｔを加算することにより補正アーム変調指令値Ｋｒｅｆｐｕ１を生成する。変調指令補正部８１２は、制御値Ｘ１と正側アーム９ｐｕの正側アーム電流Ｉｐｕとを乗算することにより補正値Ｋｃｔを生成する。

したがって、指令値Ｖｃｒｅｆにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御結果と、アーム電流の極性および大きさとが反映された補正値Ｋｃｔがアーム変調指令値Ｋｒｅｆｐｕに加算されることにより、コンデンサ電圧をバランスさせるための補正アーム変調指令値Ｋｒｅｆｐｕ１が生成される。

再び、図４を参照して、グループＰＵ１の変調指令補正部８１２は、上記のように生成した補正アーム変調指令値Ｋｒｅｆｐｕ１を、グループＰＵ１のコンデンサ電圧制御部８１４に出力する。同様に、例えば、グループＰＵ２の変調指令補正部８１２は、生成した補正アーム変調指令値Ｋｒｅｆｐｕ２を、グループＰＵ２のコンデンサ電圧制御部８１４に出力する。

（コンデンサ電圧制御部）
グループＰＵ１のコンデンサ電圧制御部８１４は、補正アーム変調指令値Ｋｒｅｆｐｕ１と、正側アーム９ｐｕの正側アーム電流Ｉｐｕとに基づいて、グループＰＵ１に含まれるｎ個の変換器セル１０（以下、便宜上「変換器セル群Ｇｐｕ１」とも称する。）の各々を挿入するかバイパスするかを判断する。これにより、コンデンサ電圧制御部８１４は、変換器セル群Ｇｐｕ１の各々の変換器セル１０のコンデンサ電圧を制御する。

具体的には、コンデンサ電圧制御部８１４は、補正アーム変調指令値Ｋｒｅｆｐｕ１と、ｎ個の変換器セル１０のコンデンサ電圧Ｖｃと、正側アーム電流Ｉｐｕと、コンデンサ電圧の許容範囲の最大値Ｖｍａｘおよび最小値Ｖｍｉｎの入力を受け付ける。コンデンサ電圧制御部８１４は、コンデンサ電圧の許容範囲および正側アーム電流Ｉｐｕの方向に応じて、補正アーム変調指令値Ｋｒｅｆｐｕ１に最も近い電圧になるように、変換器セル群Ｇｐｕ１の各々の変換器セル１０を挿入またはバイパスするかを判断する。以下、グループＰＵ１のコンデンサ電圧制御部８１４の具体的な処理内容について説明する。

図６は、コンデンサ電圧制御部の処理手順の一例を示すフローチャートである。図６および後述する図８および図９に示す処理は、規定の演算周期で行われる。図６を参照して、コンデンサ電圧制御部８１４は、各種データ（例えば、補正アーム変調指令値Ｋｒｅｆｐｕ１、変換器セル群Ｇｐｕ１の各変換器セル１０のコンデンサ電圧Ｖｃ、正側アーム電流Ｉｐｕ、最大値Ｖｍａｘおよび最小値Ｖｍｉｎ）の入力を受け付ける（ステップＳ１０）。コンデンサ電圧制御部８１４は、変換器セル群Ｇｐｕ１の各変換器セル１０の搬送波を決定する（ステップＳ１２）。

図７は、補正アーム変調指令値と変換器セルに対応する搬送波との関係を示す図である。図７の縦軸は“電圧／定格電圧”を示し、横軸は時間を示す。点線が各変換器セル１０の搬送波であり、実線は補正アーム変調指令値Ｋｒｅｆｐｕ１を示す。

図７を参照して、変換器セル群Ｇｐｕ１の各変換器セル１０の搬送波として、セル１の搬送波、セル２の搬送波、セル３の搬送波、・・・セルｎの搬送波が示されている。なお、セルｋの搬送波とは、ｋ番目の変換器セル１０の搬送波を意味する。例えば、各搬送波の位相が、当該搬送波の１周期（すなわち、２π［ｒａｄ］）に対して位相φｃｒ（＝２π／ｎ）［ｒａｄ．］ずつ均等にずれる（すなわち、移動する）ように、各搬送波が作成される。図７の例では、搬送波が三角波である例について示されているが、のこぎり波等の他の搬送波であってもよい。

再び、図６を参照して、コンデンサ電圧制御部８１４は、挿入状態とする変換器セル１０の個数を示すＮｓｍを０に初期化する（ステップＳ１４）。コンデンサ電圧制御部８１４は、補正アーム変調指令値Ｋｒｅｆｐｕ１と比較すべき搬送波を決定する（ステップＳ１６）。コンデンサ電圧制御部８１４は、補正アーム変調指令値Ｋｒｅｆｐｕ１が、決定された比較対象の搬送波の大きさ以上であるか否かを判断する（ステップＳ１８）。

補正アーム変調指令値Ｋｒｅｆｐｕ１が搬送波の大きさ以上である場合（ステップＳ１８においてＹＥＳ）、コンデンサ電圧制御部８１４は、挿入すべき変換器セル１０の個数を１増加（すなわち、Ｎｓｍ＝Ｎｓｍ＋１）する（ステップＳ２０）。続いて、コンデンサ電圧制御部８１４は、変換器セル群Ｇｐｕ１のすべての変換器セル１０の搬送波と補正アーム変調指令値Ｋｒｅｆｐｕ１との比較が行われたか否かを判断する（ステップＳ２２）。当該比較が行われた場合（ステップＳ２２においてＹＥＳ）、次の処理に進む。一方、当該比較が行われていない場合（ステップＳ２２においてＮＯ）、コンデンサ電圧制御部８１４は、ステップＳ１６に戻って、未だ比較されていない搬送波を決定する。

また、補正アーム変調指令値Ｋｒｅｆｐｕ１が搬送波の大きさ未満である場合（ステップＳ１８においてＮＯ）、コンデンサ電圧制御部８１４はステップＳ２２を実行する。この場合、Ｎｓｍは現在の値は保持される。

図８は、図６の局面の後に続くコンデンサ電圧制御部の処理手順の一例を示すフローチャートである。図８を参照して、コンデンサ電圧制御部８１４は、正側アーム電流Ｉｐｕの今回の符号が前回の符号から変化したか否かを判断する（ステップＳ３０）。すなわち、コンデンサ電圧制御部８１４は、今回の演算時刻の正側アーム電流Ｉｐｕの符号が前回の演算時刻の正側アーム電流Ｉｐｕの符号から変化したか否かを判断する。

当該符号が変化した（すなわち、正側アーム電流Ｉｐｕがゼロクロスした）場合（ステップＳ３０においてＹＥＳ）、コンデンサ電圧制御部８１４は、変換器セル群Ｇｐｕ１のうちの挿入状態である変換器セル１０の情報を含む挿入リストと、変換器セル群Ｇｐｕ１のうちのバイパス状態である変換器セル１０の情報を含むバイパスリストとを生成する（ステップＳ３２）。

挿入リストは、挿入状態の変換器セル１０の識別情報と、当該変換器セル１０のコンデンサ電圧Ｖｃとを関連付けた情報であり、典型的には、当該識別情報はコンデンサ電圧Ｖｃが大きい順に並べられている。バイパスリストは、バイパス状態の変換器セル１０の識別情報と当該変換器セル１０のコンデンサ電圧Ｖｃとを関連付けた情報であり、典型的には、当該識別情報はコンデンサ電圧Ｖｃが大きい順に並べられている。挿入リストおよびバイパスリストは、例えば、ＲＡＭ７５等に記憶される。

上記のように、アーム電流がゼロクロスするタイミングで挿入リストおよびバイパスリストが更新される。これは、当該タイミングにおいては、コンデンサを充放電する電流が０に近く電圧変化が小さいため、コンデンサ電圧Ｖｃの大きさの順番が変化しにくいからである。

当該符号が変化していない場合（ステップＳ３０においてＮＯ）、コンデンサ電圧制御部８１４は後述するステップＳ３４を実行する。この場合、挿入リストおよびバイパスリストの更新は行われない。

続いて、コンデンサ電圧制御部８１４は、Ｎｓｍが増加したか否かを判断する（ステップＳ３４）。すなわち、コンデンサ電圧制御部８１４は、今回の演算時刻のＮｓｍが前回の演算時刻のＮｓｍよりも大きいか否かを判断する。Ｎｓｍが増加していない場合（ステップＳ３４においてＮＯ）、コンデンサ電圧制御部８１４は、Ｎｓｍが減少したか否かを判断する（ステップＳ３６）。すなわち、コンデンサ電圧制御部８１４は、今回の演算時刻のＮｓｍが前回の演算時刻のＮｓｍよりも小さいか否かを判断する。Ｎｓｍが減少していない（すなわち、Ｎｓｍが変化していない）場合（ステップＳ３６においてＮＯ）、コンデンサ電圧制御部８１４は、後述する図９の処理を実行する。

Ｎｓｍが減少している場合（ステップＳ３６においてＹＥＳ）、コンデンサ電圧制御部８１４は、正側アーム電流Ｉｐｕが０以上（すなわち、正または０）であるか否かを判断する（ステップＳ３８）。

正側アーム電流Ｉｐｕが０以上である（すなわち、電流がコンデンサを充電する方向に流れている）場合には（ステップＳ３８においてＹＥＳ）、コンデンサ電圧制御部８１４は、挿入リストの変換器セル１０の中から、コンデンサ電圧Ｖｃが最大の変換器セル１０を選定し、当該変換器セル１０をバイパスする変換器セル１０とする。具体的には、コンデンサ電圧制御部８１４は、挿入リストから当該変換器セル１０を削除し、当該変換器セル１０をバイパスリストに追加する（ステップＳ４０）。一方、正側アーム電流Ｉｐｕが負である（すなわち、コンデンサから電流が放電する方向に流れている）場合には（ステップＳ３８においてＮＯ）、コンデンサ電圧制御部８１４は、挿入リストの変換器セル１０の中から、コンデンサ電圧Ｖｃが最小の変換器セル１０を削除し、当該変換器セル１０をバイパスリストに追加する（ステップＳ４２）。

次に、Ｎｓｍが増加している場合（ステップＳ３４においてＹＥＳ）、コンデンサ電圧制御部８１４は、正側アーム電流Ｉｐｕが０以上であるか否かを判断する（ステップＳ４４）。正側アーム電流Ｉｐｕが０以上である場合には（ステップＳ４４においてＹＥＳ）、コンデンサ電圧制御部８１４は、バイパスリストの変換器セル１０の中から、コンデンサ電圧Ｖｃが最小の変換器セル１０を削除し、当該変換器セル１０を挿入リストに追加する（ステップＳ４６）。一方、正側アーム電流Ｉｐｕが負である場合には（ステップＳ４４においてＮＯ）、コンデンサ電圧制御部８１４は、バイパスリストの変換器セル１０の中から、コンデンサ電圧Ｖｃが最大の変換器セル１０を削除し、当該変換器セル１０を挿入リストに追加する（ステップＳ４８）。

ここで、Ｎｓｍが変化していない場合（ステップＳ３６においてＮＯ）に続く処理について図９を用いて説明する。図９は、コンデンサ電圧制御部の処理手順の他の例を示すフローチャートである。図９を参照して、コンデンサ電圧制御部８１４は、正側アーム電流Ｉｐｕが０以上であるか否かを判断する（ステップＳ６０）。

正側アーム電流Ｉｐｕが負である場合（ステップＳ６０においてＮＯ）、コンデンサ電圧制御部８１４は、挿入リストにおける変換器セル１０の中に、コンデンサ電圧Ｖｃが最小値Ｖｍｉｎ未満となる変換器セル１０が存在するか否かを判断する（ステップＳ６２）。当該変換器セル１０が存在しない場合（ステップＳ６２においてＮＯ）、図８のステップＳ５０を実行する。

一方、当該変換器セル１０が存在する場合（ステップＳ６２においてＹＥＳ）、コンデンサ電圧制御部８１４は、挿入リストにおける変換器セル１０の中からコンデンサ電圧Ｖｃが最小の変換器セル１０を削除して当該変換器セル１０をバイパスリストに追加し、さらに、バイパスリストにおける変換器セル１０の中からコンデンサ電圧Ｖｃが最大の変換器セル１０を削除して当該変換器セル１０を挿入リストに追加する（ステップＳ６４）。続いて、コンデンサ電圧制御部８１４は、図８のステップＳ５０を実行する。

次に、正側アーム電流Ｉｐｕが正または０である場合（ステップＳ６０においてＹＥＳ）、コンデンサ電圧制御部８１４は、挿入リストにおける変換器セル１０の中に、コンデンサ電圧Ｖｃが最大値Ｖｍａｘよりも大きい変換器セル１０が存在するか否かを判断する（ステップＳ６６）。当該変換器セル１０が存在しない場合（ステップＳ６６においてＮＯ）、図８のステップＳ５０を実行する。

一方、当該変換器セル１０が存在する場合（ステップＳ６６においてＹＥＳ）、コンデンサ電圧制御部８１４は、挿入リストにおける変換器セル１０の中からコンデンサ電圧Ｖｃが最大の変換器セル１０を削除して当該変換器セル１０をバイパスリストに追加し、さらに、バイパスリストにおける変換器セル１０の中からコンデンサ電圧Ｖｃが最小の変換器セル１０を削除して当該変換器セル１０を挿入リストに追加する（ステップＳ６８）。続いて、コンデンサ電圧制御部８１４は、図８のステップＳ５０を実行する。

上記のように、コンデンサ電圧Ｖｃが許容範囲内（すなわち、最大値Ｖｍａｘ以下かつ最小値Ｖｍｉｎ以上）である場合には、リスト内の変換器セル１０の交換は行われず、そうではない場合には、上記のように変換器セル１０の交換が行われる。

再び、図８を参照して、ステップＳ５０において、コンデンサ電圧制御部８１４は、挿入リストおよびバイパスリストに基づいて、変換器セル群Ｇｐｕ１に含まれるｎ個の変換器セル１０の各々について、当該変換器セル１０を挿入状態とするかまたはバイパス状態とするかを示す指令を出力する。

これにより、コンデンサ電圧制御部８１４は、コンデンサ電圧が許容範囲を逸脱せずかつ補正アーム変調指令値Ｋｒｅｆｐｕ１に最も近い電圧となるように、正側アーム電流Ｉｐｕの方向に応じて適切に、変換器セル群Ｇｐｕ１の各変換器セル１０を挿入するかバイパスするかを決定できる。

上記では、Ｕ相の正側アーム９ｐｕのグループＰＵ１のバランス制御部８１０の機能および処理について具体的に説明したが、他のグループ（例えば、グループＰＵ２、他のアームの第１グループおよび第２グループ等）のバランス制御部８１０の機能および処理についても同様である。

なお、あるグループに対応する変調指令補正部８１２およびコンデンサ電圧制御部８１４は、一連の流れで当該グループに属する変換器セル１０のコンデンサ電圧を制御する。そのため、グループ間での通信は不要であり、各々独立してグループ毎の変換器セル１０のコンデンサ電圧を一定範囲内に制御することができる。

（信号生成部）
図４を参照して、信号生成部９００は、指令生成部８００（具体的には、各コンデンサ電圧制御部８１４）から出力される、全ての変換器セル１０の挿入およびバイパスの指令の入力を受ける。すなわち、信号生成部９００は、各アーム９における複数のグループの各々に対応するコンデンサ電圧制御部８１４の判断結果（すなわち、変換器セル１０を挿入するかバイパスするかの判断結果を示す指令）の入力を受ける。例えば、Ｕ相の正側アーム９ｐｕのグループＰＵ１に対応するバランス制御部８１０からは、グループＰＵ１に属するｎ個の変換器セル１０についての当該指令の入力を受ける。Ｕ相の正側アーム９ｐｕのグループＰＵ２に対応するバランス制御部８１０からは、グループＰＵ２に属するｍ個の変換器セル１０についての当該指令の入力を受ける。他のアームの各グループについても同様である。

信号生成部９００は、各コンデンサ電圧制御部８１４の判断結果に基づいて、電力変換器１０１に含まれるすべての変換器セル１０の複数のスイッチング素子に対するゲート信号を生成する。具体的には、信号生成部９００は、変換器セル１０の挿入を示す指令を受けた場合、当該変換器セル１０からコンデンサ電圧Ｖｃが出力されるようなゲート信号を当該変換器セル１０に出力する。一方、信号生成部９００は、変換器セル１０のバイパスを示す指令を受けた場合、当該変換器セル１０からゼロ電圧が出力されるようなゲート信号を当該変換器セル１０に出力する。

図２（ａ）を参照して、変換器セルの挿入時またはバイパス時に生成されるゲート信号について説明する。例えば、アーム電流が負である（すなわち、電流がコンデンサから放電する方向に流れる）場合における変換器セル１０の挿入時には、スイッチング素子３１ｐをオン、スイッチング素子３１ｎをオフにするゲート信号が与えられる。これにより、変換器セル１０の入出力端子Ｐ１、Ｐ２間にコンデンサ３３のコンデンサ電圧Ｖｃが出力される。

アーム電流が負である場合における変換器セル１０のバイパス時には、スイッチング素子３１ｐをオフ、スイッチング素子３１ｎをオンにするゲート信号が与えられる。これにより、変換器セル１０の入出力端子Ｐ１、Ｐ２間にゼロ電圧が出力される。

アーム電流が正である（すなわち、電流がコンデンサを充電する方向に流れる）場合における変換器セル１０の挿入時には、スイッチング素子３１ｐをオン、スイッチング素子３１ｎをオフにするゲート信号が与えられる。これにより、変換器セル１０の入出力端子Ｐ１、Ｐ２間にコンデンサ電圧Ｖｃが出力される。

アーム電流が正である場合における変換器セル１０のバイパス時には、スイッチング素子３１ｐをオフ、スイッチング素子３１ｎをオンにするゲート信号が与えられる。これにより、変換器セル１０の入出力端子Ｐ１、Ｐ２間にゼロ電圧が出力される。

上記のように、信号生成部９００は、各バランス制御部８１０から出力された挿入またはバイパスの指令に従って、スイッチング素子のゲート信号を生成する。

＜利点＞
図１０は、実施の形態１の利点を説明するための図である。図１０（ａ）は、比較例に従うコンデンサ電圧の平均値の時間変化を示す図である。図１０（ｂ）は、本実施の形態に従うコンデンサ電圧の平均値の時間変化を示す図である。

図１０（ａ）および図１０（ｂ）には、Ｕ相の正側アーム（図１の正側アーム９ｐｕに対応）に含まれる複数の変換器セルを２つのグループに区分した場合における各グループのコンデンサ電圧の平均値が示されている。図１０（ａ）および図１０（ｂ）における「Ｕ相正側Ｇ１」の実線は、第１グループに属する変換器セルのコンデンサ電圧の平均値の時間変化を示し、「Ｕ相正側Ｇ２」の実線は、第２グループに属する変換器セルのコンデンサ電圧の平均値の時間変化を示している。なお、第１グループに属する変換器セルの数の方が、第２グループに属する変換器セルの数よりも多い。

比較例の結果を示す図１０（ａ）では、Ｕ相の正側アームに含まれる複数の変換器セルを２つのグループに形式的に区分した構成とし、各変換器セルの制御方式は、複数のグループに区分しない従来の制御方式と同一である。一方、本実施の形態の結果を示す図１０（ｂ）では、Ｕ相の正側アームに含まれる複数の変換器セルを２つのグループに区分する構成としつつ、各変換器セルの制御方式は、上述したグループに対応するバランス制御部８１０による制御方式である。

図１０（ａ）を参照すると、第１グループにおけるコンデンサ電圧の平均値と、第２グループにおけるコンデンサ電圧の平均値との差が徐々に拡大して、アーム内のコンデンサ電圧のバランスが崩れている。また、第１グループにおけるコンデンサ電圧が過電圧となり、電力変換装置の保護機能が動作する。一方、図１０（ｂ）では、第１グループにおけるコンデンサ電圧の平均値と、第２グループにおけるコンデンサ電圧の平均値との差はほとんどなく、一定の値でバランスされている。

実施の形態１によると、同一アーム内に設けられたグループごとにコンデンサ電圧をバランスさせる制御が実行される。したがって、１つのアーム内の変換器セルの数が多く一括に制御することが困難な場合であっても、本実施の形態に従う構成および制御方式を採用することにより、各変換器セルのコンデンサ電圧のバランスを維持できる。結果として、大容量化した電力変換装置を安定に動作させることができる。

実施の形態２．
実施の形態２では、実施の形態１に従う変調指令補正部８１２の変形例について説明する。実施の形態２における変調指令補正部以外の構成は、実施の形態１と同様である。

図１１は、実施の形態２に従う変調指令補正部の構成例を示す図である。図１１を参照して、変調指令補正部８１２Ａは、平均値演算器８５１と、減算器８５３と、乗算器８５５と、フィルタ８５７と、制御器８５９と、乗算器８６３と、加算器８６５と、電流方向判断部８７１とを含む。変調指令補正部８１２Ａは、図４の変調指令補正部８１２に対応するが、図５との区別のため、便宜上“Ａ”との符号を付している。これは、実施の形態３～５でも同様である。図５で説明した変調指令補正部８１２の機能構成と同様な構成については、その詳細な説明は繰り返さない。

変調指令補正部８１２Ａにおいても、図５で説明したように、平均値演算器８５１、減算器８５３、乗算器８５５、フィルタ８５７および制御器８５９により、指令値Ｖｃｒｅｆにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御処理が実行されることにより、乗算器８６３に対して制御値Ｘ１が出力される。

電流方向判断部８７１は、正側アーム電流Ｉｐｕの向きに応じたゲイン値を出力する。具体的には、電流方向判断部８７１は、正側アーム電流Ｉｐｕの符号が正である（すなわち、電流がコンデンサを充電する方向に流れている）場合には、正のゲイン（例えば、＋１）を出力する。電流方向判断部８７１は、正側アーム電流Ｉｐｕの符号が負である（すなわち、電流がコンデンサから放電する方向に流れている）場合には、負のゲイン（例えば、－１）を出力する。

乗算器８６３は、制御器８５９からの制御値Ｘ１と電流方向判断部８７１からのゲイン値との乗算値を出力する。加算器８６５は、アーム変調指令値Ｋｒｅｆｐｕに乗算器８６３により算出された乗算値を加算した補正アーム変調指令値Ｋｒｅｆｐｕ１を生成する。

上記構成によると、以下のようにアーム変調指令値Ｋｒｅｆｐｕが補正される。まず、指令値Ｖｃｒｅｆよりもコンデンサ電圧平均値Ｖｃｐｕ１ａｖが小さい場合を想定する。このとき、正側アーム電流Ｉｐｕが充電方向に流れる場合（すなわち、Ｉｐｕ＞０）には、指令値Ｖｃｒｅｆとコンデンサ電圧平均値Ｖｃｐｕ１ａｖとの偏差（すなわち、Ｖｃｒｅｆ－Ｖｃｐｕ１ａｖ）に基づく制御値Ｘ１がアーム変調指令値Ｋｒｅｆｐｕに加算される。一方、正側アーム電流Ｉｐｕが放電方向に流れる場合（すなわち、Ｉｐｕ＜０）には、制御値Ｘ１がアーム変調指令値Ｋｒｅｆｐｕから減算される。

次に、指令値Ｖｃｒｅｆよりもコンデンサ電圧平均値Ｖｃｐｕ１ａｖが大きい場合を想定する。このとき、正側アーム電流Ｉｐｕが充電方向に流れる場合（すなわち、Ｉｐｕ＞０）には、指令値Ｖｃｒｅｆとコンデンサ電圧平均値Ｖｃｐｕ１ａｖとの偏差（すなわち、Ｖｃｒｅｆ－Ｖｃｐｕ１ａｖ）が負となるため、制御値Ｘ１がアーム変調指令値Ｋｒｅｆｐｕから減算される。一方、正側アーム電流Ｉｐｕが放電方向に流れる場合（すなわち、Ｉｐｕ＜０）には、制御値Ｘ１がアーム変調指令値Ｋｒｅｆｐｕに加算される。

グループＰＵ１の変調指令補正部８１２Ａは、上記のように生成した補正アーム変調指令値Ｋｒｅｆｐｕ１を、グループＰＵ１のコンデンサ電圧制御部８１４に出力する。コンデンサ電圧制御部８１４の機能および処理は実施の形態１と同様である。

実施の形態２に従う変調指令補正部８１２Ｂは、制御値Ｘ１と、正側アーム電流Ｉｐｕの向きに応じたゲイン値とを乗算することにより補正値Ｋｃｔを生成する。補正値Ｋｃｔには、指令値Ｖｃｒｅｆにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御結果およびアーム電流の極性が反映されている。このような補正値Ｋｃｔがアーム変調指令値Ｋｒｅｆｐｕに加算されることにより、コンデンサ電圧をバランスさせるための補正アーム変調指令値Ｋｒｅｆｐｕ１が生成される。実施の形態２は、実施の形態１と同様の利点を有する。

実施の形態３．
実施の形態３では、実施の形態１に従う変調指令補正部８１２の変形例について説明する。実施の形態３における変調指令補正部以外の構成は、実施の形態１と同様である。

図１２は、実施の形態３に従う変調指令補正部の構成例を示す図である。図１２を参照して、変調指令補正部８１２Ｂは、図５の変調指令補正部８１２Ａに不感帯部８７３を追加した構成に相当する。

不感帯部８７３は、乗算器８６１から出力された乗算値（すなわち、正側アーム電流Ｉｐｕと定格直流電流Ｉｃｂａｓｅの逆数との乗算値）の大きさが閾値Ｔｈ１未満である場合、ゼロを出力する。一方、不感帯部８７３は、乗算器８６１からの乗算値の大きさが閾値Ｔｈ１以上である場合、当該乗算値を出力する。

例えば、電力変換器１０１が無負荷状態、あるいは低負荷状態である場合にはアーム電流が小さくなる。この場合、アーム電流のリップル成分により、アーム電流の符号が正負で振動するため、これがアーム変調指令値Ｋｒｅｆｐｕに反映されるとコンデンサ電圧が不安定となる可能性がある。実施の形態３では、上記のように、不感帯を設けることにより、アーム電流のチャタリングの影響を防止して、コンデンサ電圧を安定化させることができる。

なお、電力変換器１０１が無負荷あるいは低負荷状態である場合には、コンデンサの充放電電流が小さいため、コンデンサの電圧変動も小さく、グループ間でのコンデンサ平均電圧の差も小さくなる。

実施の形態３に従う変調指令補正部８１２Ｃは、正側アーム電流Ｉｐｕの大きさが閾値Ｔｈ１以上である場合、制御値Ｘ１と正側アーム電流Ｉｐｕとを乗算することにより補正値Ｋｃｔを生成する。変調指令補正部８１２Ｃは、正側アーム電流Ｉｐｕの大きさが閾値Ｔｈ１未満である場合、補正値Ｋｃｔをゼロとして生成する。

実施の形態３によると、正側アーム電流Ｉｐｕが大きい場合には、補正値Ｋｃｔには、指令値Ｖｃｒｅｆにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御結果およびアーム電流の極性および大きさが反映される。一方、正側アーム電流Ｉｐｕが小さい場合には補正値Ｋｃｔはゼロとなる。したがって、このような補正値Ｋｃｔがアーム変調指令値Ｋｒｅｆｐｕに加算されることにより、アーム電流のチャタリングの影響を防止しつつ、コンデンサ電圧をバランスさせるための補正アーム変調指令値Ｋｒｅｆｐｕ１が生成される。

実施の形態４．
実施の形態４では、実施の形態１に従う変調指令補正部８１２の変形例について説明する。実施の形態４における変調指令補正部以外の構成は、実施の形態１と同様である。

図１３は、実施の形態４に従う電力変換装置の構成例を示す図である。図１３を参照して、電力変換装置１００は、制御装置７と、電力変換器１０１とを含む。図１３に示す電力変換装置１００は、図１の電力変換装置１００と実質的に同一であるが、図１３では説明のため簡略化して示されている。

制御装置７は、上位制御部１４０と、変換器主制御部１５０とを含む。上位制御部１４０は、図４に示す第１電圧制御部４００、相バランス制御部５００、正負バランス制御部６００、およびアーム変調指令生成部７００を含む。上位制御部１４０は、これら以外の機能構成を有していてもよい。変換器主制御部１５０は、図４に示す指令生成部８００および信号生成部９００を含む。変換器主制御部１５０は、これら以外の機能構成を有していてもよい。

図１３を参照しながら、情報の流れについて説明する。変換器主制御部１５０は、電力変換器１０１に含まれるすべての変換器セル１０（例えば、６Ｋ個の変換器セル１０）に対してゲート信号を出力する。変換器主制御部１５０は、６Ｋ個の変換器セル１０からコンデンサ電圧Ｖｃの検出値と、６つのアーム電流の検出値との入力を受ける。

変換器主制御部１５０は、すべての変換器セル１０のコンデンサ電圧Ｖｃに基づいて、全グループの各々について、当該グループに属する各変換器セル１０のコンデンサ電圧の平均値Ｖｃｇａｖ、最大値Ｖｃｇｍａｘ、および最小値Ｖｃｇｍｉｎを算出する。ここで、１つのアームに含まれるグループ数をＪとする。変換器主制御部１５０は、６Ｊ個のコンデンサ電圧の平均値Ｖｃｇａｖと、６Ｊ個のコンデンサ電圧の最大値Ｖｃｇｍａｘと、６Ｊ個のコンデンサ電圧の最小値Ｖｃｇｍｉｎとを上位制御部１４０に出力する。

上位制御部１４０は、６Ｊ個の平均値Ｖｃｇａｖに基づいて、電力変換器１０１に含まれるすべての変換器セル１０のコンデンサ電圧平均値、または、各アームに含まれる変換器セル１０のコンデンサ電圧平均値を算出する。上位制御部１４０は、いずれかのコンデンサ電圧平均値を指令値Ｖｃｒｅｆとして変換器主制御部１５０に出力する。

また、上位制御部１４０は、規定の条件を満たした場合に、循環電流指令値Ｉｚｒｅｆを変換器主制御部１５０に送信する。具体的には、上位制御部１４０は、全グループの各々について、当該グループにおけるコンデンサ電圧の最大値Ｖｃｇｍａｘと最小値Ｖｃｇｍｉｎとの偏差（すなわち、Ｖｃｇｍａｘ－Ｖｃｇｍｉｎ）が閾値Ｔｈ２以上であるか否かを判断する。上位制御部１４０は、あるグループについての偏差が閾値Ｔｈ２以上である場合には、当該グループについての循環電流指令値Ｉｚｒｅｆを変換器主制御部１５０に出力する。なお、上位制御部１４０は、あるグループについての偏差が閾値Ｔｈ２未満である場合には、当該グループについての循環電流指令値Ｉｚｒｅｆを出力しない。循環電流指令値Ｉｚｒｅｆは、系統運用者により予め設定される値（例えば、０．１［ｐ．ｕ．］）である。

図１４は、実施の形態４に従う変調指令補正部の構成例を示す図である。図１４を参照して、変調指令補正部８１２Ｃは、平均値演算器８５１と、減算器８５３と、乗算器８５５と、フィルタ８５７と、制御器８５９と、加算器８６５と、乗算器８７５とを含む。図５で説明した変調指令補正部８１２の機能構成と同様な構成については、その詳細な説明は繰り返さない。

ここでは、上位制御部１４０は、グループＰＵ１についての偏差（すなわち、Ｖｃｇｍａｘ－Ｖｃｇｍｉｎ）が閾値Ｔｈ２以上であると判断し、グループＰＵ１についての循環電流指令値Ｉｚｒｅｆｐｕ１を変換器主制御部１５０（具体的には、変調指令補正部８１２Ｃ）に出力しているものとする。

変調指令補正部８１２Ｃにおいても、図５で説明したように、制御器８５９から制御値Ｘ１が出力される。乗算器８７５は、制御値Ｘ１と循環電流指令値Ｉｚｒｅｆｐｕ１との乗算値を出力する。加算器８６５は、アーム変調指令値Ｋｒｅｆｐｕに乗算器８７５により算出された乗算値を加算した補正アーム変調指令値Ｋｒｅｆｐｕ１を生成する。

電力変換器１０１が無負荷時あるいは低負荷時には、変換器セル１０に流れるアーム電流が小さく、変換器損失が生じることにより、コンデンサ電圧のばらつきが大きくなる場合がある。そのため、グループにおけるコンデンサ電圧の最大値Ｖｃｇｍａｘと最小値Ｖｃｇｍｉｎとの偏差（すなわち、コンデンサ電圧のばらつき）が閾値Ｔｈ２以上である場合には、当該グループにおける循環電流指令値が変調指令補正部８１２Ｃに出力される。

実施の形態４に従う変調指令補正部８１２Ｃは、グループに属するｎ個の変換器セル１０のコンデンサ電圧Ｖｃのうちの最大値Ｖｃｇｍａｘと最小値Ｖｃｇｍｉｎとの差分が閾値Ｔｈ２未満である場合、制御値Ｘ１と正側アーム電流Ｉｐｕとに基づいて補正値Ｋｃｔを生成する。

一方、変調指令補正部８１２Ｃは、当該差分が閾値Ｔｈ２以上である場合、制御値Ｘ１と、正側アーム９ｐｕを通過するように電力変換器１０１内を循環する循環電流の循環電流指令値Ｉｚｒｅｆｐｕ１とに基づいて補正値Ｋｃｔを生成する。具体的には、変調指令補正部８１２は、制御値Ｘ１と正側アーム電流Ｉｐｕとを乗算することにより補正値Ｋｃｔを生成する。この場合、補正値Ｋｃｔには、指令値Ｖｃｒｅｆにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御結果と、循環電流指令値が反映される。このような補正値Ｋｃｔがアーム変調指令値Ｋｒｅｆｐｕに加算されることにより、コンデンサ電圧をバランスさせるための補正アーム変調指令値Ｋｒｅｆｐｕ１が生成される。

したがって、実施の形態４によると、電力変換器１０１が無負荷状態である等によりアーム電流によるグループ間のコンデンサ電圧のバランス制御が困難な場合であっても、循環電流指令値を用いてコンデンサ電圧を安定化させることができる。

実施の形態５．
実施の形態５では、実施の形態１に従う変調指令補正部８１２の変形例について説明する。実施の形態５における変調指令補正部以外の構成は、実施の形態１と同様である。

図１５は、実施の形態５に従う電力変換装置の構成例を示す図である。図１５を参照して、電力変換装置１００は、制御装置７と、電力変換器１０１とを含む。図１５に示す電力変換装置１００は、図１の電力変換装置１００と実質的に同一であるが、図１５では説明のため簡略化して示されている。

図１５を参照しながら、情報の流れについて説明する。なお、図１３で説明した情報（例えば、ゲート信号、コンデンサ電圧Ｖｃ、アーム電流、指令値Ｖｃｒｅｆ、コンデンサ電圧の平均値Ｖｃｇａｖ、最大値Ｖｃｇｍａｘ、および最小値Ｖｃｇｍｉｎ）の流れについてはその詳細は説明は繰り返さない。

電力変換器１０１に含まれるすべての変換器セル１０は、自身の故障を診断する自己診断機能を有している。例えば、変換器セル１０の故障には、スイッチング素子の故障、ゲートドライバの故障、コンデンサの破損、通信異常等が含まれる。変換器セル１０は、当該故障の有無を示す故障情報を制御装置７に出力する。なお、故障情報は、上位制御部１４０に対して直接出力されてもよいし、変換器主制御部１５０を介して上位制御部１４０に対して直接出力されてもよい。なお、故障情報は、変換器セル１０に故障が発生した場合にのみ当該変換器セル１０から出力される構成であってもよい。

上位制御部１４０は、故障情報に基づいて、故障が発生している変換器セル１０を判定する。ここで、あるグループの変換器セル１０に短絡故障が発生した場合、故障した変換器セル１０（以下、単に「故障変換器セル」とも称する。）は電圧を出力できないため、故障変換器セルが属するグループにおけるコンデンサ電圧平均値は低下する。

上位制御部１４０は、規定の条件に基づいて、故障変換器セルの電圧を補償するための指令値Ｖｃｆａｕｌｔを変換器主制御部１５０に出力する。具体的には、上位制御部１４０は、全グループの各々について、当該グループにおけるコンデンサ電圧の最小値Ｖｃｇｍｉｎが閾値Ｔｈ３未満であるか否かを判断する。すべてのグループにおける最小値Ｖｃｇｍｉｎが閾値Ｔｈ３以上である場合には、指令値Ｖｃｆａｕｌｔは出力されない。

ここで、アームＹ１のグループＺ１に属する変換器セル１０が故障し、グループＺ１における最小値Ｖｃｇｍｉｎが閾値Ｔｈ３未満であるとする。この場合、上位制御部１４０は、アームＹ１におけるグループＺ１以外の残りのグループに属する健全な各変換器セル１０のコンデンサ電圧Ｖｃを用いて、これらのコンデンサ電圧Ｖｃの平均値を算出し、当該平均値を残りのグループにおける指令値Ｖｃｒｅｆに設定する。一方、故障変換器セルを含むグループＺ１における指令値Ｖｃｆａｕｌｔは、グループＺ１内の変換器セルの数をｎ、故障した変換器セルの数をｘとすると、以下の式（３）のように算出される。

Ｖｃｆａｕｌｔ＝（１－ｘ／ｎ）×Ｖｃｒｅｆ…（３）
図１６は、実施の形態５に従う変調指令補正部の構成例を示す図である。図１６を参照して、変調指令補正部８１２Ｄは、図５の変調指令補正部８１２Ａにおける指令値Ｖｃｒｅｆおよび減算器８５３を、それぞれ指令値Ｖｃｆａｕｌｔおよび減算器８７７に置き換えた構成に相当する。ここでは、グループＰＵ１の変換器セル１０のいずれかにおいて故障が発生しているものとする。そのため、変調指令補正部８１２Ｄには、式（３）に従って演算される指令値Ｖｃｆａｕｌｔが入力されている。

減算器８７７は、指令値Ｖｃｆａｕｌｔからコンデンサ電圧平均値Ｖｃｐｕ１ａｖを減算した減算値（すなわち、Ｖｃｆａｕｌｔ－Ｖｃｐｕ１ａｖ）を算出する。その他の機能構成は、図５で説明した機能構成と同様である。

実施の形態５に従う変調指令補正部８１２Ｄは、グループＰＵ１に含まれるｎ個の変換器セル１０のうちのいずれかが故障している場合、コンデンサ電圧平均値Ｖｃｐｕ１ａｖを、故障している変換器セルの数ｘに応じて補正された指令値Ｖｃｆａｕｌｔに追従させることにより制御値Ｘ１を生成する。

実施の形態５によると、故障した変換器セル１０を含むグループにおいては、指令値Ｖｃｆａｕｌｔにコンデンサ電圧平均値Ｖｃｐｕ１ａｖを追従させる制御結果と、アーム電流の極性および大きさが反映された補正値Ｋｃｔがアーム変調指令値Ｋｒｅｆｐｕに加算されることにより、コンデンサ電圧をバランスさせるための補正アーム変調指令値Ｋｒｅｆｐｕ１が生成される。これにより、あるグループに属する変換器セルが故障し、当該変換器セルが属するグループと同じアーム内にある他のグループとコンデンサ電圧の平均値に偏りが発生した場合であっても、指令値Ｖｃｆａｕｌｔによって故障変換器セルが属するグループの変換器セルが故障変換器セルの電圧分を補償することができる。

その他の実施の形態．
（１）上述した電力変換装置は、ＨＤＶＣ（High Voltage Direct Current）、あるいはＳＴＡＴＣＯＭ（Static Synchronous Compensator）等の電力系統用の電力変換装置として利用することができる。

（２）上述した第１電圧制御部４００、相バランス制御部５００、および正負バランス制御部６００は、例えば、比例制御器、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。

（３）上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

４ 変圧器、５ａ，５ｂ リアクトル、７ 制御装置、８ｕ～８ｗ レグ回路、９ｎｕ～９ｎｗ 負側アーム、９ｐｕ～９ｐｗ 正側アーム、１０ 変換器セル、１１ｎ，１１ｐ 直流電圧検出器、１２ 交流系統、１３ａ，１３ｂ アーム電流検出器、１４ 交流電圧検出器、１５ 交流電流検出器、３１ｎ，３１ｐ スイッチング素子、３２ｎ，３２ｐ ダイオード、３３ コンデンサ、３４ 電圧検出部、７０ 入力変換器、７１ サンプルホールド回路、７２ マルチプレクサ、７３ Ａ／Ｄ変換器、７５ ＲＡＭ、７６ ＲＯＭ、７７ 入出力インターフェイス、７８ 補助記憶装置、７９ バス、１００ 電力変換装置、１０１ 電力変換器、１０６ 直流回路、１１１ 直流電流検出器、１４０ 上位制御部、１５０ 変換器主制御部、２００ 全電圧制御部、３００ 電流制御部、４００ 第１電圧制御部、５００ 相バランス制御部、６００ 正負バランス制御部、７００ アーム変調指令生成部、８００ 指令生成部、８１０ バランス制御部、８１２，８１２Ａ～８１２Ｄ 変調指令補正部、８１４ コンデンサ電圧制御部、８５１ 平均値演算器、８７１ 電流方向判断部、８７３ 不感帯部、９００ 信号生成部。

Claims (11)

1. 交流系統と直流回路との間で電力変換を行なう電力変換装置であって、
   複数のアームを含む電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記複数のアームの各々は、互いにカスケード接続された複数の変換器セルを有し、
   前記複数の変換器セルの各々は、複数のスイッチング素子と、前記複数のスイッチング素子に接続されるコンデンサとを有し、
   前記複数の変換器セルは、複数のグループに区分されており、
   前記制御装置は、
   前記複数のアームの各々のアーム変調指令値を生成するアーム変調指令生成部と、
   前記複数のアームの各々について、当該アームにおける前記複数のグループにそれぞれ対応して設けられ、前記複数のグループにおける前記コンデンサの電圧のバランスを制御する複数のバランス制御部とを含み、
   前記複数のグループの各々に対応する前記バランス制御部は、
   当該グループに属する１以上の変換器セルを含む第１アームのアーム電流と、前記１以上の変換器セルにそれぞれ対応する１以上のコンデンサの電圧代表値と、前記電圧代表値に対応する第１指令値とに基づいて、前記第１アームに対応する前記アーム変調指令値を補正した補正アーム変調指令値を生成する変調指令補正部と、
   前記補正アーム変調指令値と、前記第１アームのアーム電流とに基づいて、前記１以上の変換器セルの各々を挿入するかバイパスするかを判断するコンデンサ電圧制御部とを含む、電力変換装置。
2. 前記変調指令補正部は、
   前記電圧代表値を前記第１指令値に追従させることにより生成した第１制御値と、前記第１アームのアーム電流とに基づいて、第１補正値を生成し、
   前記第１アームに対応する前記アーム変調指令値に前記第１補正値を加算することにより前記補正アーム変調指令値を生成する、請求項１に記載の電力変換装置。
3. 前記変調指令補正部は、前記第１制御値と前記第１アームのアーム電流とを乗算することにより前記第１補正値を生成する、請求項２に記載の電力変換装置。
4. 前記変調指令補正部は、前記第１制御値と、前記第１アームのアーム電流の向きに応じたゲイン値と乗算することにより前記第１補正値を生成する、請求項２に記載の電力変換装置。
5. 前記変調指令補正部は、
   前記第１アームのアーム電流の大きさが第１閾値以上である場合、前記第１制御値と前記第１アームのアーム電流とを乗算することにより前記第１補正値を生成し、
   前記第１アームのアーム電流の大きさが前記第１閾値未満である場合、前記第１補正値をゼロとして生成する、請求項２に記載の電力変換装置。
6. 前記変調指令補正部は、
   前記１以上のコンデンサの電圧のうちの最大値と最小値との差分が第２閾値未満である場合、前記第１制御値と、前記第１アームのアーム電流とに基づいて前記第１補正値を生成し、
   前記差分が前記第２閾値以上である場合、前記第１制御値と、前記第１アームを通過するように前記電力変換器内を循環する循環電流の循環電流指令値とに基づいて前記第１補正値を生成する、請求項２～請求項５のいずれか１項に記載の電力変換装置。
7. 前記変調指令補正部は、前記差分が前記第２閾値以上である場合、前記第１制御値と前記循環電流指令値とを乗算することにより前記第１補正値を生成する、請求項６に記載の電力変換装置。
8. 前記変調指令補正部は、前記１以上の変換器セルのうちのいずれかが故障している場合、前記電圧代表値を、故障している変換器セルの数に応じて補正された前記第１指令値に追従させることにより前記第１制御値を生成する、請求項２～請求項５のいずれか１項に記載の電力変換装置。
9. 前記電力変換器は、前記交流系統の複数の相にそれぞれ対応する複数のレグ回路を含み、
   前記レグ回路は、直列接続された正側アームおよび負側アームを含み、前記正側アームおよび前記負側アームの接続点は前記交流系統の対応する相の交流線に接続され、直列接続された前記正側アームおよび前記負側アームの両端は前記直流回路に接続される、請求項１～請求項５のいずれか１項に記載の電力変換装置。
10. 前記制御装置は、
    前記電力変換器に含まれるすべての前記コンデンサの第１電圧代表値を全電圧指令値に追従させることにより第１電圧指令値を生成する第１電圧制御部と、
    相間での前記コンデンサの電圧バランスを制御するための第２電圧指令値を生成する相バランス制御部と、
    前記正側アームおよび前記負側アーム間での前記コンデンサの電圧バランスを制御するための第３電圧指令値を生成する正負バランス制御部とをさらに含み、
    前記アーム変調指令生成部は、前記第１電圧指令値、前記第２電圧指令値、および前記第３電圧指令値に基づいて、各前記アーム変調指令値を生成する、請求項９に記載の電力変換装置。
11. 前記制御装置は、前記複数のアームの各々における前記複数のグループの各々に対応する前記コンデンサ電圧制御部の判断結果に基づいて、前記電力変換器に含まれるすべての変換器セルの前記複数のスイッチング素子に対するゲート信号を生成する信号生成部をさらに含む、請求項１～請求項５のいずれか１項に記載の電力変換装置。