JP7843847B2 - アンダーフィル真空プロセス - Google Patents

Description

本開示は、コネクタと電気（電子）デバイスと間のはんだ接合に関し、より具体的には、はんだ接合を形成する際に採用されるアンダーフィル・プロセスに関する。

アンダーフィルの使用は、チップと基板との構造的結合を可能にし、せん断応力を有効に減じ、これにより、はんだ接合における適用されたひずみを低下させる。しかしながら、アンダーフィル・プロセス中にアンダーフィルのボイドが形成される可能性がある。アンダーフィルのボイドは、信頼性の問題を引き起こす欠陥である。はんだバンプ、即ちはんだ接合のはんだボールの間のボイドの存在は、はんだポンピングを生じる可能性があり、その結果、アンダーフィルを含むデバイスにおける開路の電気的短絡を生じる可能性がある。さらに、ボイドは、クラック形成または層間剥離を生じる応力集中を生じる可能性がある。

ボイドレス・アンダーフィリングは、デバイス製造における多くのトレンドによりさらに困難になっている。例えば、より大きなチップは、ボイド形成をより生じやすい。デバイス・フィーチャ間のより微細なピッチおよびより狭い間隙を有するデバイスも、アンダーフィル・プロセス中にボイドを含む可能性がより高い。加えて、ダイレクト・ボンデッド・ヘテロジーニアス・インテグレーション（ＤＢＨｉ）を含むデバイスなどの複雑なデバイスも、アンダーフィルのボイドを含む可能性が高いことが分かっている。上記のことを考慮して、ボイド形成を排除するより均一なアンダーフィル・プロセスを提供する必要性が存在する。

幾つかの実施形態において、本明細書において提供される方法、装置および構造は、アンダーフィル堆積から始まりかつアンダーフィルの熱硬化に続くプロセス・フローの間に真空を適用することができるメカニズムを通じて、はんだ結合されたデバイスにおいて均一で、潜在的にボイドレスなアンダーフィル材料を提供することができる。

１つの実施形態において、支持基板に結合された集積回路（ＩＣ）チップの外周の周りにアンダーフィル材料を塗布する（dispensing）ことを含む、電子デバイスを製造する方法が説明されている。ＩＣチップと支持基板との間に存在するアンダーフィル材料にはボイドが存在する。ＩＣチップおよび支持基板のうちの少なくとも一方を通って、ボイドと連通する開口が存在する。ＩＣチップを通って存在する開口を通じてボイドに真空が適用されて、ボイドのサイズを第１の体積に減じることができる。ＩＣチップを通って存在する開口は、シーリング・プレートによって封止される。アンダーフィル材料は、第１の体積よりも小さい少なくとも第２の体積にボイドを減じるために開口の封止後に硬化させられる。

１つの実施形態において、硬化は、アンダーフィル材料におけるボイドが完全に除去されるまで継続される。

別の実施形態において、電気デバイスを製造する方法は、支持基板に結合された集積回路（ＩＣ）チップの外周の周りにアンダーフィル材料を塗布することを含み、ＩＣチップと支持基板との間でアンダーフィル材料にボイドが存在し、ＩＣチップおよび支持基板のうちの少なくとも一方を通って、ボイドと連通する開口が存在する。方法は、さらに、ボイドのサイズを第１の体積に減じるためにＩＣチップを通って存在する開口を通じてボイドに真空を適用することと、シーリング・プレートおよび少なくとも１つのはんだアクチュエータによって開口を封止することと、を含む。少なくとも１つのはんだアクチュエータは、シーリング・プレートを移動させるための少なくとも１つのばねを含む。幾つかの実施形態において、方法は、さらに、少なくとも第１の体積よりも小さい第２の体積にボイドを減じるために、開口の封止後にアンダーフィル材料を硬化させることを含むことができる。はんだアクチュエータは、サーボ・モータに電力を供給するための電気接続を含まず、真空チャンバにおいて使用されるときに幾つかの利点を有する。

別の態様において、電気デバイスの形成中にアンダーフィル材料からボイドを除去するための装置が提供される。１つの実施形態において、電気デバイスを形成するための装置は、はんだ結合およびアンダーフィル材料によって支持基板に係合させられた集積回路のアセンブリを収容するためのトレイ固定部を含む。トレイ固定部は、アセンブリにおける少なくとも１つの真空開口を露出させるためのアパーチャを含む。電気デバイスを形成するための装置は、さらに、アパーチャに挿入されるように配置されたシーリング・プレートと、アセンブリにおける少なくとも１つの真空開口と係合するようにシーリング・プレートを移動させるためにトレイ固定部およびシーリング・プレートに接続された少なくとも１つのアクチュエータとを含んでよい。

１つの実施形態において、少なくとも１つのアクチュエータは、トレイ固定部およびシーリング・プレートに接続された少なくとも１つのガイド・ピンと、トレイ固定部におけるアパーチャを通じてシーリング・プレートを移動させるためのばねを含む。少なくとも１つのアクチュエータは、さらに、ばねを少なくとも１つのガイド・ピンに接続するための、少なくとも１つのガイド・ピン上のばねリテーナと、ばねをトレイ固定部に接続するための、トレイ固定部上のばねセット・バーとを含む。

幾つかの実施形態において、アクチュエータは、アセンブリにおける真空開口と封止係合するようにシーリング・プレートを作動させるための電気信号を必要としない。幾つかの実施形態において、アクチュエータは、はんだアクチュエータであってよい。はんだアクチュエータは、はんだが固体状態にあるときにばねが圧縮され、シーリング・プレートが少なくとも１つの真空開口から離隔されるようにすることができる。はんだアクチュエータは、はんだが液体状態にあるときにばねが弛緩されるようにすることもできる。はんだが液体状態にあるとき、シーリング・プレートは、少なくとも１つの真空開口に係合させられる。

１つの例において、電気デバイスを形成するための装置は、はんだ結合およびアンダーフィル材料によって支持基板に係合させられた集積回路のアセンブリを収容するためのトレイ固定部を含み、トレイ固定部は、アセンブリにおける少なくとも１つの真空開口を露出させるためのアパーチャを含む。装置は、また、アパーチャに挿入されるように配置されたシーリング・プレートと、アセンブリにおける少なくとも１つの真空開口と係合するようにシーリング・プレートを移動させるためにトレイ固定部およびシーリング・プレートに接続されたはんだアクチュエータとを含んでよい。

さらに別の態様において、はんだ結合によって接続された集積回路チップおよび支持基板を含む電気デバイスが提供される。集積回路チップおよびパッケージング基板のうちの少なくとも一方を通って真空開口が存在する。幾つかの実施形態において、集積回路チップと支持基板との間の空間をアンダーフィル材料が充填しており、アンダーフィル材料は、真空開口を充填している。

以下の詳細な説明は、例として提供されており、開示を単にそれに限定することを意図しておらず、添付の図面に関連して最も良く理解され、図面において、同じ参照番号は同じ要素および部品を指す。

本開示の１つの実施形態による、支持基板への集積回路（ＩＣ）チップのはんだ結合、およびアンダーフィル材料の堆積を示す垂直断面図であり、アンダーフィルにはボイドが存在する。 本開示の１つの実施形態による、アンダーフィル材料をＩＣチップの縁部からＩＣチップの中央部分に向かって引き込むための真空チャンバにおける流れを示す垂直断面図であり、真空は、ＩＣチップの基板におけるスリット／開口を通じてアンダーフィルにおけるボイドへ加えられることができる。 図２に示されたような、アンダーフィル材料を堆積させ、真空を加えた後の、支持基板に結合されたＩＣチップの平面図である。 構造体が真空中に存在する間に、ＩＣの基板を通ったスリット／開口を塞ぐ垂直断面図である。 図４に示された構造体の真空を大気圧に調整し、アンダーフィル硬化を適用する垂直断面図である。 スリット／開口２４を塞ぎ、圧力を大気圧に調整し、かつ高温硬化を行った後の、支持基板１５に結合されたＩＣチップ５の平面図である。 本開示の１つの実施形態による、真空チャンバにおけるトレイまたは固定部の構成要素であることができるＩＣチップの基板におけるスリット／開口にシーリング・プレートを係合させるための装置の垂直断面図である。 ＩＣチップのスリット／開口に封止係合で係合させられたプレートの第１の実施形態の拡大された垂直断面図である。 外周におけるリッジおよび中央に配置されたトレンチを含むプレートの第２の実施形態の拡大された垂直断面図であり、プレートはＩＣチップのスリット／開口に封止係合で係合させられている。 本開示の１つの実施形態による、クローズ位置におけるロックを備えるアクチュエータの垂直断面図である。 本開示の１つの実施形態による、オープン位置におけるロックを備えるアクチュエータの垂直断面図である。 本開示の１つの実施形態による、トレイ固定部に装填されたはんだバンプを使用して互いに結合されたＩＣチップおよび支持基板のアセンブリの垂直断面図である。 本開示の１つの実施形態による、トレイ固定部に装填されたはんだバンプを使用して互いに結合されたＩＣチップおよび支持基板のアセンブリの垂直断面図である。 トレイ固定部ハウジング４６側壁のリテイリング・スロットに係合させられたＩＣチップおよび支持基板のアセンブリを含む、後側ハウジングおよび前側ハウジングのアセンブリを示す垂直断面図である。 本開示の１つの実施形態による、ばねロック・バーをトレイ固定部ハウジングの側部に接続し、アクチュエータおよびガイド・ピンを接続プレート・リンケージ２６に係合させることを示す垂直断面図である。 本開示の１つの実施形態による、ガイド・ピンを上方へ移動させるためにガイド・ピンに対する保持力を解放し、スリット／ホールと封止係合するようにプレートを引っ張るために、ロックを開放させることを示す垂直断面図である。 本開示の１つの実施形態による、圧縮されたばねを弛緩させてプレートをスリット／開口と封止係合させるロッキング機構を提供することができるはんだピン・アセンブリを示す垂直断面図である。 図１７に示されたはんだピン・アセンブリにおいてはんだを溶融させることを示す垂直断面図である。 図１～図６に関して説明されたように、スリット／開口を封止するためのシーケンスとの適切なタイミングにおいて、図１７および図１８に示されたはんだピン設計のためのはんだを溶融させることを提供する、圧力および温度分布の１つの実施形態を示すプロットである。 ダイレクト・ボンデッド・ヘテロジーニアス・インテグレーション（ＤＢＨｉ）の１つの実施形態を示す垂直断面図であり、アンダーフィル材料は、完全にボイドおよび空隙が存在しないアンダーフィルを提供するように処理されている。

特許請求される構造および方法の詳細な実施形態が本明細書に開示されているが、開示される実施形態は、様々な形態で具体化され得る特許請求される構造および方法の単なる例示であることを理解されたい。加えて、様々な実施形態と関連して示される各例は、例示を意図したものであり、制限的なものではない。さらに、図面は、必ずしも縮尺通りではなく、幾つかの特徴は、特定の構成要素の詳細を示すために誇張されている場合がある。したがって、本明細書に開示された特定の構造的および機能的詳細は、限定として解釈されるべきではなく、単に、本開示の方法および構造を様々に使用するために当業者に教示するための代表的な原則として解釈されるべきである。以下における説明のために、「上側」、「下側」、「右」、「左」、「垂直」、「水平」、「上部」、「下部」という用語、およびそれらの派生語は、図面において向けられているときの開示の実施形態に関する。「上に配置されている」という用語は、第１の構造体などの第１の要素が、第２の構造体などの第２の要素上に存在することを意味し、界面構造体、例えば、界面層などの介在する要素が第１の要素と第２の要素との間に存在してもよい。「直接接触」という用語は、第１の構造体などの第１の要素と、第２の構造体などの第２の要素とが、２つの要素の界面においていかなる中間伝導、絶縁または半導体層も存在することなく接続されていることを意味する。

本明細書において説明される方法および構造は、アンダーフィルのボイドの形成を最小限に抑えまたは排除しながら、はんだ接合を使用する電気接続を含む構造体にアンダーフィル材料を形成することを提供する。本明細書において説明される方法および構造は、アンダーフィル材料を塗布するための特別のツールおよび余分な領域なしにアンダーフィル・プロセスを提供することができる。幾つかの実施形態において、本開示の方法および構造は、はんだ接合が形成される基板に形成されたスリットまたはホールあるいはその両方を使用する。構造体を含むはんだ接合が２つの基板を含む幾つかの実施形態において、スリットまたはホールあるいはその両方は、上側または下側の基板、または上側および下側の基板の両方に形成されてよい。幾つかの実施形態において、アンダーフィルを形成するとき、アンダーフィルは、基板の間の間隙を充填するように塗布され、フィレットを形成する。フィレットは、大気圧において形成される。フィレットの形成は、室温または高温で行われてよく、フィレットの形成は、真空環境を必要としない。

次のステップにおいて、アンダーフィル材料のフィレットを含む構造体は、真空チャンバにセットされる。基板に存在するスリットまたはホールあるいはその両方がアンダーフィル材料によって充填される前に、真空環境が適用される。真空が適用されると、アンダーフィルは流れ、それらの間に配置されたはんだ接合によって接続された２つの構造体の間の空間をさらに充填することができる。この段階において、アンダーフィル材料の流れは、毛管効果として特徴づけられることができる。加えて、真空が適用される段階の間に、アンダーフィル材料の流れをさらに補助するために温度を上げることができ、これは、あらゆるボイドのサイズを減じる。

次のステップにおいて、真空の適用後、スリットまたはホールあるいはその両方が塞がれる。スリットまたはホールあるいはその両方が塞がれ、あらゆる残りのボイドが封止されると、適用された真空が解除されてよく、アセンブリの圧力は大気圧に戻ることができる。

アンダーフィル硬化プロセスはまた大気圧または高圧環境において行われてもよい。アンダーフィル硬化プロセスの間、ボイドのサイズは、さらに減じられてよいまたは排除されてよいあるいはその両方であってよい。ボイドの発生を減じるための方法に加えて、真空の適用後にスリットまたはホールあるいはその両方を封止するためのプレートの適用を含む、上記で説明されたプロセス・シーケンスを提供することができる装置も提供される。

ここで図１～図２０を参照して本開示の方法および構造をより詳細に説明する。

図１は、プリント回路基板（ＰＣＢ）などの、支持基板１５（支持キャリアとも呼ばれる）にはんだ接合された集積回路（ＩＣ）チップ５の１つの実施形態を示す。集積回路またはモノリシック集積回路（ＩＣ、チップ、またはマイクロチップとも呼ばれる）は、半導体材料の１つの小さな平坦な部品（または「チップ」）上の電子回路のセットである。半導体材料は、シリコン（Ｓｉ）などのＩＶ族半導体、またはガリウムヒ素（ＧａＡｓ）などのＩＩＩ－Ｖ族半導体材料であってよい。多数の電界効果トランジスタ（ＦＥＴ）、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）をチップに組み込むことができる。半導体デバイスのタイプ、例えば、ＦＥＴは、水平向きデバイス、垂直向きデバイス、フィンタイプ電界効果トランジスタ、ナノワイヤ、またはナノシート・チャネル・タイプ・デバイスあるいはその組合せを含むことができる。あらゆる電界効果トランジスタ（ＦＥＴ）、例えば、ソースおよびドレイン領域を分離させるチャネルを含むゲート構造が、チップに組み込まれてよい。ＦＥＴタイプの上記の例は、例示のためにのみ提供されており、限定することは意図されていない。

プリント回路基板（ＰＣＢ）１５は、電気接点パッドと、電気接点パッドに結合されたＩＣチップ５に電気信号を伝達するための経路とを含む。プリント回路基板（ＰＣＢ）１５は、金属コア・プリント回路基板（ＭＣＰＢ）であってよい。幾つかの実施形態において、ＦＲ４などのその他の材料を採用することもできる。支持基板１５は、半導体ウェハ、例えば、別のシリコン基板であってもよいことに留意されたい。

集積回路（ＩＣ）チップ５と支持基板１５との間の電気接続は、はんだバンプ１０、はんだボールなどの、はんだタイプの結合であってよい。従来、Ｃ４（コントロールド・コラプス・チップ・コネクション）バンプなどの、はんだバンプ１０（「はんだボール」とも呼ばれる）が、チップをチップ・キャリアに結合するために使用されてきた。本明細書において使用される「はんだ」という用語は、２つ以上の金属面を接合するために溶融され、次いで冷却されるあらゆる金属または金属化合物または合金を指す。複数のはんだバンプ１０は、はんだ付けに適した金属から成ってよい。例えば、幾つかの実施形態において、はんだバンパ１０は、スズと鉛の共晶合金または無鉛はんだ組成物から成ってよい。幾つかの実施形態において、はんだ接合部は、０．５ｍｍ～３ｍｍの範囲の高さを有する。他の例において、はんだバンプ１０は、１ｍｍよりも大きい高さを有する。幾つかの実施形態において、はんだバンプ１０の配列は、３０ｍｍ×２００ｍｍよりも大きい総面積を有してよい。

一般的に、はんだは、１５０℃～２５０℃の範囲の溶融温度を有する。はんだバンプは、半導体デバイスの接点領域、相互接続線またはパッドに結合されるはんだの小さな球体（はんだボール）であってよい。幾つかの実施形態において、はんだバンプは、無鉛はんだ混合物またはスズ鉛はんだから形成することができる。

アンダー・ボール金属（ＵＢＭ）は、はんだボールと、はんだボールが電気通信するように配置される構成要素との間のはんだ付けされた接続のサイズおよび領域を規定するはんだ濡れ端子金属である。ＵＢＭは、はんだボールの流れを所望の領域に制限する。幾つかの実施形態において、ＵＢＭは、チップ配線への接着および接点を提供する。幾つかの例において、ＵＢＭは、はんだバンプを使用して、デバイスのバック・エンド・オブ・ライン構造と、デバイス・バック・エンド・オブ・ライン構造に接続される電気構造との間の相互接続のための経路を提供する、接着剤層、バリア層、および導電層を含んでよい。接着剤層、バリア層、および導電層は、デバイスとチップとの間の相互接続のための経路を提供する。接着剤層は、チタン（Ｔｉ）のような金属またはチタン（Ｔｉ）およびタングステン（Ｗ）の合金であることができる。バリア層は、ニッケル（Ｎｉ）から成ることができる。主導電層は、典型的には、銅（Ｃｕ）である。典型的なめっきされたＢＬＭ層は、スパッタリングされたＴｉおよびＷ合金層、スパッタリングされたＣｕ層、めっきされたＮｉ層およびめっきされたＣｕ層を含む金属スタックから成ってよい。このプロセスは、銅シード層のサブトラクティブ・エッチングを含む。このプロセスにおいて、銅の上部層の一部が、ウェット・エッチ・プロセスによってエッチングされる。エレクトロマイグレーションの改善が必要とされる場合、電流分配を改善しかつピーク電流密度を減じるために、２ミクロンのニッケルの下にＣｕ層が導入される。次いで、Ｃｕ層がまず１０ミクロンの厚さにめっきされ、続いて、２ミクロンのＮｉ層、そして上部Ｃｕ層がめっきされる。

はんだバンパ１０について説明した上記の金属は、例示のみを目的として提供されたものであり、本開示をそれのみに限定することを意図したものではないことに留意されたい。

さらに図１を参照すると、プリント回路基板であってよい支持基板１０（チップ・キャリアとも呼ばれる）にＩＣチップ５が結合される領域の外周にアンダーフィル材料２０が塗布されたものとして、アンダーフィル材料２０が示されている。「アンダーフィル」は、有意な量のフィラーを含むエポキシポリマーから構成された複合材料である。アンダーフィル２０の処方に加えられる追加的な構成要素は、フロー剤、接着促進剤、および染料である。

幾つかの実施形態において、アンダーフィル２０は、エポキシベース樹脂であることができる。幾つかの例において、アンダーフィル２０は、フィラーを含むエポキシ樹脂、フィラーを含むエポキシアクリル、または適切なフィラーを含むポリマーであることができる。アンダーフィル２０は非導電性である。幾つかの例において、アンダーフィル２０に適しているエポキシ樹脂処方は、例えば、ナフタレンジオールのジグリシジルエーテルまたはパラアミノフェノールのトリエポキシドなどの高性能または多機能樹脂と共に、高純度のビスフェノールＦのジグリシジルエーテル、またはビスフェノールＡのジグリシジルエーテルを含み得る。これは、本開示のアンダーフィル２０として使用され得るエポキシ組成の一例に過ぎないことに留意されたい。その他の組成、およびその他のエポキシベース樹脂が、同様にアンダーフィル２０に適している。

アンダーフィル２０は、支持基板１５へのＩＣチップ５の取り付けを強化するための組成を有する。アンダーフィル２０の組成は、誘電特性を有し、さらに、はんだバンプ１０を互いに電気的に分離させる。

図１に示されているように、アンダーフィル２０は、集積回路チップ５の外周の周りに塗布される。アンダーフィル２０は、射出プロセス、例えば、インクジェットタイプ印刷技術を用いて塗布されてよい。アンダーフィル２０は、大気圧において塗布されてよい。

アンダーフィル２０は、室温において塗布されることができる。

図１に示された例において、アンダーフィル２０は、チップの外周の周りに存在するが、認識できるボイドが、ＩＣチップ５と支持基板１５との間に中央に位置している。図１に示された例において、ボイドは、ＩＣチップ５の第１の側における第１のはんだバンプ１０からＩＣチップ５の第２の側における第２のはんだバンプ１０まで延びている。

以下でさらに詳細に説明するように、ボイドを除去するために、アンダーフィル材料２０をＩＣチップ５の縁部からＩＣチップの中央部分に向かって引き込むために真空が適用されるプロセス・フローが提供される。真空を適用するために、ＩＣチップ５の基板を通ってスリット／開口６が存在する。示されているように、スリット／開口６は、ＩＣチップ５の上面から延びており、ＩＣチップ５の全体を貫通している。この例において、スリット／開口６は、ＩＣチップの幅に関して中央に配置されており、したがって、アンダーフィル２０におけるボイド７と連通するように配置されている。

幾つかの実施形態において、スリット／開口６は、キャビティ構造と組み合わせることができる。例えば、開口／スリット６は、成形されたパッケージまたはファンアウト・ウェハ・レベル・パッケージに形成されることができる。「ファンアウト」パッケージングとは、チップ表面のファンアウトされた接続を備えるあらゆるパッケージとして定義することができ、より多くの外部Ｉ／Ｏを可能にする。ファンアウト・パッケージは、ダイを基板またはインターポーザ上に配置するのではなく、ダイを完全に埋め込むためにエポキシ成形材料を使用することができる。ファンアウト・パッケージングは、シリコン・ウェハ上のチップをダイシングし、次いで、チップを薄い「再構築された」またはキャリア・ウェハ／パネル上に配置され、次いで、これが成形された後、成形された領域（チップおよびファンアウト領域）の上に再配線層（ＲＤＬ）を形成し、次いで、上部にはんだボールを形成することを含むことができる。

Ｓｉチップは、時には、ラミネートに取り付けられる前に、モールド・パッケージまたはファンアウト・ウェハ・レベル・パッケージのように既に組み込まれている。このような場合、スリット／開口６は、シリコンチップ（ＩＣチップ５）またはラミネート（例えば、支持基板５）の代わりに、成形されたパッケージまたはファンアウト・ウェハ・レベル・パッケージに形成されることができる。

ボイド７は、空隙である。スリット／開口を通じて真空を適用することによって、空隙は排気され、これは、アンダーフィル材料２０をＩＣチップの縁部からＩＣチップ５の中央部分に向かって引き込む。

図２は、アンダーフィル材料２０をＩＣチップ５の縁部からＩＣチップ５の中央部分に向かって引き込んでいる真空チャンバにおける流れを示す。示されているように、ＩＣチップ５の外周におけるアンダーフィル材料２０の実質的に円形の断面形状は、真空の引き込みによって変化させられている。図１における真空の適用前のボイド７と、図２における真空の適用中のボイド７’との比較によって示されているように、アンダーフィル材料２０をＩＣチップ５の中央部分に向かって引き込むことによって、空隙は排気され、ボイドのサイズが減じられる。真空チャンバは、剛性のエンクロージャであり、そこから空気およびその他のガスが真空ポンプによって除去される。その結果、一般的に真空と呼ばれる、チャンバ内の低圧環境が生じる。比較のために、大気圧は、約７６０Ｔｏｒｒである。幾つかの実施形態において、真空の適用は、７６０Ｔｏｒｒ～２５Ｔｏｒｒの範囲の低真空を生じる。幾つかの実施形態において、真空の適用は、２５～１×１０^－３Ｔｏｒｒの範囲の中間真空を生じ、この中間真空は、アンダーフィル材料２０をＩＣチップ５の縁部からＩＣチップ５の中央部分に向かって引き込むことができる。幾つかの実施形態において、真空の適用は、１×１０^－３Ｔｏｒｒ～１×１０^－９Ｔｏｒｒの範囲の高真空（ハード）を生じ、この高真空は、アンダーフィル材料２０をＩＣチップ５の縁部からＩＣチップ５の中央部分に向かって引き込むことができる。幾つかの実施形態において、真空の適用は、超高真空１×１０^－９～１×１０^－１２Ｔｏｒｒを生じ、この超高真空は、アンダーフィル材料２０をＩＣチップ５の縁部からＩＣチップ５の中央部分に向かって引き込むことができる。１つの例において、中間真空が好ましい。

アンダーフィル材料２０の流れは、さらに、毛管作用によって促進され得る。加えて、真空チャンバ内の温度が上昇させられてもよい。例えば、室温が２０℃～２５℃の範囲である場合、真空環境においてアンダーフィル材料の流れを増大させるための上昇した温度は、７０℃～１３０℃の範囲であってよい。温度上昇を提供するために、炉要素が真空チャンバに存在してよい。

図３は、アンダーフィル材料２０を堆積させ、真空を加えた後の、支持基板１５に結合されたＩＣチップ５の平面図である。アンダーフィル材料は、参照番号２１によって識別された外周と、参照番号２２によって示された内周とを有する。ボイドは、参照番号２３によって示された、内周の中に示された領域に存在する。スリット／開口は、参照番号２４によって示されている。スリット／開口２４は、楕円形で示されているが、スリット／開口２４は、円形であってもよい。１つのスリット／開口２４のみが示されているが、本願はこの例のみに限定されないことに留意されたい。真空を適用するために多数の開口が存在してもよい。

図４は、真空の存在においてホール／スリットを封止するプレート２５によって塞がれかつ閉鎖される少なくとも１つのホールまたはスリット２４を示す。プレート２５は、ＰＴＦＥ、接着剤、ゴム、硬質向き材料およびその組合せの１つからなるプラグまたは封止要素を含んでよい。プレート２５は、真空チャンバ内でトレイまたは固定アセンブリに埋め込まれることができる。スリット／開口２４を塞いだ後、環境は、真空から大気圧へ変化させられる。大気圧は、約７６０Ｔｏｒｒである。

図５は、硬化後の構造の一実施形態を示す。アンダーフィル硬化プロセスは、大気圧または高圧環境において行われる。幾つかの実施形態において、硬化は、典型的には１３０℃～１６０℃の温度において行われるが、「スナップ・キュア」は、数秒で硬化させ得る。大気圧は、約７６０Ｔｏｒｒである。幾つかの実施形態において、高圧硬化は、１５２０～７６００Ｔｏｒｒの範囲の圧力を含む。硬化時間は、数分未満、幾つかの例では数秒である場合がある。

スリット／開口２４を塞ぎ、圧力を大気圧に調整し、アンダーフィル３０の高温硬化を行うステップにより、アンダーフィルが、ＩＣチップ５と支持基板１０との間に存在するボイドをさらに充填する。図６は、スリット／開口２４を塞ぎ、圧力を大気圧に調整し、かつ高温硬化を行った後の、支持基板１５に結合されたＩＣチップ５の平面図である。図５および図６を参照すると、アンダーフィル材料は、図３における参照番号２３によって示された内縁の内側に示された領域に存在していたボイドを完全に充填している。

図７は、ＩＣチップ５の基板におけるスリット／開口２４にシーリング・プレート２５を係合させるための装置の垂直断面図であり、それは図２を参照して説明したように、真空を適用し、次いで、図４を参照して説明したように、スリット／開口２４を塞ぐステップのための、真空チャンバにおけるトレイまたは固定部の構成要素である。

プレート２５は、Ｚ軸に沿って上方または下方へ移動させることができる。プレート２５は、金属ベース材料から成るプレート・アセンブリ３５の一構成要素であってよい。プレート・アセンブリ３５は、複数のプレート２５を含んでよく、各プレートは、トレイ固定部４０に収容されているＩＣチップに対応する。プレート２５は、接続プレート・リンケージ２６によって接続されてよく、各プレート２５は、プレート２５を接続プレート・リンケージ２６に接続する支柱２７上に存在してよい。

図８および図９は、ＩＣチップ５のスリット／開口２４に封止係合するように係合させられたプレート２５の拡大図を示す。各プレート２５は、金属で構成されるベース２８を含むことができる。図８に示された実施形態において、プレート２５のシーリング部材は、シリコン接着剤層２９およびポリテトラフルオロエチレン・シート３０を含むことができる。図９に示された実施形態において、ベース２８は、外周部のリッジと、中央に配置されたトレンチとを含み得る。スリット／開口２４を封止するためのシーリング部材は、ベース２８のトレンチ内に存在する多孔質シリコンゴム構造３２と、シリコンゴム構造３２上に存在する多孔質ＰＴＦＥシート３１とを含み得る。多孔質ＰＴＦＥシート３１および多孔質シリコンゴム構造３２のアセンブリは、ＩＣチップのスリット／開口２４に係合し、これを封止することができる。シリコン接着剤Оリング３３が、ベース２８のリッジ上に存在してもよい。シリコン接着性Оリング３３は、スリット／開口が多孔質ＰＴＦＥシート３１および多孔質シリコンゴム構造３２のアセンブリによって封止されたときにスリット／開口２４を取り囲むＩＣチップの基板の部分に接触することができる。図８および図９を参照して説明されたプレート２５の封止構造は本開示の幾つかの実施形態を例示していることに留意されたい。本開示がこれらの例のみに限定されることは意図されていない。プレート構造は、ガスを逃がすための十分な空間などを含むことができる。

トレイ固定部４０は、はんだバンプ１０と共に存在するアンダーフィル材料２０からボイドを除去するためのプロセス・シーケンスの間に支持基板１５に結合されたＩＣチップ５のアセンブリを収容することができる。幾つかの実施形態において、ＩＣチップ５は、参照番号４３によって示された後側ハウジングと、参照番号４２によって示された前側ハウジングとの間に存在し得る。前側ハウジング４２は、前側ハウジング４２を貫通して存在する開口を有し、この開口を通って、プレート２５が、アンダーフィル２０からボイドを除去するためのプロセス・シーケンスの間にスリット／開口２４に係合するように移動することができる。前側ハウジング４２および後側ハウジング４３のアセンブリは、ばねセット・バー５４（図７には示されていない）およびばねロック・バー４１を含む作動構造に係合させられてよい。ばねセット・バー５４とばねロック・バー４１との相互作用が、図１０および図１１を参照してさらに詳細に説明される。

サンプル、即ちＩＣチップ５は、トレイ固定部４０内に収容される。プレート２５は、トレイ固定部２６内の固定位置、例えば、前側ハウジング４２と後側ハウジング４３との間の固定位置にあるサンプルと係合するように、Ｚ軸に沿ってガイド・ピン３４によってガイドされる。トレイ固定部２６は、真空チャンバ内に取り付けられている。ガイド・ピン３４の端部は、アクチュエータ５０を含む。アクチュエータ５０は、電気的なまたは温度トリガされるアクチュエータ５０とすることができる。図１０および図１１に示されているように、アクチュエータ５０は、ばねピン設計を採用することができ、この場合、ロック５３は、スリット／開口２４を封止する際にプレート２５を作動させるためにクローズからオープン位置へ切り替えられる。ロック５３をクローズ位置からオープン位置へ切り替えるために、電気信号または温度信号が使用される。図１０は、ロック５３がクローズ位置にあるアクチュエータ５０を示す。この位置において、プレート２５は、ホール／開口２４を封止していない。図１１は、ロックがオープン位置にあるアクチュエータ５０を示す。この位置において、プレート２５は、ホール／開口２４を封止している。

図１０は、ばねセット・バー５４と、ガイド・ピン３４上のばねリテーナ５２との間に配置されたばね５１を含むばねピン・アクチュエータ５０の１つの実施形態を示す。ばね５１は、バイメタル・スプリングであってよい。ガイド・ピン３４は、ばねセット・バー５４におけるホールを通過しており、ばねセット・バー５４と摺動関係にある。ばねリテーナ５２は、ガイド・ピン３４上の固定位置にある。ガイド・ピン３４の端部は、ばねロック・バー４１における開口を通って延びている。図１０において、ガイド・ピン３４の端部がばねロック・バー４１内に格納され、クローズ位置にあるばねロック５３によって押さえつけられているため、ばね５１は圧縮させられている。ガイド・ピン３４の反対側は、接続プレート・リンケージ２６に接続されている。図１０に示された位置において、ばね５１は圧縮させられており、接続プレート・リンケージ２６は最大限に延長させられており、スリット／開口２４から離れるようにプレート２５が置かれている。これは、ボイド７が存在するアンダーフィル２０を含む構造に真空が適用されている間の、図２におけるプレートの配置と一貫している。真空を適用することにより、図１と比較して、図２に示されたボイドのサイズは減少する。

図１１において、アクチュエータ５０のロック５３は、開放位置へ移動させられている。この位置において、ガイド・ピン３４の端部は、ばねロック・バー４１によって押さえつけられていない。この状況下で、ばね５１を弛緩位置に保持していた力が解放される。ばね５１は、圧縮状態から弛緩する。ばね５１の弛緩は、ガイド・ピン３４のばねリテーナ５２に上向きの力を加え、ガイド・ピン３４をＺ軸に沿って上方へ移動させる。接続プレート・リンケージ２６に取り付けられたガイド・ピン３４は、スリット／開口２４と封止係合するようにプレート２５を引っ張る。これは、図４および図５におけるプレートの配置と一貫しており、その間、スリット／ホール２４が封止されながら真空が依然として構造体に適用され、硬化温度が適用される。硬化は、図２と比較したとき、図５に示されているようにボイドのサイズを減じる。

図１２～図１８は、図１～図６を参照して説明された方法により例示的なトレイ固定部４０を使用する１つの実施形態を示す。まず図１２を参照すると、はんだバンプ１０を使用して互いに結合されたＩＣチップ５および支持基板１５のアセンブリが、まずトレイ固定部４０に装填される。プロセス・フローのこの段階において、アンダーフィル２０はＩＣチップ５の外周の周りに配置されているが、実質的なボイド７は、はんだバンパ１０と、ＩＣチップ５と、支持基板との間の空間に存在し得る。スリット／開口３４は、ＩＣチップ５の基板を通って存在してよく、ボイド７の空隙と連通していてよい。後側ハウジング４３は支持基板１５と接触してよいのに対し、前側ハウジング４２は、ＩＣチップ５および支持基板１５のアセンブリのＩＣチップ側と接触している。前側ハウジング４２は、前側ハウジング４２を貫通して存在する開口を含んでよく、この開口を通って、プレート２５が、アンダーフィル２０からボイドを除去するためのプロセス・シーケンスの間にスリット／開口２４に係合するように移動することができる。後で配置されるガイド・ピン３４、およびアクチュエータ５０のための開口も存在する。

図１３は、真空チャンバ内に配置されるトレイ固定部ハウジング４６を示す。トレイ固定部ハウジング４６の基部において、プレート２５および接続プレート・リンケージ２６のアセンブリが配置されており、トレイ固定部ハウジング４５の反対側の面において、ばねセット・バー５４が配置されている。

図１４は、トレイ固定部ハウジング４６側壁のリテイリング・スロットに係合させられたＩＣチップ５および支持基板１５のアセンブリを含む、後側ハウジング４３および前側ハウジング４２のアセンブリを示す。ＩＣチップ５および支持基板のアセンブリを含む後側ハウジング４３および前側ハウジング４２のアセンブリは、ばねセット・バー５４と、プレート２５および接続プレート・リンケージ２６のアセンブリとの間に配置されている。

図１５は、プレート２５および接続プレート・リンケージ２６のアセンブリの位置とは反対側にあるトレイ固定部ハウジング４６の側にばねロック・バー４１を接続することを示す。この時点では、ばね５１は、弛緩状態にあってよい。ばね５１を圧縮させるために、接続プレート・リンケージ２６に係合させられた側とは反対側のガイド・ピン３４の端部に力が加えられてよい。ばね５１を圧縮させ、ロック５３を係合させることは、示されているように、プレート２５がスリット／開口２４から離隔されることを提供する。スリット／開口２４に対するプレート２５の配置は、図２を参照して説明された真空の適用と一貫している。上記で図２を参照して説明されているように、真空の適用は、図１に示されているように、真空の適用前のボイドのサイズと比較して、アンダーフィル２０におけるボイド７’のサイズを減じる。

図１６は、ロック５３を開放させる１つの実施形態を示す。ロック５３を開放させると、ガイド・ピン３４における保持力が解放される。ガイド・ピン３４の保持力を解放することにより、ばねが弛緩（圧縮解除）され、これにより、ガイド・ピン３４が図１６におけるＺ方向に沿って上方へ移動する。保持ロック５３が係合してよい端部とは反対側のガイド・ピン３４の端部は、接続プレート・リンケージ２６に接続されている。接続プレート・リンケージ２６は、プレート２５に接続されている。ロック５３を開放することにより、ばねが弛緩し、接続プレート・リンケージ２６をＺ方向に沿って上方へ引っ張るための力を提供し、この力は、プレート２５をスリット／ホール２４と封止係合するように引っ張る。これは、図４および図５におけるプレートの配置と一貫しており、その間、スリット／ホール２４が封止されながら真空が依然として構造体に適用され、硬化温度が適用される。

ロック５３のためのアクチュエータは、電気的または温度トリガ式であってよい。幾つかのシナリオにおいて、真空チャンバは、チャンバの内部において電気配線を有さない場合がある。この例では、ロック５３を使用するために電気信号およびサーボポータに依存しないアクチュエータが提供され得る。

図１７および図１８を参照すると、幾つかの実施形態において、はんだピン・アセンブリ６０は、圧縮されたばね５１を弛緩させ、プレート２５をスリット／開口２４と封止係合させるロッキング機構を提供することができる。はんだピン・アセンブリ６０は、はんだ保持ハウジング６１およびはんだボール６２を含むことができる。はんだピン・アセンブリ６０は、図１０および図１１、ならびに図１５および図１６に示されたロック５３の代わりに使用されてよい。はんだ保持ハウジング６１は、ばねロック・バー４１上に存在し、ばね５１を圧縮するために保持されるガイド・ピン３４の端部上に被さって存在する。はんだ６２は、ガイド・ピン３４の端部の上に存在し、はんだ保持ハウジング６１内に包囲されている。はんだピンの例において、はんだピン６０は、電気信号の代わりに温度トリガ（はんだ６２の溶融温度よりも高い）を使用することによってばねロックを開放させるために使用される。はんだ６２は、はんだバンプ１０を提供するために上記で説明された種類のはんだのいずれかの組成を有してよい。

はんだ６２の溶融温度よりも低いとき、はんだは固形物状態にあり、これは、はんだ保持ハウジング６１の後壁とガイド・ピン３４の上面との間で押し付けられたとき、ばね５１を圧縮状態に維持する。ばね５１を圧縮することにより、図１７に示されているように、プレート２５がスリット／開口２４から離隔される。スリット／開口２４に対するプレート２５の配置は、図２を参照して説明された真空の適用と一貫している。上記で図２を参照して説明されているように、真空の適用は、図１に示されているように、真空の適用前のボイドのサイズと比較して、アンダーフィル２０におけるボイド７’のサイズを減じる。

温度がはんだ６１の溶融温度に上昇するにつれて、はんだ６１は溶融させられ、ばね５１によってプレート２５が基板５における真空ホール、例えば、スリット／開口２４を封止するように、トレイを解放する。

図１９は、図１～図６を参照して説明されているようにスリット／開口を封止するためのシーケンスとの適切なタイミングにおいてはんだ６１を溶融させるための圧力および温度プロファイルを示す。プロット線７１は、圧力プロファイルである。プロット線７２は、温度プロファイルである。例えば、参照番号７４によって示された、ボイドが閉鎖されるときの線と、参照番号７５における、はんだ６１が溶融するときの線との交差は、はんだ６１を溶融させるための温度および圧力を示す。図１９に示された温度および圧力は、図１～図６を参照して説明された方法シーケンスのための図４に示されたようなスリット／開口２４を封止するためにプレート２５をトリガする少なくとも１つの実施形態に適している。

本明細書において説明された方法および装置は、アンダーフィル材料を含むあらゆる電気デバイス、例えば、はんだ結合が誘電性アンダーフィルによって絶縁および機械的に強化されている、２つの構造の間に電気通信を提供するためにはんだ結合を使用するデバイスに適用可能であることに留意されたい。

図２０は、完全にボイドおよび空隙のないアンダーフィルを提供するために、アンダーフィル材料２０が図１～図１９を参照して説明されてように処理された、ダイレクト・ボンデッド・ヘテロジーニアス・インテグレーション（ＤＢＨｉ）構造の１つの実施形態を示す。第１の集積回路（ＩＣ）チップ５は、ＩＶ族半導体、例えばシリコン、またはＩＩＩ－Ｖ族半導体ＧａＡｓなどの、半導体基板から成ってよい。第１の集積回路（ＩＣ）チップ５は、あらゆる数の電界効果トランジスタを提供するために複数のドープされた領域およびゲート構造を含んでよい。第１の集積回路（ＩＣ）チップ５は、コンデンサおよび抵抗器などの受動電気デバイスも含んでよい。支持基板１５は、プリント回路基板（ＰＣＢ）であってよい。支持基板１５は、積層構造、例えば、ポリマーであってよく、その存在する複数の電気経路を有してよい。他の例において、支持基板１５は、ガラスから成ってよい。さらに別の例では、支持基板は、ＩＶ族半導体、例えばシリコン、またはＩＩＩ－Ｖ族半導体ＧａＡｓなどの別の半導体材料であってよい。支持基板１５と第１の集積回路（ＩＣ）チップ５との間に電気通信を提供するために、これらの間にはんだバンプ１０が存在し、第１のＩＣチップ５の電気経路および支持基板１５と直接電気接触していてよい。はんだバンプ１０は、第１のＩＣチップ５と支持基板１５とを互いに結合する、すなわち溶融金属接続である。

図２０に示された実施形態において、第２の集積回路チップ（ＩＣチップ）８０が、第１のＩＣチップと支持基板との間に存在する。第２の集積回路チップ８０は、ブリッジ・チップであってよい。ブリッジ・チップは、ＩＶ族半導体、例えばシリコン、またはＩＩＩ－Ｖ族半導体ＧａＡｓなどの半導体基板から成ってよい。ブリッジ・チップは、あらゆる数の電界効果トランジスタを提供するために複数のドープされた領域およびゲート構造を含んでよい。ブリッジ・チップは、コンデンサおよび抵抗器などの受動電気デバイスも含んでよい。

ブリッジ・チップ（第２の集積回路（ＩＣ）チップ８０）と第１の集積回路（ＩＣ）チップ５との間に電気通信を提供するために、はんだバンプ８１がそれらの間に存在し、第１のＩＣチップ５およびブリッジ・チップ（第２の集積回路（ＩＣ）チップ８０）の電気経路と直接電気接触していてよい。はんだバンプ１０は、電気通信するように第１のＩＣチップ５と、ブリッジ・チップ（第２の集積回路（ＩＣ）チップ８０）とを互いに結合する、即ち溶融金属接続する。

アンダーフィル材料２０が存在し、アンダーフィル材料２０は、はんだバンプ１０を互いに分離させ、図２０に示された多数のチップおよび基板の結合された接続に構造的剛性を提供する。アンダーフィル材料２０が存在し、アンダーフィル材料２０は、隣接して存在するはんだ結合１０の間のスペーサを完全に充填し、かつ支持基板１５と第１の集積回路（ＩＣ）チップ５との間の空間を完全に充填している。示されているように、アンダーフィル材料２０は、支持基板１５と、第２の集積回路（ＩＣ）チップ８０、例えば、ブリッジ・チップとの間の空間を完全に充填している。アンダーフィル材料２０は、完全に空隙、例えばボイドを含まない。

アンダーフィル材料２０が完全にボイドを含まないことを提供するために、真空および硬化方法は、図１～図１９を参照して説明された方法を使用して構造に適用される。真空を適用するために、第１のＩＣチップ５および支持基板１５のうちの少なくとも一方を通ってスリット／開口２４が存在する。１つのホール２４のみが示されているが、本開示は、この例のみに限定されず、それらの数および形状が真空の適用およびプレート構造２５を使用する封止（図１～図１９を参照して説明されている）を可能にし、図２０に示されているように、アンダーフィル材料によって永久に封止されることを可能にする限り、あらゆる数のホールまたはスリットあるいはその両方が存在してよいことに留意されたい。

図２０が開口／スリット２４を封止するプレート２５を示していることに留意されたい。これは説明のためのものである。最終的なデバイス構造において、プレート２５は存在しない。幾つかの例において、ボール・グリッド・アレイ（ＢＧＡ）またはその他の表面実装構造が、図２０におけるプレート２５の位置に存在してよい。

スリット／開口２４が、支持基板１５のはば全体にわたって存在するものとして図２０に示されているが、本開示の方法および構造はこの例のみに限定されないことに留意されたい。例えば、図１～図６は、スリット／開口がＩＣチップ１５を通って形成されていることを示す。スリット／開口２４は、エッチング・プロセスを用いて形成することができる。

本開示の方法および構造は、スリット／開口２４もアンダーフィル材料２０によって充填されることを提供する。アンダーフィル材料２０は、アンダーフィル材料を使用する従来のデバイスに対する、本明細書に開示された構造の１つの区別できるフィーチャであるスリット／開口２４の全体を充填してよい。幾つかの実施形態において、アンダーフィル材料２０によって完全に充填されることにより、最終的なデバイス構造において、スリット／開口２４は、ボイドまたは空隙あるいはその両方を完全に含まない。

図２０に示されているアンダーフィル材料２０の組成は、図１～図１９を参照して上記で説明されている。したがって、図１～図１９を参照して説明されたアンダーフィル材料２０の説明は、図２０に示されかつ同じ参照番号、即ち「２０」によって識別されたアンダーフィル材料のアンダーフィル組成に等しく適用可能である。

アンダーフィル真空プロセスのための本開示の方法および構造が特にその好ましい実施形態に関して示されかつ説明されているが、本開示の思想および範囲から逸脱することなく、形態および詳細における前記およびその他の変更がなされてもよいことが当業者によって理解されるであろう。したがって、本開示は、説明および例示された形態および詳細それ自体に限定されるのではなく、添付の請求項の範囲に含まれることが意図されている。

Claims (17)

1. 電子デバイスを製造する方法であって、
   支持基板に結合された集積回路（ＩＣ）チップの外周の周りにアンダーフィル材料を塗布することであって、前記ＩＣチップと前記支持基板との間において前記アンダーフィル材料にボイドが存在し、前記ＩＣチップおよび前記支持基板のうちの少なくとも一方を通って前記ボイドと連通する開口が存在する、前記塗布することと、
   前記開口を通じて前記ボイドに真空を適用することと、
   シーリング・プレートによって前記開口を封止することと、
   前記開口の封止後に前記アンダーフィル材料を硬化させることと
   を含む、電子デバイスを製造する方法。
2. 前記アンダーフィル材料における前記ボイドが、前記真空を適用することによって第１の体積に減じ、前記硬化させることによって、前記第１の体積よりも小さい第２の体積に減じる、請求項１に記載の方法。
3. 前記シーリング・プレートによる前記開口の封止が、前記真空の適用下において行われる、請求項１に記載の方法。
4. 前記真空は、１０Ｐａ～２０００Ｐａの範囲である、請求項１に記載の方法。
5. 前記硬化は、８０℃～１２０℃の範囲の温度において行われる、請求項１に記載の方法。
6. 前記硬化は、前記開口を封止したまま、大気圧において行われる、請求項１に記載の方法。
7. 前記アンダーフィル材料は、前記開口を充填する、請求項１に記載の方法。
8. 電子デバイスを製造する方法であって、
   支持基板に結合された集積回路（ＩＣ）チップの外周の周りにアンダーフィル材料を塗布することであって、前記ＩＣチップと前記支持基板との間において前記アンダーフィル材料にボイドが存在し、前記ＩＣチップおよび前記支持基板のうちの少なくとも一方を通って前記ボイドと連通する開口が存在する、前記塗布することと、
   前記ＩＣチップを通って存在する前記開口を通じて前記ボイドに真空を加えることと、
   シーリング・プレートおよび少なくとも１つのはんだアクチュエータによって前記開口を封止することであって、前記少なくとも１つのはんだアクチュエータは、前記シーリング・プレートを移動させるための少なくとも１つのばねを含む、前記封止することと、
   前記開口の封止後に前記アンダーフィル材料を硬化させることと
   を含む、電子デバイスを製造する方法。
9. 前記はんだアクチュエータのはんだが固体状態にありかつ前記シーリング・プレートが前記開口から離隔されるとき、前記ばねは圧縮されており、前記はんだが液体状態にありかつ前記シーリング・プレートが前記開口に係合させられるとき、前記ばねは弛緩させられる、請求項８に記載の方法。
10. 電気デバイスを製造するための装置であって、
    はんだ結合およびアンダーフィル材料によって支持基板に係合させられた集積回路のアセンブリを収容するためのトレイ固定部であって、前記トレイ固定部は、前記アセンブリにおける少なくとも１つの真空開口を露出させるためにアパーチャを含む、前記トレイ固定部と、
    前記アパーチャに挿入されるように配置されたシーリング・プレートと、
    前記アセンブリにおける前記少なくとも１つの真空開口と係合するように前記シーリング・プレートを移動させるために前記トレイ固定部および前記シーリング・プレートに接続された少なくとも１つのアクチュエータと
    を備える、電気デバイスを製造するための装置。
11. 前記少なくとも１つのアクチュエータは、前記トレイ固定部および前記シーリング・プレートに接続された少なくとも１つのガイド・ピンと、前記トレイ固定部における前記アパーチャを通って前記シーリング・プレートを移動させるためのばねとを備える、請求項１０に記載の装置。
12. 前記少なくとも１つのアクチュエータは、前記ばねを前記少なくとも１つのガイド・ピンに接続するための、前記少なくとも１つのガイド・ピンにおけるばねリテーナと、前記ばねを前記トレイ固定部に接続するための、前記トレイ固定部におけるばねセット・バーとをさらに含む、請求項１０に記載の装置。
13. 前記アクチュエータは、電気的にトリガされるサーボ・モータを含む、請求項１０に記載の装置。
14. 電気デバイスを製造するための装置であって、
    はんだ結合およびアンダーフィル材料によって支持基板に係合させられた集積回路のアセンブリを収容するためのトレイ固定部であって、前記トレイ固定部は、前記アセンブリにおける少なくとも１つの真空開口を露出させるためにアパーチャを含む、前記トレイ固定部と、
    前記アパーチャに挿入されるように配置されたシーリング・プレートと、
    前記アセンブリにおける前記少なくとも１つの真空開口と係合するように前記シーリング・プレートを移動させるために前記トレイ固定部および前記シーリング・プレートに接続されたはんだアクチュエータと
    を備える、電気デバイスを製造するための装置。
15. 前記はんだアクチュエータは、前記トレイ固定部および前記シーリング・プレートに接続された少なくとも１つのガイド・ピンと、前記トレイ固定部における前記アパーチャを通じて前記シーリング・プレートを移動させるためのばねとを備える、請求項１４に記載の装置。
16. 前記はんだアクチュエータは、前記ばねを前記少なくとも１つのガイド・ピンに接続するための、前記少なくとも１つのガイド・ピンにおけるばねリテーナと、前記ばねを前記トレイ固定部に接続するための、前記トレイ固定部におけるばねセット・バーとをさらに含む、請求項１５に記載の装置。
17. 前記はんだアクチュエータのはんだが固体状態にありかつ前記シーリング・プレートが前記少なくとも１つの真空開口から離隔されるとき、前記ばねは圧縮されており、前記はんだが液体状態にありかつ前記シーリング・プレートが前記少なくとも１つの真空開口に係合させられるとき、前記ばねは弛緩させられる、請求項１６に記載の装置。