JP7826786B2 - ドライバー、電気光学装置及び電子機器 - Google Patents

Description

本発明は、ドライバー、電気光学装置及び電子機器等に関する。

特許文献１には、容量駆動回路とアンプ回路とを含み、電気光学パネルを駆動するドライバーが開示されている。アンプ回路は、容量駆動回路により電気光学パネルを駆動する容量駆動が開始された後に、階調データに対応するデータ電圧をデータ電圧出力端子に出力する電圧駆動を行う。これにより、電気光学パネルのソース線スイッチがオフからオンになった後のソース線電圧の低下が、アンプ回路により補われるので、容量駆動におけるデータ電圧の精度低下が抑制される。

特開２０１６－８０８０７号公報

階調電圧を画素ノード、及び画素ノードに接続されるデータ線に供給する前に、画素ノード及びデータ線にはプリチャージ電圧が供給される。プリチャージ電圧を供給した後に、容量駆動により目標とする階調電圧付近の電圧が供給された信号供給線と、データ線とがデータ線スイッチを介して接続される。このため、信号供給線とデータ線がデータ線スイッチで接続される度に、容量駆動により供給された電荷がデータ線側に流れ、電荷の過不足が生じてしまう。特許文献１では、この電荷の過不足をアンプ回路により補償している。しかしながら、高画素化又は高フレームレート化等に対応するために画素の駆動時間が短くなると、アンプ回路の応答性では目標とする階調電圧の供給が遅れるという課題がある。或いは、アンプ回路の応答性を高速にした場合には、消費電力又は回路面積が増大してしまう。

本開示の一態様は、電気光学パネルのデータ線スイッチを介してデータ線に電気的に接続されるデータ電圧出力端子と、階調データに対応する第１～第ｎキャパシター駆動電圧（ｎは２以上の整数）を第１～第ｎキャパシター駆動用ノードに出力するキャパシター駆動回路と、前記データ電圧出力端子のノードである出力ノードと、前記第１～第ｎキャパシター駆動用ノードとの間に設けられる第１～第ｎキャパシターを有するキャパシター回路と、前記データ線スイッチがオンになったときの前記出力ノードの不足電荷量又は過剰電荷量である過不足電荷量を演算する処理回路と、電荷補償キャパシター回路を有し、前記電荷補償キャパシター回路を用いて、前記処理回路により演算された前記過不足電荷量に基づく補償電荷を、前記出力ノードに注入する又は前記出力ノードから排出する電荷補償回路と、を含むドライバーに関係する。

また本開示の他の態様は、上記のドライバーと、前記電気光学パネルと、を含む電気光学装置に関係する。

また本開示の更に他の態様は、上記のドライバーを含む電子機器に関係する。

電気光学装置の構成例。 ドライバーの第１詳細構成例。 階調データとデータ電圧の関係を説明する図。 キャパシター回路とキャパシター駆動回路の詳細構成例、及び電気光学パネル側容量の例。 本実施形態の電荷補償回路を用いない場合の信号波形例。 本実施形態の電荷補償回路を用いる場合の第１信号波形例。 本実施形態の電荷補償回路を用いる場合の第２信号波形例。 電荷補償回路の第１詳細構成例。 処理回路の第１詳細構成例。 容量駆動のキャパシターの容量値例。 過不足階調値の演算式を説明する表。 水平走査期間の駆動順１～４における演算例。 ドライバーの第２詳細構成例。 電荷補償回路の第２詳細構成例。 第２実施形態において処理回路が電荷補償回路へ出力する制御信号の信号波形例。 処理回路の第２詳細構成例。 補償電荷量を演算するための階調値を説明する図。 容量設定値の演算式を説明する表。 水平走査期間の駆動順１～４における演算例。 電荷補償回路の第２詳細構成例。 第３実施形態において処理回路が電荷補償回路へ出力する制御信号の第１信号波形例。 第３実施形態において処理回路が電荷補償回路へ出力する制御信号の第２信号波形例。 処理回路の第３詳細構成例。 電荷注入量と電荷排出量の演算式を説明する表。 水平走査期間の駆動順１～４における演算例。 電子機器の構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．電気光学装置
図１に、電気光学装置の構成例を示す。電気光学装置４００は、ドライバー１００と電気光学パネル２００とを含む。以下では、相展開駆動方式の電気光学装置４００を例に説明するが、これに限定されず、例えば電気光学装置４００はデマルチプレクス駆動方式であってもよい。

ドライバー１００は、電気光学パネル２００の信号供給線にデータ電圧を出力することで電気光学パネル２００を駆動する。電気光学パネル２００の走査線を駆動する走査線駆動回路はドライバー１００に含まれてもよいし、ドライバー１００の外部に設けられてもよい。ドライバー１００は、例えば、複数の回路素子が半導体基板に集積された集積回路装置である。ドライバー１００は、制御回路４０と、第１～第ｋデータ線駆動回路ＤＤ１～ＤＤｋとを含む。ｋは２以上の整数である。なお、以下ではｋ＝８の場合を例に説明する。

制御回路４０は、データ線駆動回路ＤＤ１～ＤＤ８の各データ線駆動回路に対して、対応する階調データを出力する。また制御回路４０は、データ線スイッチを制御する制御信号ＥＮＢＸを、電気光学パネル２００に出力する。

データ線駆動回路ＤＤ１～ＤＤ８は、階調データをデータ電圧に変換し、そのデータ電圧を出力電圧ＶＱ１～ＶＱ８として電気光学パネル２００の信号供給線ＤＬ１～ＤＬ８へ出力する。

電気光学パネル２００は、第１～第８信号供給線ＤＬ１～ＤＬ８と、第１～第１２８０データ線スイッチＳＷＥＰ１～ＳＷＥＰ１２８０と、第１～第１２８０データ線ＳＬ１～ＳＬ１２８０と、を含む。データ線はｋ×ｔ本であってよい。ｔは２以上の整数である。ここではＷＸＧＡを例にとり、ｔ＝１６０としている。

データ線スイッチＳＷＥＰ１～ＳＷＥＰ１２８０のうちデータ線スイッチＳＷＥＰ（（ｊ－１）×ｋ＋１）～ＳＷＥＰ（ｊ×ｋ）の一端は、信号供給線ＤＬ１～ＤＬ８に接続される。ｊは１６０以下の整数である。例えばｊ＝１の場合にはデータ線スイッチＳＷＥＰ１～ＳＷＥＰ８である。

データ線スイッチＳＷＥＰ１～ＳＷＥＰ１２８０の各々は、例えばＴＦＴ等で構成され、制御信号ＥＮＢＸに基づいて制御される。ＴＦＴはThin Film Transistorの略である。例えば、電気光学パネル２００は不図示のスイッチ制御回路を含み、そのスイッチ制御回路が制御信号ＥＮＢＸに基づいてデータ線スイッチＳＷＥＰ１～ＳＷＥＰ１２８０をオン又はオフに制御する。

データ線駆動回路ＤＤ１～ＤＤ８が水平走査期間において１６０回の駆動を行い、そのｊ番目の駆動においてデータ線スイッチＳＷＥＰ（（ｊ－１）×ｋ＋１）～ＳＷＥＰ（ｊ×ｋ）がオンであり、それ以外のデータ線スイッチがオフである。これにより、ｊ番目の駆動においてデータ線ＳＬ（（ｊ－１）×ｋ＋１）～ＳＬ（ｊ×ｋ）が駆動される。データ線駆動回路ＤＤ１に着目すると、水平走査期間においてデータ線スイッチＳＷＥＰ１、ＳＷＥＰ２、・・・、ＳＷＥＰ１２７３が順次にオンになり、データ線駆動回路ＤＤ１がデータ線ＳＬ１、ＳＬ２、・・・、ＳＬ１２７３を順次に駆動する。

２．第１実施形態
図２は、ドライバーの第１詳細構成例である。ドライバー１００は、データ線駆動回路１１０と、制御回路４０とを含む。データ線駆動回路１１０は、図１のデータ線駆動回路ＤＤ１～ＤＤ８のうち任意の１つに対応する。

データ線駆動回路１１０は、キャパシター回路１０と、キャパシター駆動回路２０と、電荷補償回路９０と、可変容量回路３０と、検出回路５０とを含む。制御回路４０は、処理回路４２と、インターフェース回路４４と、レジスター回路４８とを含む。

インターフェース回路４４は、ドライバー１００を制御する表示コントローラー３００とドライバー１００との間のインターフェース処理を行う。インターフェース回路４４は、表示コントローラー３００から受信した階調データＧＤ［９：０］を処理回路４２に出力する。なお、受信される階調データのビット数は任意であってよい。インターフェース回路４４は、例えば、ＬＶＤＳ方式、パラレルＲＧＢ方式又はディスプレイポート方式等の画像インターフェース回路である。ＬＶＤＳは、Low Voltage Differential Signalingの略である。

処理回路４２は、ドライバー１００に電源が投入されたときの初期化処理等において、可変容量回路３０の容量値の設定データＣＳＷ［４：０］を決定し、その設定データＣＳＷ［４：０］をレジスター回路４８に記憶させる。処理回路４２は、電気光学パネル２００を駆動する通常動作時において、レジスター回路４８から読み出した設定データＣＳＷ［４：０］により可変容量回路３０の容量値を設定する。また処理回路４２は、階調データＧＤ［９：０］に基づいて容量駆動用の階調データＤＱ［１０：０］をキャパシター駆動回路２０に出力する。

出力ノードＮＶＱはデータ電圧出力端子ＴＶＱに接続されるノードであり、この出力ノードＮＶＱの電圧を出力電圧ＶＱとする。データ電圧出力端子ＴＶＱの負荷容量を電気光学パネル側容量ＣＰとする。キャパシター駆動回路２０は、階調データＤＱ［１０：０］に基づいてキャパシター回路１０を駆動する。これにより、キャパシター回路１０が、出力ノードＮＶＱに電荷を供給し、その電荷がキャパシター回路１０と可変容量回路３０と電気光学パネル側容量ＣＰで再分配される。これにより、出力電圧ＶＱが、階調データＤＱ［１０：０］に対応したデータ電圧となる。

図３は、階調データとデータ電圧の関係を説明する図である。処理回路４２は、入力された階調データＧＤ［９：０］を階調データＤＱ＿ＧＤ［１０：０］に変換する。具体的には、処理回路４２は、負極性駆動のとき、階調データＧＤ［９：０］の階調値０～１０２３を階調データＤＱ＿ＧＤ［１０：０］の階調値１０２３～０に変換し、正極性駆動のとき、階調データＧＤ［９：０］の階調値０～１０２３を階調データＤＱ＿ＧＤ［１０：０］の階調値１０２４～２０４７に変換する。

ＶＳＨ＝０Ｖは、キャパシター駆動回路２０の低電位側電源電圧である。ＶＤＨ＝１５Ｖは、キャパシター回路１０の高電位側電源電圧である。電気光学パネル２００の対向電極に供給されるコモン電圧はＶＣ＝７．５Ｖである。画素に供給されるデータ電圧は、負極性駆動において７．５Ｖ～２．５Ｖであり、正極性駆動において７．５Ｖ～１２．５Ｖである。

第１実施形態において、処理回路４２は、階調データＤＱ＿ＧＤ［１０：０］を容量駆動用の階調データＤＱ［１０：０］としてキャパシター駆動回路２０に出力する。但し、後述する実施形態のうち幾つかにおいて、処理回路４２は、階調データＤＱ＿ＧＤ［１０：０］に対して電荷補償用の過不足階調値を加算することで、容量駆動用の階調データＤＱ［１０：０］を生成する。

電荷補償回路９０は、電気光学パネル２００のデータ線スイッチがオフからオンになったときに生じる出力ノードＮＶＱの不足電荷又は過剰電荷を補償する。不足電荷又は過剰電荷によって出力電圧ＶＱがデータ電圧からずれるが、電荷補償回路９０が、不足電荷又は過剰電荷を補償する補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出することで、出力電圧ＶＱをデータ電圧に近づけることができる。電荷補償回路９０は、キャパシターを用いた電荷再分配によって電荷の補償を行うことで、アンプ回路よりも高速に電荷を補償する。

処理回路４２は、階調データＤＱ＿ＧＤ［１０：０］に基づいて、補償電荷量を設定する設定データＤＣＣ［４：０］を演算し、電荷補償回路９０は、設定データＤＣＣ［４：０］に基づいて補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。なお、設定データのビット数は任意であってよい。

以下、可変容量回路３０の容量値決定手法と、可変容量回路３０の構成例について説明する。

検出回路５０は、所与の検出電圧と出力電圧ＶＱとを比較し、その結果を検出信号ＤＥＴとして出力する。検出回路５０は、例えばコンパレーターである。

処理回路４２は、所与のデータ電圧に対応した階調データＤＱ［１０：０］をキャパシター駆動回路２０に出力する。このとき、上記所与の検出電圧は、出力電圧ＶＱの期待値である所与のデータ電圧と同じ電圧に設定される。処理回路４２は、設定データＣＳＷ［４：０］の値を順次に変化させることで、可変容量回路３０の容量値を順次に変化させる。処理回路４２は、各容量値における検出信号ＤＥＴに基づいて可変容量回路３０の容量値を決定する。即ち、処理回路４２は、出力電圧ＶＱが所与の検出電圧となる容量値を、検出信号ＤＥＴに基づいて判断し、その容量値の設定データＣＳＷ［４：０］をレジスター回路４８に記憶させる。

可変容量回路３０は、第１～第５調整用キャパシターと第１～第５調整用スイッチとを含む。第１調整用スイッチの一端は出力ノードＮＶＱに接続され、他端は第１調整用キャパシターの一端に接続される。第１調整用キャパシターの他端はグランドノードに接続される。第２～第５調整用キャパシターと第２～第５調整用スイッチについても同様である。第１～第５調整用キャパシターの容量値はバイナリに重み付けされている。第１調整用スイッチはＣＳＷ［０］によりオン又はオフに制御される。同様に、第２～第５調整用スイッチはＣＳＷ［１］～ＣＳＷ［４］によりオン又はオフに制御される。

図４は、キャパシター回路とキャパシター駆動回路の詳細構成例、及び電気光学パネル側容量の例を示す。なお以下では、キャパシターの容量値を表す符号として、そのキャパシターの符号と同じ符号を用いる。例えばキャパシターＣ１の容量値をＣ１と記載する。また、データが示す値を表す符号として、そのデータの符号と同様の符号を用いる。例えば、階調データＤＱ［１０：０］の階調値に着目するような場合に、その階調値をＤＱで表す。

キャパシター回路１０は、第１～第ｎキャパシターＣ１～Ｃｎを含む。キャパシター駆動回路２０は、第１～第ｎ駆動回路ＤＲ１～ＤＲｎを含む。以下ではｎ＝１０の例を説明するが、ｎは２以上の整数であればよい。ｎは、階調データＤＱ［１０：０］のビット数と同数に設定されればよい。

キャパシターＣｉの一端は、出力ノードＮＶＱに接続され、他端は、キャパシター駆動ノードＮＤＲｉに接続される。ｉは１以上でｎ＝１０以下の整数である。キャパシターＣ１～Ｃ１０は、バイナリに重み付けされた容量値を有している。具体的にはキャパシターＣｉの容量値は２^{（ｉ－１）}×Ｃ１である。

処理回路４２は、階調データＤＱ［１０：０］の第ｉビットＤＱ［ｉ－１］を駆動回路ＤＲｉの入力ノードに出力する。駆動回路ＤＲｉは、ビットＤＱ［ｉ－１］が第１論理レベルのとき第１電圧レベルをキャパシター駆動ノードＮＤＲｉに出力し、ビットＤＱ［ｉ－１］が第２論理レベルのとき第２電圧レベルをキャパシター駆動ノードＮＤＲｉに出力する。例えば、第１論理レベルは“０”であり、第２論理レベルは“１”であり、第１電圧レベルは低電位側電源電圧ＶＳＨであり、第２電圧レベルは高電位側電源電圧ＶＤＨである。駆動回路ＤＲｉは、例えば、入力された論理レベルを駆動回路ＤＲｉの出力電圧レベルにレベルシフトするレベルシフターと、そのレベルシフターの出力をバッファリングするバッファー回路と、で構成される。

駆動回路ＤＲ１～ＤＲ１１がキャパシターＣ１～Ｃ１１を駆動することで、キャパシターＣ１～Ｃ１１と可変容量回路３０と電気光学パネル側容量ＣＰとの間で電荷再分配が生じる。そして、その結果として出力ノードＮＶＱにデータ電圧が出力される。

電気光学パネル側容量ＣＰは、データ電圧出力端子ＴＶＱから見える容量の合計である。例えば、電気光学パネル側容量ＣＰは、プリント基板の寄生容量である基板容量ＣＰ１と、電気光学パネル２００内の寄生容量であるパネル容量ＣＰ２と、を加算したものである。プリント基板は、ドライバー１００が実装されると共に電気光学パネル２００に接続される基板である。

キャパシターＣ１～Ｃ１１の容量値の合計がＣｔｏｔ＝Ｃ１＋Ｃ２＋・・・＋Ｃ１１であり、可変容量回路３０の容量値がＣＦであるとする。一例としては、Ｃｔｏｔ／（ＣＦ＋ＣＰ）＝２となるようにＣＦが設定される。このとき、最大階調値ＤＱ＝２０４７において、ＶＱ＝１５Ｖ×｛Ｃｔｏｔ／（Ｃｔｏｔ＋ＣＦ＋ＣＰ）｝＋２．５Ｖ＝１０Ｖ＋２．５Ｖ＝１２．５Ｖとなる。最小階調値ＤＱ＝０において、ＶＱ＝０Ｖ×｛Ｃｔｏｔ／（Ｃｔｏｔ＋ＣＦ＋ＣＰ）｝＋２．５Ｖ＝０Ｖ＋２．５Ｖ＝２．５Ｖとなる。図３においてＤＱ＝ＤＱ＿ＧＤとすれば、図３の例と同じデータ電圧が実現されている。

なお、ブランキング期間等において出力ノードＮＶＱの電荷が初期化される。一例としては、出力ノードＮＶＱに初期化用の電圧２．５Ｖが供給され、その電圧を示す階調値ＤＱ＝０の階調データＤＱ［１０：０］がキャパシター駆動回路２０に入力される。

図５は、本実施形態の電荷補償回路を用いない場合の信号波形例である。以下では、データ線駆動回路１１０が図１のデータ線駆動回路ＤＤ１である例において、１つの水平走査期間におけるデータ線ＳＬ１とＳＬ９に関する信号波形例を説明する。

データ線スイッチＳＷＥＰ１とＳＷＥＰ９がオンになり、データ線駆動回路ＤＤ１がプリチャージ電圧ＶＰＲを出力する。これにより、信号供給線ＤＬ１及びデータ線ＳＬ１とＳＬ９がプリチャージ電圧ＶＰＲで充電される。次に、データ線スイッチＳＷＥＰ１とＳＷＥＰ９がオフになる。

次に、データ線駆動回路ＤＤ１が容量駆動を開始し、信号供給線ＤＬ１がデータ電圧ＳＶ１で充電される。次に、データ線スイッチＳＷＥＰ１がオンになって信号供給線ＤＬ１とデータ線ＳＬ１が接続され、データ線ＳＬ１が充電され、データ線スイッチＳＷＥＰ１がオフになる。信号供給線ＤＬ１とデータ線ＳＬ１が接続される前には、信号供給線ＤＬ１はデータ電圧ＳＶ１であり、データ線ＳＬ１がプリチャージ電圧ＶＰＲなので、信号供給線ＤＬ１とデータ線ＳＬ１が接続されたときに電荷再分配が生じて信号供給線ＤＬ１の電圧がＳＶ１からＳＶ１’にずれる。このずれをΔＶ１とするとＳＶ１’＝ＳＶ１－ΔＶ１である。ＳＶ１＞ＶＰＲの場合にはＳＶ１’＜ＳＶ１となり、ＳＶ１＜ＶＰＲの場合にはＳＶ１’＞ＳＶ１となる。データ線ＳＬ１には、この電圧ＳＶ１’が書き込まれる。

次に、データ線駆動回路ＤＤ１が容量駆動を開始し、信号供給線ＤＬ９が充電される。目標電圧はデータ電圧ＳＶ９であるが、上記ΔＶ１だけずれているので信号供給線ＤＬ９は電圧ＳＶ９－ΔＶ１で充電される。次に、データ線スイッチＳＷＥＰ９がオンになって信号供給線ＤＬ１とデータ線ＳＬ９が接続され、データ線ＳＬ９が充電され、データ線スイッチＳＷＥＰ９がオフになる。信号供給線ＤＬ１とデータ線ＳＬ９が接続されたときに電荷再分配が生じて信号供給線ＤＬ１の電圧がＳＶ９－ΔＶ１からＳＶ９’＝ＳＶ９－ΔＶ１－ΔＶ２にずれる。データ線ＳＬ９には、この電圧ＳＶ９’が書き込まれる。

以上のように、データ線スイッチがオンになって信号供給線とデータ線が接続されたときに、信号供給線の電荷がデータ線に移動し、その後にデータ線スイッチがオフになる。容量駆動においては出力ノードの電荷が保存する必要があるが、上記の電荷移動によって電荷の過不足が生じ、容量駆動の電荷保存が成り立たなくなってしまう。上述した特許文献１では、アンプ回路を用いて過不足電荷を補償しているが、高画素化又は高フレームレート化等にともなってアンプ回路の消費電力又は回路面積が増大してしまう。

図６は、本実施形態の電荷補償回路を用いる場合の第１信号波形例である。図６には、データ線スイッチがオンになるタイミングで電荷補償が開始される場合の信号波形例を示す。

電荷補償回路９０は、データ線スイッチＳＷＥＰ１がオフからオンになるタイミングにおいて、ΔＶ１に対応する補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。電荷補償回路９０は、ＳＶ１＞ＶＰＲの場合には電荷を注入し、ＳＶ１＜ＶＰＲの場合には電荷を排出する。同様に、電荷補償回路９０は、データ線スイッチＳＷＥＰ９がオフからオンになるタイミングにおいて、ΔＶ２に対応する補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。

処理回路４２は、データ線スイッチがオフからオンになるタイミングにおいて電荷補償回路９０への設定データＤＣＣ［４：０］の設定値ＤＣＣを更新する。これにより、データ線スイッチがオフからオンになるタイミングにおいて電荷補償が開始される。設定値ＤＣＣは補償電荷量の設定値であり、その設定値ＤＣＣを決定する手法については後述する。

図７は、本実施形態の電荷補償回路を用いる場合の第２信号波形例である。図７には、容量駆動が開始されるタイミングで電荷補償が開始される場合の信号波形例を示す。

電荷補償回路９０は、容量駆動が開始されるタイミングにおいて、ΔＶ１に対応する補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。これにより信号供給線ＤＬ１の電圧はＳＶ１”になる。ＳＶ１＞ＶＰＲの場合には電荷補償回路９０が電荷を注入するのでＳＶ１”＞ＳＶ１となる。ＳＶ１＜ＶＰＲの場合には電荷補償回路９０が電荷を排出するのでＳＶ１”＜ＳＶ１となる。データ線スイッチＳＷＥＰ９がオフからオンになると、電荷再分配により信号供給線ＤＬ１とデータ線ＳＬ１の電圧がデータ電圧ＳＶ１となる。同様に、電荷補償回路９０は、容量駆動が開始されるタイミングにおいて、ΔＶ２に対応する補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。これにより信号供給線ＤＬ１の電圧はＳＶ９”になる。データ線スイッチＳＷＥＰ９がオフからオンになると、信号供給線ＤＬ１とデータ線ＳＬ９の電圧がデータ電圧ＳＶ９となる。

処理回路４２は、容量駆動が開始されるタイミングにおいて電荷補償回路９０への設定データＤＣＣ［４：０］の設定値ＤＣＣを更新する。これにより、容量駆動が開始されるタイミングにおいて電荷補償が開始される。

以上のように、電荷補償回路９０を用いて電荷再分配により過不足電荷を補償することで、アンプ回路を用いる場合に比べて、データ線の電圧を高速にデータ電圧に漸近させることができる。また、アンプ回路を更に併用した場合であっても、アンプ回路が補償すべき電荷量を、減らすことが可能である。

図８は、電荷補償回路の第１詳細構成例である。電荷補償回路９０は、電荷補償キャパシター回路９２と第１～第ｍ補償駆動回路ＤＲＣ１～ＤＲＣｍを含む。電荷補償キャパシター回路９２は、第１～第ｍ補償キャパシターＣＣ１～ＣＣｍを含む。以下ではｍ＝５の例を説明するが、ｍは２以上の整数であればよい。ｍは、設定データＤＣＣ［４：０］のビット数と同数に設定されればよい。

補償キャパシターＣＣｒの一端は、出力ノードＮＶＱに接続され、他端は、ノードＮＤＲＣｒに接続される。ｒは１以上でｍ＝５以下の整数である。補償キャパシターＣＣ１～ＣＣ５は、バイナリに重み付けされた容量値を有している。具体的には補償キャパシターＣＣｒの容量値は２^{（ｒ－１）}×ＣＣ１である。容量値ＣＣ１は、キャパシター回路１０のＬＳＢの容量値Ｃ１に対して所定比の容量値である。所定比は、例えば１、１／２、又は１／４等であるが、これに限定されない。例えば、ＣＣ１＝Ｃ１／４にすれば、ＬＳＢ／４の分解能で電荷補償できる。

駆動回路ＤＲＣｒは、第ｒ補償信号をノードＮＤＲＣｒに出力する。具体的には、処理回路４２は、設定データＤＣＣ［４：０］の第ｒビットＤＣＣ［ｒ－１］を補償駆動回路ＤＲＣｒの入力ノードに出力する。補償駆動回路ＤＲＣｒは、ビットＤＣＣ［ｒ－１］が第１論理レベルのとき第１電圧レベルをノードＮＤＲＣｒに出力し、ビットＤＣＣ［ｒ－１］が第２論理レベルのとき第２電圧レベルをノードＮＤＲＣｒに出力する。例えば、第１論理レベルは“０”であり、第２論理レベルは“１”であり、第１電圧レベルは低電位側電源電圧ＶＳＨであり、第２電圧レベルは高電位側電源電圧ＶＤＨである。補償駆動回路ＤＲＣｒは、例えば、入力された論理レベルを補償駆動回路ＤＲＣｒの出力電圧レベルにレベルシフトするレベルシフターと、そのレベルシフターの出力をバッファリングするバッファー回路と、で構成される。

図９は、処理回路の第１詳細構成例である。処理回路４２は、加算器ＡＤＡ１、ＡＤＡ２と乗算器ＭＸＡとラッチ回路ＬＴＡ１、ＬＴＡ２とを含む。なお、ビット数を記載しないデータのビット数は任意であってよい。また、ビット数を記載したデータについても、処理回路４２内においてビット数を拡張して演算に用いられてもよい。

ラッチ回路ＬＴＡ１は、階調データＤＱ＿ＧＤ［１０：０］をラッチし、そのラッチしたデータを階調データＤＱ［１０：０］としてキャパシター駆動回路２０に出力する。加算器ＡＤＡ１は、階調データＤＱ［１０：０］からプリチャージ階調データＤＰＲＥ［１０：０］を減算する。乗算器ＭＸＡは、加算器ＡＤＡ１の出力データと係数Ｃｏｅｆのデータとを乗算し、その結果を過不足階調データＤＣＣ＿ＤＱとして出力する。加算器ＡＤＡ２は、過不足階調データＤＣＣ＿ＤＱと設定データＤＣＣ［４：０］を加算する。ラッチ回路ＬＴＡ２は、加算器ＡＤＡ２の出力データをラッチし、そのラッチしたデータを設定データＤＣＣ［４：０］として電荷補償回路９０に出力する。設定データＤＣＣ［４：０］は、過不足階調データＤＣＣ＿ＤＱの累積データとなる。ラッチ回路ＬＴＡ２は、水平同期信号ＨＳＹＮＣによりリセットされる。

以下、具体的な演算例を示す。
図１０は、容量駆動のキャパシターの容量値例である。階調データＤＱ［１０：０］のＬＳＢに対応する容量値をＣ１＝０．０４８８２８ｐＦとする。上述したように、Ｃ２～Ｃ１１の容量値は、Ｃ１を基準にバイナリに重み付けされている。駆動回路ＤＲ１がＶＳＨ＝１５ＶでキャパシターＣ１を駆動したとき、対グランドでキャパシターＣ１が保持する電荷はＣ１×１５Ｖ＝０．７３２４２ｐＣである。同様に、Ｃ２～Ｃ１１の電荷量は、Ｃ２×１５Ｖ～Ｃ１１×１５Ｖである。

図１１は、過不足階調値の演算式を説明する表である。ここでは、１本のデータ線の寄生容量を４ｐＦとする。また、プリチャージ電圧を２．５Ｖとする。プリチャージ電圧に対応したプリチャージ階調値は、ＤＰＲＥ＝０となる。

係数Ｃｏｅｆは、例えば電気光学装置の検査工程又は回路シミュレーション等により決定される。このとき、容量駆動の階調値が１０２４に設定されたとする。階調値１０２４のデータ電圧は、７．５Ｖである。このとき、信号供給線とデータ線が接続されたことによる過不足電荷量は、４ｐＦ×（７．５Ｖ－２．５Ｖ）＝２０ｐＣとなる。この過不足電荷量を、階調値に変換するために、１ＬＳＢに相当するＣ１の電荷量０．７３２４２ｐＣで除算する。これにより、階調値１０２４における過不足階調値２７．２５が得られる。係数Ｃｏｅｆは、１階調辺りの過不足階調値であり、２７．２５／１０２４となる。例えば、ドライバー１００の外部に設けられた不揮発性メモリーに係数Ｃｏｅｆが記憶される。

電源投入時の初期化処理等において、表示コントローラー３００等が不揮発性メモリーから係数Ｃｏｅｆを読み出してドライバー１００のレジスター回路４８に書き込む。処理回路４２は、レジスター回路４８に記憶された係数Ｃｏｅｆを用いて演算を行う。処理回路４２は、階調データＤＱ＿ＧＤ［１０：０］の階調値ＤＱ＿ＧＤから過不足階調値を下式（１）により求める。
ＤＣＣ＿ＤＱ＝（ＤＱ＿ＧＤ－ＤＰＲＥ）×Ｃｏｅｆ ・・・（１）

図１１の例では、ＤＣＣ＿ＤＱ＝（ＤＱ＿ＧＤ－０）×（２７．２５／１０２４）である。

図１２は、水平走査期間の駆動順１～４における演算例である。各駆動順において、１本のデータ線が駆動され、駆動順１は、水平走査期間の最初の駆動順を示す。ここでは、プリチャージ階調値をＤＰＲＥ＝２５とする。

駆動順１、２、３、４において、階調値ＤＱ＿ＧＤ＝１０２４、１６４０、１７５０，２０４８であるとする。このとき、駆動順１、２、３、４における過不足階調値は、ＤＣＣ＿ＤＱ＝２６．５、４２．７５、４５．７５、５３．７５となる。電荷補償回路９０の設定値ＤＣＣは、過不足階調値ＤＣＣ＿ＤＱの累積値となるので、駆動順１、２、３、４における設定値は、ＤＣＣ＝２６．５、６９．２５、１１５、１６８．７５となる。容量駆動の階調値は、ＤＱ＝ＤＱ＿ＧＤである。

例えば、駆動順１における過不足階調値ＤＣＣ＿ＤＱ＝２６．５は、図５のΔＶ１に対応し、駆動順２における過不足階調値ＤＣＣ＿ＤＱ＝４７．２５は、図５のΔＶ２に対応する。電荷補償回路９０は、駆動順１でΔＶ１を補償し、駆動順２でΔＶ２を補償するので、駆動順２では結果的にΔＶ１＋ΔＶ２が補償されることになる。このため、電荷補償回路９０の設定値ＤＣＣとして、過不足階調値ＤＣＣ＿ＤＱの累積値を用いる。

以上の本実施形態では、ドライバー１００は、データ電圧出力端子ＴＶＱとキャパシター駆動回路２０とキャパシター回路１０と処理回路４２と電荷補償回路９０とを含む。データ電圧出力端子ＴＶＱは、電気光学パネル２００のデータ線スイッチを介してデータ線に電気的に接続される。キャパシター駆動回路２０は、階調データに対応する第１～第ｎキャパシター駆動電圧を第１～第ｎキャパシター駆動用ノードＮＤＲ１～ＮＤＲｎに出力する。ｎは２以上の整数である。キャパシター回路１０は、データ電圧出力端子ＴＶＱのノードである出力ノードＮＶＱと、第１～第ｎキャパシター駆動用ノードＮＤＲ１～ＮＤＲｎとの間に設けられる第１～第ｎキャパシターＣ１～Ｃｎを有する。処理回路４２は、データ線スイッチがオンになったときの出力ノードＮＶＱの不足電荷量又は過剰電荷量である過不足電荷量を演算する。電荷補償回路９０は、電荷補償キャパシター回路９２を有する。電荷補償回路９０は、電荷補償キャパシター回路９２を用いて、処理回路４２により演算された過不足電荷量に基づく補償電荷を、出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。

本実施形態によれば、電荷補償回路９０が電荷補償キャパシター回路９２を用いて電荷再分配により過不足電荷を補償できる。これにより、アンプ回路を用いて過不足電荷を補償する場合に比べて、データ線の電圧を高速にデータ電圧に漸近させることができる。或いは、アンプ回路を更に併用した場合であっても、アンプ回路が補償すべき電荷量を、減らすことが可能である。これにより、アンプ回路を低消費電力化又は小規模化できる。

また本実施形態では、データ線スイッチがオフであるときのデータ線の電圧がプリチャージ電圧ＶＰＲである。このとき、処理回路４２は、データ線スイッチがオフからオンになったときの、プリチャージ電圧ＶＰＲと、階調データに対応する目標電圧との差により生じる過不足電荷量を演算する。

容量駆動は出力ノードＮＶＱの電荷保存を前提にしているが、図５等で説明したように、データ線は駆動前にプリチャージ電圧ＶＰＲでプリチャージされているため、データ電圧で充電された出力ノードＮＶＱとデータ線が接続されたとき、出力ノードＮＶＱの電荷が保存しなくなる。本実施形態によれば、プリチャージ電圧ＶＰＲと、階調データＤＱ［１０：０］に対応する目標電圧との差により生じる過不足電荷量が演算されることで、出力ノードＮＶＱを電荷保存状態に近づけ、データ線の電圧を目標電圧に近づけることができる。

なお、目標電圧とは、階調データが示すデータ電圧のことであり、データ線に出力されるべき本来の電圧のことである。

また本実施形態では、目標電圧に対応する階調値をＤＱ＿ＧＤとし、プリチャージ電圧ＶＰＲに対応する階調値をＤＰＲＥとし、目標電圧とプリチャージ電圧ＶＰＲの差に対する過不足電荷量の比を示す係数をＣｏｅｆとし、過不足電荷量を補償する過不足階調値をＤＣＣ＿ＤＱとする。このとき、処理回路４２は、過不足階調値を、ＤＣＣ＿ＤＱ＝（ＤＱ＿ＧＤ－ＤＰＲＥ）×Ｃｏｅｆにより演算する。電荷補償回路９０は、過不足階調値ＤＣＣ＿ＤＱに基づいて補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。

本実施形態によれば、上記演算により、過不足電荷量に対応した階調値である過不足階調値ＤＣＣ＿ＤＱが得られる。電荷量に対応した階調値とは、キャパシター回路１０の第１キャパシターＣ１の電荷量を１階調としたときの階調値である。過不足階調値ＤＣＣ＿ＤＱを用いることで、１階調に対応した電荷量を基準に過不足電荷量を扱うことができる。例えば、電荷補償キャパシター回路９２のキャパシターの容量値を、キャパシター回路１０の第１キャパシターＣ１の容量値を基準に、例えば２倍、又は１／２倍等にしてもよい。これにより、そのキャパシターが２階調、又は１／２階調に相当する過不足電荷量を補償できることになる。

また本実施形態では、電荷補償キャパシター回路９２は、一端が出力ノードＮＶＱに接続される第１～第ｍ補償キャパシターＣＣ１～ＣＣｍを含む。電荷補償回路９０は、過不足電荷量に基づく第１～第ｍ補償信号を第１～第ｍ補償キャパシターＣＣ１～ＣＣｍの他端に出力する第１～第ｍ補償駆動回路ＤＲＣ１～ＤＲＣｍを含む。

本実施形態によれば、過不足電荷量に基づく第１～第ｍ補償信号により第１～第ｍ補償キャパシターＣＣ１～ＣＣｍの他端が駆動される。これにより、過不足電荷量に基づく補償電荷が第１～第ｍ補償キャパシターＣＣ１～ＣＣｍから出力ノードＮＶＱに注入される又は出力ノードＮＶＱから排出される。

また本実施形態では、処理回路４２は、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路９０の設定値ＤＣＣを出力する。第１～第ｍ補償駆動回路ＤＲＣ１～ＤＲＣｍは、設定値ＤＣＣに対応した第１～第ｍ補償信号を出力する。第１～第ｍ補償キャパシターＣＣ１～ＣＣｍは、第１～第ｍ補償信号により駆動されることで、過不足電荷量に対応した補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。

あるデータ線が駆動されるときに電荷補償が行われることで、出力ノードＮＶＱが電荷保存状態に維持され、その電荷状態を基準として、次のデータ線が駆動されるときに更に電荷補償が行われる。このため、電荷補償は累積していくことになる。本実施形態では、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路９０の設定値ＤＣＣが出力されるので、電荷補償が累積される。

３．第２実施形態
図１３は、ドライバーの第２詳細構成例である。本構成例では、処理回路４２は、過不足階調値ＤＣＣ＿ＤＱに基づいて、電荷補償回路９０の補償動作を制御する制御信号ＣＮＴを、電荷補償回路９０に出力する。なお、既に説明した構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

第２実施形態においては、電荷補償回路９０は、第１実施形態と同様に、各データ線の駆動において過不足電荷量と同じ電荷量の補償電荷を出力ノードＮＶＱに注入する又は出力ノードＮＶＱから排出する。但し、電荷補償回路９０の構成が異なる。

図１４は、電荷補償回路の第２詳細構成例である。電荷補償回路９０は、電荷補償キャパシター回路９２と、第１補償駆動回路ＤＲＡと、第１スイッチＳＡＱと、第２スイッチＳＡＶＤと、第３スイッチＳＡＶＳと、第２補償駆動回路ＤＲＢと、第４スイッチＳＢＱと、第５スイッチＳＢＶＤと、第６スイッチＳＢＶＳとを含む。電荷補償キャパシター回路９２は、第１補償キャパシターＣＡＶと、第２補償キャパシターＣＢＶとを含む。

スイッチＳＡＱの一端は、出力ノードＮＶＱに接続され、他端は、ノードＮＣＡＶに接続される。スイッチＳＡＶＤの一端は、高電位側電源電圧ＶＤＨが供給される高電位側電源ノードＮＶＤＨに接続され、他端は、ノードＮＣＡＶに接続される。スイッチＳＡＶＳの一端は、低電位側電源電圧ＶＳＨが供給される低電位側電源ノードＮＶＳＨに接続され、他端は、ノードＮＣＡＶに接続される。補償キャパシターＣＡＶの一端は、ノードＮＣＡＶに接続され、他端は、ノードＮＤＲＡに接続される。

スイッチＳＢＱの一端は、出力ノードＮＶＱに接続され、他端は、ノードＮＣＢＶに接続される。スイッチＳＢＶＤの一端は、高電位側電源電圧ＶＤＨが供給される高電位側電源ノードＮＶＤＨに接続され、他端は、ノードＮＣＢＶに接続される。スイッチＳＢＶＳの一端は、低電位側電源電圧ＶＳＨが供給される低電位側電源ノードＮＶＳＨに接続され、他端は、ノードＮＣＢＶに接続される。補償キャパシターＣＢＶの一端は、ノードＮＣＢＶに接続され、他端は、ノードＮＤＲＢに接続される。

処理回路４２は、制御信号ＣＮＴとして、スイッチＳＡＱをオン又はオフに制御する制御信号ＡＱと、スイッチＳＡＶＤをオン又はオフに制御する制御信号ＡＶＤと、スイッチＳＡＶＳをオン又はオフに制御する制御信号ＡＶＳと、補償駆動回路ＤＲＡの制御信号ＤＡと、補償キャパシターＣＡＶの容量値を設定する設定データＳＥＴＡと、を出力する。また処理回路４２は、制御信号ＣＮＴとして、スイッチＳＢＱをオン又はオフに制御する制御信号ＢＱと、スイッチＳＢＶＤをオン又はオフに制御する制御信号ＢＶＤと、スイッチＳＢＶＳをオン又はオフに制御する制御信号ＢＶＳと、補償駆動回路ＤＲＢの制御信号ＤＢと、補償キャパシターＣＢＶの容量値を設定する設定データＳＥＴＢと、を出力する。

スイッチＳＡＱ、ＳＡＶＤ、ＳＡＶＳ、ＳＢＱ、ＳＢＶＤ、ＳＢＶＳの各々は、アナログスイッチであり、例えばＮ型トランジスター、Ｐ型トランジスター、又はそれらを並列接続したトランスファーゲートである。

補償キャパシターＣＡＶは、容量値が可変である補償用可変容量回路で構成される。設定データＳＥＴＡのビット数が９であるとする。このとき、補償用可変容量回路は、第１～第９キャパシターと第１～第９スイッチとを含む。第１スイッチの一端はノードＮＣＡＶに接続され、他端は第１キャパシターの一端に接続される。第１キャパシターの他端はノードＮＤＲＡに接続される。同様に、第２～第９スイッチの一端はノードＮＣＡＶに接続され、他端は第２～第９キャパシターの一端に接続される。第２～第９キャパシターの他端はノードＮＤＲＡに接続される。第１キャパシターの容量値を基準として、第２～第９キャパシターの容量値はバイナリに重み付けされている。第１スイッチは、設定データの第１ビットＳＥＴＡ［０］によりオン又はオフに制御される。同様に、第２～第９スイッチは、設定データの第２～第９ビットＳＥＴＡ［１］～ＳＥＴＡ［８］によりオン又はオフに制御される。補償キャパシターＣＢＶも同様な構成である。

補償駆動回路ＤＲＡは、制御信号ＤＡが第１論理レベルのとき第１電圧レベルをノードＮＤＲＡに出力し、制御信号ＤＡが第２論理レベルのとき第２電圧レベルをノードＮＤＲＡに出力する。例えば、第１論理レベルは“０”であり、第２論理レベルは“１”であり、第１電圧レベルは低電位側電源電圧ＶＳＨであり、第２電圧レベルは高電位側電源電圧ＶＤＨである。補償駆動回路ＤＲＡは、例えば、入力された論理レベルを補償駆動回路ＤＲＡの出力電圧レベルにレベルシフトするレベルシフターと、そのレベルシフターの出力をバッファリングするバッファー回路と、で構成される。補償駆動回路ＤＲＢも同様な構成である。

図１５は、第２実施形態において処理回路が電荷補償回路へ出力する制御信号の信号波形例である。スイッチの制御信号は、ハイレベルのときオンを示し、ローレベルのときオフを示すとする。

信号ＤＡ、ＤＢはローレベルであり、補償駆動回路ＤＲＡ、ＤＲＢはＶＳＨ＝０Ｖを出力する。

駆動順１の前において、補償キャパシターＣＡＶの容量値が最大値に設定されると共に、スイッチＳＡＶＤがオンになる。これにより、補償キャパシターＣＡＶの第１～第９キャパシターがＶＤＨ＝１５Ｖで充電される。その後、スイッチＳＡＶＤがオフになる。

駆動順１において、注入時の容量設定値ＳＥＴＡによる設定により補償キャパシターＣＡＶの容量値が設定されると共に、スイッチＳＡＱがオンになる。これにより、注入時の容量設定値ＳＥＴＡ対応した補償電荷が補償キャパシターＣＡＶから出力ノードＮＶＱに注入される。

また駆動順１において、補償キャパシターＣＢＶの容量値が最大値に設定されると共に、スイッチＳＢＶＳがオンになる。これにより、補償キャパシターＣＢＶの第１～第９キャパシターがＶＳＨ＝０Ｖで充電される。その後、スイッチＳＢＶＳがオフになる。

駆動順２において、排出時の容量設定値ＳＥＴＢにより設定により補償キャパシターＣＢＶの容量値が設定されると共に、スイッチＳＢＱがオンになる。これにより、排出時の容量設定値ＳＥＴＢ対応した補償電荷が補償キャパシターＣＢＶから出力ノードＮＶＱに注入される。

また駆動順２において、補償キャパシターＣＡＶの容量値が最大値に設定されると共に、スイッチＳＡＶＤがオンになる。

以降の駆動順において、上記と同様な動作が繰り返されることで、奇数の駆動順において補償キャパシターＣＡＶにより電荷補償が行われ、偶数の駆動順において補償キャパシターＣＢＶにより電荷補償が行われる。駆動順５において補償キャパシターＣＡＶにより電荷排出が行われるが、この場合には駆動順４においてスイッチＳＡＶＳがオンになる。また、駆動順６において補償キャパシターＣＢＶにより電荷注入が行われるが、この場合には駆動順５においてスイッチＳＢＶＤがオンになる。

なお、駆動順１、３、５の各々において、補償キャパシターＣＡＶにより電荷注入又は電荷排出のいずれが行われてもよい。駆動順２、４、６の各々において、補償キャパシターＣＢＶにより電荷注入又は電荷排出のいずれが行われてもよい。

図１６は、処理回路４２の第２詳細構成例である。処理回路４２は、加算器ＡＤＣと、乗算器ＭＸＣと、ラッチ回路ＬＴＣ１、ＬＴＣ２と、電荷量演算回路ＤＫＣと、信号出力回路ＳＳＣとを含む。階調データＤＱ［１０：０］の演算と、過不足階調データＤＣＣ＿ＤＱの演算は、図９と同様である。

ラッチ回路ＬＴＣ２は、乗算器ＭＸＣの出力データである過不足階調データＤＣＣ＿ＤＱをラッチして電荷量演算回路ＤＫＣに出力する。電荷量演算回路ＤＫＣは、過不足階調データＤＣＣ＿ＤＱと階調データＤＱ＿ＧＤ［１０：０］に基づいて、容量設定データＤＣＣＥを演算する。信号出力回路ＳＳＣは、容量設定データＤＣＣＥに基づいて制御信号ＣＮＴを電荷補償回路９０に出力する。具体的には、信号出力回路ＳＳＣは、電荷注入であるか電荷排出であるかに応じてスイッチの制御信号を出力すると共に、容量設定データＤＣＣＥを補償キャパシターＣＡＶの設定データＳＥＴＡ又は補償キャパシターＣＢＶの設定データＳＥＴＢとして出力する。

以下、具体的な演算例を示す。
図１７に示すように、電荷量演算回路ＤＫＣは、補償電荷量を演算するための階調値を用いる。具体的には、２．５Ｖ～１２．５Ｖに対応した表示用の階調値０～２０４８が、ＶＳＨ＝０Ｖ～ＶＤＨ＝１５Ｖに対応した演算用の階調値０～３０７２に拡張される。即ち、表示用の階調値０～２０４８に５１２が加算されることで、演算用の階調値５１２～２５６０に変換される。更に、演算用の階調値の下限が、ＶＳＨ＝０Ｖに対応した０に拡張され、上限が、ＶＤＨ＝１５Ｖに対応した３０７２に拡張される。

図１８は、容量設定値の演算式を説明する表である。過不足階調値ＤＣＣ＿ＤＱの演算手法は第１実施形態と同様である。

ＤＣＣ＿ＤＱ＞０のとき電荷不足であり、ＤＣＣ＿ＤＱは不足階調値を表す。このとき、電荷量演算回路ＤＫＣは、下式（２）により電荷注入時の容量設定値ＤＣＣＥを演算する。
ＤＣＣＥ＝ＤＣＣ＿ＤＱ／（３０７２－（ＤＱ＿ＧＤ＋５１２））×３０７２
・・・（２）

ＤＣＣ＿ＤＱ＜０のとき電荷過剰であり、ＤＣＣ＿ＤＱは過剰階調値を表す。このとき、電荷量演算回路ＤＫＣは、下式（３）により電荷排出時の容量設定値ＤＣＣＥを演算する。
ＤＣＣＥ＝－ＤＣＣ＿ＤＱ／（ＤＱ＿ＧＤ＋５１２）×３０７２
・・・（３）

上式（２）と（３）において、５１２は、階調値ＤＱ＿ＧＤ＝０に対応する演算用の階調値である。３０７２は、高電位側電源電圧ＶＤＨに対応する演算用の階調値である。

図１９は、水平走査期間の駆動順１～４における演算例である。ここでは、プリチャージ階調値を、表示用の階調値において、ＤＰＲＥ＝５１２とする。また過不足階調値ＤＣＣ＿ＤＱを演算する際の係数を、第１実施形態と同様にＣｏｅｆ＝２７．２５とする。

駆動順１、２、３、４において、階調値ＤＱ＿ＧＤ＝２０４８、０、１０２４、０であるとする。このとき、駆動順１、２、３、４における過不足階調値は、ＤＣＣ＿ＤＱ＝４０．７５、－１３．７５、１３．５、－１３．７５となる。ＤＣＣ＿ＤＱ＞０のときＤＣＣ＿ＤＱは不足階調値であり、ＤＣＣ＿ＤＱ＜のときＤＣＣ＿ＤＱは過剰階調値である。容量設定値ＤＣＣＥは、上式（２）又は（３）で演算される。容量駆動の階調値は、ＤＱ＝ＤＱ＿ＧＤである。

例えば、補償キャパシターＣＡＶ、ＣＢＶの第１キャパシターの容量値が、キャパシター回路１０のキャパシターＣ１の容量値の１／２であるとする。容量設定値ＤＣＣＥを９ビットの容量設定データＤＣＣＥ［８：０］で表すとしたとき、そのＬＳＢであるＤＣＣＥ［０］は、１／２階調に対応する。例えば、駆動順２において、電荷排出時の容量設定値ＤＣＣＥ＝８２．５なので、ＤＣＣＥ［８：０］＝０１０１００１０１となる。このＤＣＣＥ［８：０］により補償キャパシターＣＢＶの容量値が設定されることで、過剰階調値であるＤＣＣ＿ＤＱ＝－１３．７５に対応した補償電荷が出力ノードＮＶＱから排出される。

以上の本実施形態では、電荷補償キャパシター回路９２は、第１補償キャパシターＣＡＶを含む。電荷補償回路９０は、第１スイッチＳＡＱと第２スイッチＳＡＶＤと第３スイッチＳＡＶＳとを含む。第１スイッチＳＡＱの一端が出力ノードＮＶＱに接続され、他端が第１補償キャパシターＣＡＶの一端に接続される。第２スイッチＳＡＶＤは、高電位側電源ノードＮＶＤＨと第１スイッチＳＡＱの他端との間に設けられる。第３スイッチＳＡＶＳは、低電位側電源ノードＮＶＳＨと第１スイッチＳＡＱの他端との間に設けられる。

本実施形態によれば、第２スイッチＳＡＶＤがオンになることで、第１補償キャパシターＣＡＶの一端を高電位側電源電圧ＶＤＨで充電でき、第１スイッチＳＡＱがオンになることで、第１補償キャパシターＣＡＶの一端から出力ノードＮＶＱに補償電荷を注入できる。第３スイッチがオンになることで、第１補償キャパシターＣＡＶの一端を低電位側電源電圧ＶＳＨで充電でき、第１スイッチＳＡＱがオンになることで、出力ノードＮＶＱから第１補償キャパシターＣＡＶの一端に補償電荷を排出できる。

また本実施形態では、データ線が駆動される前の準備期間において、第１スイッチＳＡＱがオフであり、第２スイッチＳＡＶＤ又は第３スイッチＳＡＶＳがオンである。データ線が駆動される期間を含む補償期間において、第１スイッチＳＡＱがオンであり、第２スイッチＳＡＶＤと第３スイッチＳＡＶＳがオフである。

本実施形態によれば、準備期間において第１補償キャパシターＣＡＶの一端を高電位側電源電圧ＶＤＨ又は低電位側電源電圧ＶＳＨで充電できる。そして、補償期間において出力ノードＮＶＱに補償電荷を注入できる又は出力ノードＮＶＱから補償電荷を排出できる。

なお、図１５の例において補償キャパシターＣＡＶを例にとると、準備期間は、駆動順１の前と、駆動順２、４、６とにおいて、第２スイッチＳＡＶＤ又は第３スイッチＳＡＶＳがオンしている期間に対応する。また、補償期間は、駆動順１、３、５において、第１スイッチＳＡＱがオンしている期間に対応する。

また本実施形態では、第１補償キャパシターＣＡＶは、容量値が可変である補償用可変容量回路である。処理回路４２は、過不足電荷量に基づいて補償用可変容量回路の容量値を設定する。

本実施形態によれば、過不足電荷量に基づいて補償用可変容量回路の容量値が設定されることで、補償期間において過不足電荷量に対応した補償電荷が、第１補償キャパシターＣＡＶから出力ノードＮＶＱに注入される又は出力ノードＮＶＱから第１補償キャパシターＣＡＶに排出される。

また本実施形態では、電荷補償キャパシター回路９２は、第２補償キャパシターＣＢＶを含む。電荷補償回路９０は、第４スイッチＳＢＱと第５スイッチＳＢＶＤと第６スイッチＳＢＶＳとを含む。第４スイッチＳＢＱの一端が出力ノードＮＶＱに接続され、他端が第２補償キャパシターＣＢＶの一端に接続される。第５スイッチＳＢＶＤは、高電位側電源ノードＮＶＤＨと第４スイッチＳＢＱの他端との間に設けられる。第６スイッチＳＢＶＳは、低電位側電源ノードＮＶＳＨと第４スイッチＳＢＱの他端との間に設けられる。

本実施形態によれば、第１補償キャパシターＣＡＶと第２補償キャパシターＣＢＶで交互に電荷補償できる。即ち、第１補償キャパシターＣＡＶによる電荷補償の補償期間を、第２補償キャパシターＣＢＶによる電荷補償の準備期間とし、第１補償キャパシターＣＡＶによる電荷補償の準備期間を、第２補償キャパシターＣＢＶによる電荷補償の補償期間にできる。これにより、高画素化又は高フレームレート化等による駆動の高速化に対応しやすくなる。

４．第３実施形態
第３実施形態では、キャパシター回路１０とキャパシター駆動回路２０を用いた容量駆動の階調値に過不足階調値を加算することで、過不足電荷を補償する。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路９０が補償電荷を供給することで、上記ずれの累積を減少させる。

第３実施形態におけるドライバー１００の詳細構成例は、第２実施形態の図１３と同様である。但し、制御信号ＣＮＴの内容が異なる。

図２０は、電荷補償回路の第２詳細構成例である。本構成例では、補償キャパシターＣＡＶ、ＣＢＶが容量値固定のキャパシターとなっている。処理回路４２は、制御信号ＣＮＴとして、制御信号ＡＱ、ＡＶＤ、ＡＶＳ、ＤＡ、ＢＱ、ＢＶＤ、ＢＶＳ、ＤＢを出力する。

図２１は、第３実施形態において処理回路が電荷補償回路へ出力する制御信号の第１信号波形例である。補償駆動回路ＤＲＡ、ＤＲＢの制御信号ＤＡ、ＤＢと、スイッチＳＡＶＤ、ＳＡＶＳ、ＳＢＶＤ、ＳＢＶＳの制御信号ＡＶＤ、ＡＶＳ、ＢＶＤ、ＢＶＳについては、第２実施形態の図１５と同様である。奇数の駆動順のうち、補償キャパシターＣＡＶによる電荷補償が行われる場合にスイッチＳＡＱがオンになり、補償キャパシターＣＡＶによる電荷補償が行われない場合にスイッチＳＡＱがオフのままである。図２１には、駆動順１、５において電荷補償が行われ、駆動順３において電荷補償が行われない例を示す。偶数の駆動順のうち、補償キャパシターＣＢＶによる電荷補償が行われる場合にスイッチＳＢＱがオンになり、補償キャパシターＣＢＶによる電荷補償が行われない場合にスイッチＳＢＱがオフのままである。図２１には、駆動順２、６において電荷補償が行われ、駆動順４において電荷補償が行われない例を示す。

なお、駆動順１、３、５の各々において、補償キャパシターＣＡＶにより電荷注入又は電荷排出のいずれが行われてもよいし、行われなくてもよい。駆動順２、４、６の各々において、補償キャパシターＣＢＶにより電荷注入又は電荷排出のいずれが行われてもよいし、行われなくてもよい。

図２２は、第３実施形態において処理回路が電荷補償回路へ出力する制御信号の第２信号波形例である。

本波形例では、補償駆動回路ＤＲＡ、ＤＲＢが補償キャパシターＣＡＶ、ＣＢＶの他端を駆動する。即ち、駆動順１において、スイッチＳＡＱがオンになると共に制御信号ＤＡがローレベルからハイレベルになる。これにより、補償駆動回路ＤＲＡの出力がＶＳＨ＝０ＶからＶＤＨ＝１５Ｖになり、補償キャパシターＣＡＶの他端が駆動される。駆動順２において、スイッチＳＢＱがオンになると共に制御信号ＤＢがハイレベルからローレベルになる。これにより、補償駆動回路ＤＲＢの出力がＶＤＨ＝１５ＶからＶＳＨ＝０Ｖになり、補償キャパシターＣＢＶの他端が駆動される。

補償キャパシターＣＡＶ、ＣＢＶの他端が駆動されることで、補償電荷の電荷量を増やすことができる、或いは、補償電荷の電荷量を維持しつつ補償キャパシターＣＡＶ、ＣＢＶの容量値を小さくできる。

図２３は、処理回路の第３詳細構成例である。処理回路４２は、加算器ＡＤＢ１、ＡＤＢ２、ＡＤＢ３と、乗算器ＭＸＢと、ラッチ回路ＬＴＢ１、ＬＴＢ２と、電荷量演算回路ＤＫＢと、信号出力回路ＳＳＢとを含む。過不足階調データＤＣＣ＿ＤＱの演算は、図９と同様である。

加算器ＡＤＢ２は、電荷量演算回路ＤＫＢが出力した電荷補償後の累積データＤＣＣＢから、過不足階調データＤＣＣ＿ＤＱを減算する。ラッチ回路ＬＴＢ２は、加算器ＡＤＢ２の出力データをラッチし、そのラッチしたデータを電荷補償前の累積データＤＣＣＦとして電荷量演算回路ＤＫＢに出力する。

電荷量演算回路ＤＫＢは、電荷補償前の累積データＤＣＣＦと階調データＤＱ＿ＧＤ［１０：０］とに基づいて、補償電荷量ＤＣＣＡと容量駆動への過不足階調データＤＣＣＤと電荷補償後の累積データＤＣＣＢとを演算する。累積値ＤＣＣＦ＜０のとき電荷不足を示し、累積値ＤＣＣＦ＞０のとき電荷過剰を示す。補償電荷量ＤＣＣＡは、図２２で説明したように電荷注入量と電荷排出量である。電荷量演算回路ＤＫＢは、－ＤＣＣＦ≧電荷注入量の閾値であるとき、図２４で後述する下式（４）により電荷注入量を演算し、－ＤＣＣＦ＜電荷注入量の閾値であるとき、電荷注入量＝０にする。電荷量演算回路ＤＫＢは、ＤＣＣＦ≧電荷排出量の閾値であるとき、図２４で後述する下式（５）により電荷排出量を演算し、ＤＣＣＦ＜電荷排出量の閾値であるとき、電荷排出量＝０にする。電荷補償前の累積値は、ＤＣＣＢ＝ＤＣＣＦ＋電荷注入量－電荷排出量である。容量駆動への過不足階調値は、ＤＣＣＤ＝－ＩＮＴ（ＤＣＣＢ）である。ＩＮＴ（）は、引数の整数値を返す関数である。

信号出力回路ＳＳＢは、補償電荷量ＤＣＣＡに基づいて制御信号ＣＮＴを電荷補償回路９０に出力する。具体的には、補償電荷量ＤＣＣＡは電荷注入量と電荷排出量である。信号出力回路ＳＳＢは、電荷注入量が電荷注入量の閾値以上である場合、電荷注入を指示するスイッチ制御信号を電荷補償回路９０に出力し、電荷排出量が電荷排出量の閾値以上である場合、電荷排出を指示するスイッチ制御信号を電荷補償回路９０に出力する。加算器ＡＤＢ３は、ラッチ回路ＬＴＢ１がラッチした階調データＤＱ＿ＧＤ［１０：０］と、電荷量演算回路ＤＫＢからの過不足階調データＤＣＣＤとを加算し、その結果を階調データＤＱ［１０：０］としてキャパシター駆動回路２０に出力する。

以下、具体的な演算例を示す。
図２４は、電荷注入量と電荷排出量の演算式を説明する表である。ここでは、補償キャパシターＣＡＶにより電荷注入が行われ、補償キャパシターＣＢＶにより電荷排出が行われる例を示す。第２実施形態の図１７と同様に、電荷演算用の階調データが用いられる。

電荷量演算回路ＤＫＢは、下式（４）により電荷注入量である補償電荷量ＤＣＣＡを演算する。電荷量演算回路ＤＫＢは、下式（５）により電荷排出量である補償電荷量ＤＣＣＡを演算する。
ＤＣＣＡ＝（３０７２－（ＤＱ＿ＧＤ＋５１２））×（３１２／３０７２）
・・・（４）
ＤＣＣＡ＝（ＤＱ＿ＧＤ＋５１２）×（８０／３０７２）
・・・（５）

上式（４）において、係数（３１２／３０７２）の３１２は、容量駆動のキャパシターＣ１の容量値に対する、補償キャパシターＣＡＶの容量値の比である。上式（５）において、係数（８０／３０７２）の８０は、容量駆動のキャパシターＣ１の容量値に対する、補償キャパシターＣＢＶの容量値の比である。上式（４）と（５）において、５１２は、階調値ＤＱ＿ＧＤ＝０に対応する演算用の階調値である。３０７２は、高電位側電源電圧ＶＤＨに対応する演算用の階調値である。

図２５は、水平走査期間の駆動順１～４における演算例である。ここでは、プリチャージ階調値を、表示用の階調値において、ＤＰＲＥ＝５１２とする。また過不足階調値ＤＣＣ＿ＤＱを演算する際の係数を、第１実施形態と同様にＣｏｅｆ＝２７．２５とする。

電荷注入量の閾値を５２とし、電荷排出量の閾値を１３．３３とする。例えば、表示コントローラー３００等が、これらの閾値をドライバー１００のレジスター回路４８に書き込み、処理回路４２は、レジスター回路４８から読み出した閾値を用いて演算を行う。電荷注入量の閾値は、例えば階調値ＤＱ＿ＧＤ＝０～２０４７の範囲における電荷注入量の最小値付近に設定される。ＤＱ＿ＧＤ＝２０４７のとき電荷注入量が最小値５２となる。ここでは、この最小値５２を閾値としている。電荷排出量の閾値は、例えば階調値ＤＱ＿ＧＤ＝０～２０４７の範囲における電荷注入量の最小値付近に設定される。ＤＱ＿ＧＤ＝０のとき電荷排出量が最小値１３．３３となる。ここでは、この最小値１３．３３を閾値としている。

駆動順１において、階調値ＤＱ＿ＧＤ＝５１２であるとする。このとき、過不足階調値はＤＣＣ＿ＤＱ＝０となり、電荷補償前の累積値はＤＣＣＦ＝０となる。－ＤＣＣＦ＜５２、ＤＣＣＦ＜１３．３３なので、補償電荷量ＤＣＣＡは、電荷注入量＝０、電荷排出量＝０になる。電荷補償後の累積値は、ＤＣＣＢ＝０＋０－０＝０となる。容量駆動への過不足階調値は、ＤＣＣＤ＝－ＩＮＴ（０）＝０となり、容量駆動への階調値は、ＤＱ＝５１２＋０＝５１２となる。

駆動順２において、階調値ＤＱ＿ＧＤ＝２５６であるとする。このとき、過不足階調値はＤＣＣ＿ＤＱ＝－７となり、電荷補償前の累積値はＤＣＣＦ＝０－７＝７となる。－ＤＣＣＦ＜５２、ＤＣＣＦ＜１３．３３なので、補償電荷量ＤＣＣＡは、電荷注入量＝０、電荷排出量＝０になる。電荷補償後の累積値は、ＤＣＣＢ＝７＋０－０＝７となる。容量駆動への過不足階調値は、ＤＣＣＤ＝－ＩＮＴ（７）＝－７となり、容量駆動への階調値は、ＤＱ＝２５６＋（－７）＝２４９となる。

駆動順３において、階調値ＤＱ＿ＧＤ＝１２８であるとする。このとき、過不足階調値はＤＣＣ＿ＤＱ＝－１０．２５となり、電荷補償前の累積値はＤＣＣＦ＝７－（－１０．２５）＝１７．２５となる。－ＤＣＣＦ＜５２、ＤＣＣＦ≧１３．３３なので、補償電荷量ＤＣＣＡは、電荷注入量＝０、電荷排出量＝１６．６７になる。電荷排出量は、上式（５）により演算される。電荷補償後の累積値は、ＤＣＣＢ＝１７．２５＋０－１６．６７＝０．５８となる。容量駆動への過不足階調値は、－ＤＣＣＤ＝ＩＮＴ（０．５８）＝０となり、容量駆動への階調値は、ＤＱ＝１２８＋０＝１２８となる。

駆動順４において、階調値ＤＱ＿ＧＤ＝１０２４であるとする。このとき、過不足階調値はＤＣＣ＿ＤＱ＝１３．５となり、電荷補償前の累積値はＤＣＣＦ＝０．５８－１３．５＝－１２．９２となる。－ＤＣＣＦ＜５２、ＤＣＣＦ＜１３．３３なので、補償電荷量ＤＣＣＡは、電荷注入量＝０、電荷排出量＝０になる。電荷補償後の累積値は、ＤＣＣＢ＝－１２．９２＋０－１６．６７＝－１２．９２となる。容量駆動への過不足階調値は、ＤＣＣＤ＝－ＩＮＴ（－１２．９２）＝１３となり、容量駆動への階調値は、ＤＱ＝１０２４＋１３＝１０３７となる。

駆動順３において仮に電荷補償回路９０による電荷排出が行われなかった場合、電荷補償前の累積値１７．２５により容量駆動への過不足階調値は－１７となる。この過不足階調値は、本来の階調値に対する容量駆動の階調値のずれの累積を意味する。本実施形態では、電荷補償回路９０が電荷排出を行うことで、その排出量分だけ累積値が減少し、電荷補償前の累積値が０．５８となる。これにより、容量駆動への過不足階調値が０となり、上記ずれの累積が減少している。このように容量駆動による過不足電荷の補償と、電荷補償回路９０による電荷補償を繰り返すことで、全体として出力ノードＮＶＱの電荷保存状態が維持される。

以上の本実施形態では、複数のデータ線が順に駆動される。その複数のデータ線の第ｐ駆動順のデータ線が駆動されるとする。ｐは１以上の整数である。このとき、処理回路４２は、第ｐ駆動順のデータ線における過不足電荷量を補償する第ｐ過不足階調値ＤＣＣ＿ＤＱを演算し、第１～第ｐ－１駆動順のデータ線が駆動されるときに演算された第１～第ｐ－１過不足階調値ＤＣＣ＿ＤＱと第ｐ過不足階調値ＤＣＣ＿ＤＱとの累積値ＤＣＣＦを求める。処理回路４２は、累積値ＤＣＣＦが閾値以上であるとき、電荷補償回路９０から補償電荷を出力ノードＮＶＱに注入させる又は出力ノードＮＶＱから排出させる。

本実施形態によれば、累積した過不足電荷量を示す累積値ＤＣＣＦが、閾値以上であるとき、電荷補償回路９０による電荷補償が行われる。これにより、容量値が固定の補償キャパシターを用いて過不足電荷を補償できる。

なお、図２５の例において、ｐ＝３とする。このとき、処理回路４２は、駆動順３における過不足階調値ＤＣＣ＿ＤＱ＝－１０．２５を演算し、駆動順１、２における過不足階調値ＤＣＣ＿ＤＱ＝０、－７と、駆動順３における過不足階調値ＤＣＣ＿ＤＱ＝－１０．２５との累積値ＤＣＣＦ＝１７．２５を求める。図２５の例において、電荷排出量の閾値は１３．３３であり、ＤＣＣＦ＝１７．２５≧１３．３３なので、処理回路４２は、電荷補償回路９０に、補償電荷を出力ノードＮＶＱに注入させる又は出力ノードＮＶＱから排出させる。

また本実施形態では、処理回路４２は、累積値ＤＣＣＦが閾値より小さいとき、累積値ＤＣＣＦに基づいて補正した階調データＤＱ［１０：０］をキャパシター駆動回路２０に出力する。処理回路４２は、累積値ＤＣＣＦが閾値以上であるとき、補償電荷に対応した階調値を累積値ＤＣＣＦから減算し、減算後の累積値ＤＣＣＢに基づいて補正した階調データＤＱ［１０：０］をキャパシター駆動回路２０に出力する。

本実施形態によれば、累積値に基づいて補正された階調データＤＱ［１０：０］で容量駆動が行われることで、容量駆動により過不足電荷が補償される。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路９０が補償電荷を供給することで、上記ずれの累積を減少させることができる。このように容量駆動による過不足電荷の補償と、電荷補償回路９０による電荷補償を繰り返すことで、全体として出力ノードＮＶＱの電荷保存状態が維持される。

なお、図２５の例において、駆動順２では累積値ＤＣＣＦ＝７が閾値１３．３３より小さい。処理回路４２は、累積値ＤＣＣＦ＝７に基づいて補正した階調値２５６－７＝２４９の階調データＤＱ［１０：０］をキャパシター駆動回路２０に出力する。駆動順３では累積値ＤＣＣＦ＝１７．２５が閾値１３．３３以上である。処理回路４２は、補償電荷に対応した階調値１６．６７を累積値ＤＣＣＦ＝１７．２５から減算し、減算後の累積値ＤＣＣＢ＝０．５８に基づいて補正した階調値１２８－０＝１２８の階調データＤＱ［１０：０］をキャパシター駆動回路２０に出力する。

５．電子器機
図２６は、本実施形態のドライバーを含む電子機器の構成例である。本実施形態の電子機器として、表示装置を搭載する種々の電子機器を想定できる。例えば、電子器機は、プロジェクター、テレビション装置、情報処理装置、携帯型情報端末、カーナビゲーションシステム、又は携帯型ゲーム端末等である。

電子機器５００は、電気光学装置４００、表示コントローラー３００と、処理装置３１０と、記憶部３２０と、ユーザーインターフェース部３３０と、データインターフェース部３４０とを含む。電気光学装置４００は、ドライバー１００と電気光学パネル２００とを含む。

電気光学パネル２００は例えばマトリックス型の液晶表示パネルである。或は、電気光学パネル２００は自発光素子を用いたＥＬ表示パネルであってもよい。ＥＬはElectro-Luminescenceの略である。ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタン、マウス、キーボード、又は電気光学パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データ又は制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェース、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、処理装置３１０又は表示コントローラー３００のワーキングメモリーとして機能する。処理装置３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。処理装置３１０は、例えばＣＰＵ又はマイクロコンピューター等のプロセッサーである。表示コントローラー３００はドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０又は記憶部３２０から転送された画像データを、ドライバー１００が受け付け可能な形式に変換し、その変換された画像データをドライバー１００へ出力する。ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて電気光学パネル２００を駆動する。

以上に説明した本実施形態のドライバーは、データ電圧出力端子とキャパシター駆動回路とキャパシター回路と処理回路と電荷補償回路とを含む。データ電圧出力端子は、電気光学パネルのデータ線スイッチを介してデータ線に電気的に接続される。キャパシター駆動回路は、階調データに対応する第１～第ｎキャパシター駆動電圧を第１～第ｎキャパシター駆動用ノードに出力する。ｎは２以上の整数である。キャパシター回路は、データ電圧出力端子のノードである出力ノードと、第１～第ｎキャパシター駆動用ノードとの間に設けられる第１～第ｎキャパシターを有する。処理回路は、データ線スイッチがオンになったときの出力ノードの不足電荷量又は過剰電荷量である過不足電荷量を演算する。電荷補償回路は、電荷補償キャパシター回路を有し、電荷補償キャパシター回路を用いて、処理回路により演算された過不足電荷量に基づく補償電荷を、出力ノードに注入する又は出力ノードから排出する。

本実施形態によれば、電荷補償回路が電荷補償キャパシター回路を用いて電荷再分配により過不足電荷を補償できる。これにより、アンプ回路を用いて過不足電荷を補償する場合に比べて、データ線の電圧を高速にデータ電圧に漸近させることができる。或いは、アンプ回路を更に併用した場合であっても、アンプ回路が補償すべき電荷量を、減らすことが可能である。

また本実施形態では、データ線スイッチがオフであるときのデータ線の電圧がプリチャージ電圧であってもよい。このとき、処理回路は、データ線スイッチがオフからオンになったときの、プリチャージ電圧と、階調データに対応する目標電圧との差により生じる過不足電荷量を演算してもよい。

本実施形態によれば、プリチャージ電圧と、階調データに対応する目標電圧との差により生じる過不足電荷量が演算されることで、出力ノードを電荷保存状態に近づけることができる。これにより、データ線の電圧を目標電圧に近づけることができる。

また本実施形態では、目標電圧に対応する階調値をＤＱ＿ＧＤとし、プリチャージ電圧に対応する階調値をＤＰＲＥとし、目標電圧とプリチャージ電圧の差に対する過不足電荷量の比を示す係数をＣｏｅｆとし、過不足電荷量を補償する過不足階調値をＤＣＣ＿ＤＱとしてもよい。このとき、処理回路は、過不足階調値を、ＤＣＣ＿ＤＱ＝（ＤＱ＿ＧＤ－ＤＰＲＥ）×Ｃｏｅｆにより演算してもよい。電荷補償回路は、過不足階調値に基づいて補償電荷を出力ノードに注入する又は出力ノードから排出してもよい。

本実施形態によれば、上記演算により、過不足電荷量に対応した階調値である過不足階調値が得られる。過不足階調値を用いることで、１階調に対応した電荷量を基準に過不足電荷量を扱うことができる。例えば、電荷補償キャパシター回路のキャパシターの容量値を、キャパシター回路の第１キャパシターの容量値を基準に、例えば２倍、又は１／２倍等にしてもよい。これにより、そのキャパシターが２階調、又は１／２階調に相当する過不足電荷量を補償できることになる。

また本実施形態では、電荷補償キャパシター回路は、一端が出力ノードに接続される第１～第ｍ補償キャパシターを含んでもよい。電荷補償回路は、過不足電荷量に基づく第１～第ｍ補償信号を第１～第ｍ補償キャパシターの他端に出力する第１～第ｍ補償駆動回路を含んでもよい。

本実施形態によれば、過不足電荷量に基づく第１～第ｍ補償信号により第１～第ｍ補償キャパシターの他端が駆動される。これにより、過不足電荷量に基づく補償電荷が第１～第ｍ補償キャパシターから出力ノードに注入される又は出力ノードから排出される。

また本実施形態では、処理回路は、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路の設定値を出力してもよい。第１～第ｍ補償駆動回路は、設定値に対応した第１～第ｍ補償信号を出力してもよい。第１～第ｍ補償キャパシターは、第１～第ｍ補償信号により駆動されることで、過不足電荷量に対応した補償電荷を出力ノードに注入する又は出力ノードから排出してもよい。

あるデータ線が駆動されるときに電荷補償が行われることで、出力ノードが電荷保存状態に維持され、その電荷状態を基準として、次のデータ線が駆動されるときに更に電荷補償が行われる。このため、電荷補償は累積していくことになる。本実施形態では、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路の設定値が出力されるので、電荷補償が累積される。

また本実施形態では、電荷補償キャパシター回路は、第１補償キャパシターを含んでもよい。電荷補償回路は、第１～第３スイッチを含んでもよい。第１スイッチの一端が出力ノードに接続され、他端が第１補償キャパシターの一端に接続されてもよい。第２スイッチは、高電位側電源ノードと第１スイッチの他端との間に設けられてもよい。第３スイッチは、低電位側電源ノードと第１スイッチの他端との間に設けられてもよい。

本実施形態によれば、第２スイッチがオンになることで、第１補償キャパシターＣＡＶの一端を高電位側電源電圧で充電でき、第１スイッチがオンになることで、第１補償キャパシターの一端から出力ノードに補償電荷を注入できる。第３スイッチがオンになることで、第１補償キャパシターの一端を低電位側電源電圧で充電でき、第１スイッチがオンになることで、出力ノードから第１補償キャパシターの一端に補償電荷を排出できる。

また本実施形態では、データ線が駆動される前の準備期間において、第１スイッチがオフであり、第２スイッチ又は第３スイッチがオンであってもよい。データ線が駆動される期間を含む補償期間において、第１スイッチがオンであり、第２スイッチと第３スイッチがオフであってもよい。

本実施形態によれば、準備期間において第１補償キャパシターの一端を高電位側電源電圧又は低電位側電源電圧で充電できる。そして、補償期間において出力ノードに補償電荷を注入できる又は出力ノードから補償電荷を排出できる。

また本実施形態では、第１補償キャパシターは、容量値が可変である補償用可変容量回路であってもよい。処理回路は、過不足電荷量に基づいて補償用可変容量回路の容量値を設定してもよい。

本実施形態によれば、過不足電荷量に基づいて補償用可変容量回路の容量値が設定されることで、補償期間において過不足電荷量に対応した補償電荷が、第１補償キャパシターから出力ノードに注入される又は出力ノードから第１補償キャパシターに排出される。

また本実施形態では、複数のデータ線が順に駆動されてもよい。その複数のデータ線の第ｐ駆動順のデータ線が駆動されるとする。ｐは１以上の整数である。このとき、処理回路は、第ｐ駆動順のデータ線における過不足電荷量を補償する第ｐ過不足階調値を演算し、第１～第ｐ－１駆動順のデータ線が駆動されるときに演算された第１～第ｐ－１過不足階調値と第ｐ過不足階調値との累積値を求めてもよい。処理回路は、累積値が閾値以上であるとき、電荷補償回路に、補償電荷を出力ノードに注入させる又は出力ノードから排出させてもよい。

本実施形態によれば、累積した過不足電荷量を示す累積値が、閾値以上であるとき、電荷補償回路による電荷補償が行われる。これにより、容量値が固定の補償キャパシターを用いて過不足電荷を補償できる。

また本実施形態では、処理回路は、累積値が閾値より小さいとき、累積値に基づいて補正した階調データをキャパシター駆動回路に出力してもよい。処理回路は、累積値が閾値以上であるとき、補償電荷に対応した階調値を累積値から減算し、減算後の累積値に基づいて補正した階調データをキャパシター駆動回路に出力してもよい。

本実施形態によれば、累積値に基づいて補正された階調データで容量駆動が行われることで、容量駆動により過不足電荷が補償される。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路が補償電荷を供給することで、上記ずれの累積を減少させることができる。

また本実施形態では、電荷補償キャパシター回路は、第２補償キャパシターを含んでもよい。電荷補償回路は、第４～第６スイッチを含んでもよい。第４スイッチの一端が出力ノードに接続され、他端が第２補償キャパシターの一端に接続されてもよい。第５スイッチは、高電位側電源ノードと第４スイッチの他端との間に設けられてもよい。第６スイッチは、低電位側電源ノードと第４スイッチの他端との間に設けられてもよい。

本実施形態によれば、第１補償キャパシターと第２補償キャパシターで交互に電荷補償できる。即ち、第１補償キャパシターによる電荷補償の補償期間を、第２補償キャパシターによる電荷補償の準備期間とし、第１補償キャパシターによる電荷補償の準備期間を、第２補償キャパシターによる電荷補償の補償期間にできる。これにより、高画素化又は高フレームレート化等による駆動の高速化に対応しやすくなる。

また本実施形態の電気光学装置は、上記のいずれかのドライバーと、電気光学パネルと、を含む。

また本実施形態の電子器機は、上記のいずれかのドライバーを含む。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また制御回路、データ線駆動回路、ドライバー、電気光学パネル、電気光学装置、及び電子器機等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…キャパシター回路、２０…キャパシター駆動回路、３０…可変容量回路、４０…制御回路、４２…処理回路、４４…インターフェース回路、４８…レジスター回路、５０…検出回路、９０…電荷補償回路、９２…電荷補償キャパシター回路、１００…ドライバー、１１０…データ線駆動回路、２００…電気光学パネル、３００…表示コントローラー、３１０…処理装置、３２０…記憶部、３３０…ユーザーインターフェース部、３４０…データインターフェース部、４００…電気光学装置、５００…電子機器、Ｃ１～Ｃ１１…キャパシター、ＣＡＶ，ＣＢＶ…補償キャパシター、ＣＢＶ…補償キャパシター、ＣＣ１～ＣＣ５…補償キャパシター、ＤＬ１～ＤＬ８…信号供給線、ＤＱ…階調データ、ＤＱ＿ＧＤ…階調データ、ＤＲ１～ＤＲ１１…駆動回路、ＤＲＡ，ＤＲＢ…補償駆動回路、ＤＲＣ１～ＤＲＣ５…補償駆動回路、ＮＤＲ１～ＮＤＲ１１…キャパシター駆動用ノード、ＮＶＤＨ…高電位側電源ノード、ＮＶＱ…出力ノード、ＮＶＳＨ…低電位側電源ノード、ＳＡＱ…第１スイッチ、ＳＡＶＤ…第２スイッチ、ＳＡＶＳ…第３スイッチ、ＳＢＱ…第４スイッチ、ＳＢＶＤ…第５スイッチ、ＳＢＶＳ…第６スイッチ、ＳＥＴＡ…，ＳＥＴＢ…容量設定値、ＳＬ１～ＳＬ１２８０…データ線、ＴＶＱ…データ電圧出力端子、ＶＤＨ…高電位側電源電圧、ＶＰＲ…プリチャージ電圧、ＶＳＨ…低電位側電源電圧

Claims (13)

1. 電気光学パネルのデータ線スイッチを介してデータ線に電気的に接続されるデータ電圧出力端子と、
   階調データに対応する第１～第ｎキャパシター駆動電圧（ｎは２以上の整数）を第１～第ｎキャパシター駆動用ノードに出力するキャパシター駆動回路と、
   前記データ電圧出力端子のノードである出力ノードと、前記第１～第ｎキャパシター駆動用ノードとの間に設けられる第１～第ｎキャパシターを有するキャパシター回路と、
   前記データ線スイッチがオンになったときの前記出力ノードの不足電荷量又は過剰電荷量である過不足電荷量を演算する処理回路と、
   電荷補償キャパシター回路を有し、前記電荷補償キャパシター回路を用いて、前記処理回路により演算された前記過不足電荷量に基づく補償電荷を、前記出力ノードに注入する又は前記出力ノードから排出する電荷補償回路と、
   を含むことを特徴とするドライバー。
2. 請求項１に記載されたドライバーにおいて、
   前記データ線スイッチがオフであるときの前記データ線の電圧がプリチャージ電圧であるとき、
   前記処理回路は、
   前記データ線スイッチがオフからオンになったときの、前記プリチャージ電圧と、前記階調データに対応する目標電圧との差により生じる前記過不足電荷量を演算することを特徴とするドライバー。
3. 請求項２に記載されたドライバーにおいて、
   前記目標電圧に対応する階調値をＤＱ＿ＧＤとし、前記プリチャージ電圧に対応する階調値をＤＰＲＥとし、前記目標電圧と前記プリチャージ電圧の差に対する前記過不足電荷量の比を示す係数をＣｏｅｆとし、前記過不足電荷量を補償する過不足階調値をＤＣＣ＿ＤＱとしたとき、
   前記処理回路は、
   前記過不足階調値を、ＤＣＣ＿ＤＱ＝（ＤＱ＿ＧＤ－ＤＰＲＥ）×Ｃｏｅｆにより演算し、
   前記電荷補償回路は、
   前記過不足階調値に基づいて前記補償電荷を前記出力ノードに注入する又は前記出力ノードから排出することを特徴とするドライバー。
4. 請求項１乃至３のいずれか一項に記載されたドライバーにおいて、
   前記電荷補償キャパシター回路は、
   一端が前記出力ノードに接続される第１～第ｍ補償キャパシター（ｍは２以上の整数）を含み、
   前記電荷補償回路は、
   前記過不足電荷量に基づく第１～第ｍ補償信号を前記第１～第ｍ補償キャパシターの他端に出力する第１～第ｍ補償駆動回路を含むことを特徴とするドライバー。
5. 請求項４に記載されたドライバーにおいて、
   前記処理回路は、
   各データ線に対する前記過不足電荷量の累積値に基づいて前記電荷補償回路の設定値を出力し、
   前記第１～第ｍ補償駆動回路は、
   前記設定値に対応した前記第１～第ｍ補償信号を出力し、
   前記第１～第ｍ補償キャパシターは、
   前記第１～第ｍ補償信号により駆動されることで、前記過不足電荷量に対応した前記補償電荷を前記出力ノードに注入する又は前記出力ノードから排出することを特徴とするドライバー。
6. 請求項１乃至３のいずれか一項に記載されたドライバーにおいて、
   前記電荷補償キャパシター回路は、
   第１補償キャパシターを含み、
   前記電荷補償回路は、
   一端が前記出力ノードに接続され、他端が前記第１補償キャパシターの一端に接続される第１スイッチと、
   高電位側電源ノードと前記第１スイッチの他端との間に設けられる第２スイッチと、
   低電位側電源ノードと前記第１スイッチの他端との間に設けられる第３スイッチと、
   を含むことを特徴とするドライバー。
7. 請求項６に記載されたドライバーにおいて、
   前記データ線が駆動される前の準備期間において、前記第１スイッチがオフであり、前記第２スイッチ又は前記第３スイッチがオンであり、
   前記データ線が駆動される期間を含む補償期間において、前記第１スイッチがオンであり、前記第２スイッチと前記第３スイッチがオフであることを特徴とするドライバー。
8. 請求項６又は７に記載されたドライバーにおいて、
   前記第１補償キャパシターは、
   容量値が可変である補償用可変容量回路であり、
   前記処理回路は、
   前記過不足電荷量に基づいて前記補償用可変容量回路の容量値を設定することを特徴とするドライバー。
9. 請求項６又は７に記載されたドライバーにおいて、
   前記処理回路は、
   順に駆動される複数のデータ線の第１駆動順のデータ線が駆動されるとき、前記第１駆動順のデータ線における前記過不足電荷量を補償する第１過不足階調値を演算し、前記第１過不足階調値を累積値とし、
   前記複数のデータ線の第ｐ駆動順のデータ線（ｐは２以上の整数）が駆動されるとき、前記第ｐ駆動順のデータ線における前記過不足電荷量を補償する第ｐ過不足階調値を演算し、前記第１過不足階調値～前記第ｐ過不足階調値を累積した前記累積値を求め、
   前記累積値が閾値以上であるとき、前記電荷補償回路に、前記補償電荷を前記出力ノードに注入させる又は前記出力ノードから排出させることを特徴とするドライバー。
10. 請求項９に記載されたドライバーにおいて、
    前記処理回路は、
    前記累積値が閾値より小さいとき、前記累積値に基づいて補正した前記階調データを前記キャパシター駆動回路に出力し、
    前記累積値が閾値以上であるとき、前記補償電荷に対応した階調値を前記累積値から減算し、減算後の前記累積値に基づいて補正した前記階調データを前記キャパシター駆動回路に出力することを特徴とするドライバー。
11. 請求項６乃至１０のいずれか一項に記載されたドライバーにおいて、
    前記電荷補償キャパシター回路は、
    第２補償キャパシターを含み、
    前記電荷補償回路は、
    一端が前記出力ノードに接続され、他端が前記第２補償キャパシターの一端に接続される第４スイッチと、
    前記高電位側電源ノードと前記第４スイッチの他端との間に設けられる第５スイッチと、
    前記低電位側電源ノードと前記第４スイッチの他端との間に設けられる第６スイッチと、
    を含むことを特徴とするドライバー。
12. 請求項１乃至１１のいずれか一項に記載されたドライバーと、
    前記電気光学パネルと、
    を含むことを特徴とする電気光学装置。
13. 請求項１乃至１１のいずれか一項に記載されたドライバーを含むことを特徴とする電子機器。