JP2023144268A - ドライバー、電気光学装置及び電子機器 - Google Patents
ドライバー、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2023144268A JP2023144268A JP2022051174A JP2022051174A JP2023144268A JP 2023144268 A JP2023144268 A JP 2023144268A JP 2022051174 A JP2022051174 A JP 2022051174A JP 2022051174 A JP2022051174 A JP 2022051174A JP 2023144268 A JP2023144268 A JP 2023144268A
- Authority
- JP
- Japan
- Prior art keywords
- compensation
- charge
- circuit
- excess
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 255
- 230000007812 deficiency Effects 0.000 claims abstract description 137
- 238000012545 processing Methods 0.000 claims abstract description 90
- 230000001186 cumulative effect Effects 0.000 claims description 54
- 238000004364 calculation method Methods 0.000 description 44
- 238000002347 injection Methods 0.000 description 31
- 239000007924 injection Substances 0.000 description 31
- OUSLHGWWWMRAIG-FBCAJUAOSA-N (6r,7r)-7-[[(2z)-2-(furan-2-yl)-2-methoxyiminoacetyl]amino]-3-(hydroxymethyl)-8-oxo-5-thia-1-azabicyclo[4.2.0]oct-2-ene-2-carboxylic acid Chemical compound N([C@@H]1C(N2C(=C(CO)CS[C@@H]21)C(O)=O)=O)C(=O)\C(=N/OC)C1=CC=CO1 OUSLHGWWWMRAIG-FBCAJUAOSA-N 0.000 description 28
- QOSSAOTZNIDXMA-UHFFFAOYSA-N Dicylcohexylcarbodiimide Chemical compound C1CCCCC1N=C=NC1CCCCC1 QOSSAOTZNIDXMA-UHFFFAOYSA-N 0.000 description 28
- 238000001514 detection method Methods 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 102100025032 Dynein regulatory complex protein 1 Human genes 0.000 description 4
- 101000908373 Homo sapiens Dynein regulatory complex protein 1 Proteins 0.000 description 4
- WOZQBERUBLYCEG-UHFFFAOYSA-N SWEP Chemical compound COC(=O)NC1=CC=C(Cl)C(Cl)=C1 WOZQBERUBLYCEG-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 102100036664 Adenosine deaminase Human genes 0.000 description 3
- 102100025976 Adenosine deaminase 2 Human genes 0.000 description 3
- 101100134875 Arabidopsis thaliana LTA2 gene Proteins 0.000 description 3
- 101000929495 Homo sapiens Adenosine deaminase Proteins 0.000 description 3
- 101000720051 Homo sapiens Adenosine deaminase 2 Proteins 0.000 description 3
- 101001035237 Homo sapiens Integrin alpha-D Proteins 0.000 description 3
- 101000979748 Homo sapiens Protein NDRG1 Proteins 0.000 description 3
- 101000701401 Homo sapiens Serine/threonine-protein kinase 38 Proteins 0.000 description 3
- 101000625338 Homo sapiens Transcriptional adapter 1 Proteins 0.000 description 3
- 101000657352 Homo sapiens Transcriptional adapter 2-alpha Proteins 0.000 description 3
- 102100039904 Integrin alpha-D Human genes 0.000 description 3
- 102100024980 Protein NDRG1 Human genes 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 101100406317 Arabidopsis thaliana BCE2 gene Proteins 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 2
- 101100127659 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LAM5 gene Proteins 0.000 description 2
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102100040614 Dynein regulatory complex subunit 5 Human genes 0.000 description 1
- 101000816952 Homo sapiens Dynein regulatory complex subunit 5 Proteins 0.000 description 1
- 101000605019 Lachesana tarabaevi M-zodatoxin-Lt1a Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】容量駆動においてデータ線が接続されたときに生じる電荷の過不足を電荷再分配により補償できるドライバー等を提供すること。【解決手段】ドライバー100は、電気光学パネル200のデータ線スイッチを介してデータ線に電気的に接続されるデータ電圧出力端子TVQと、階調データに対応する第1~第nキャパシター駆動電圧を第1~第nキャパシター駆動用ノードに出力するキャパシター駆動回路20と、出力ノードNVQと第1~第nキャパシター駆動用ノードとの間に設けられる第1~第nキャパシターを有するキャパシター回路10と、データ線スイッチがオンになったときの出力ノードNVQの過不足電荷量を演算する処理回路42と、電荷補償キャパシター回路を用いて、処理回路42により演算された過不足電荷量に基づく補償電荷を、出力ノードNVQに注入する又は出力ノードNVQから排出する電荷補償回路90と、を含む。【選択図】 図2
Description
本発明は、ドライバー、電気光学装置及び電子機器等に関する。
特許文献1には、容量駆動回路とアンプ回路とを含み、電気光学パネルを駆動するドライバーが開示されている。アンプ回路は、容量駆動回路により電気光学パネルを駆動する容量駆動が開始された後に、階調データに対応するデータ電圧をデータ電圧出力端子に出力する電圧駆動を行う。これにより、電気光学パネルのソース線スイッチがオフからオンになった後のソース線電圧の低下が、アンプ回路により補われるので、容量駆動におけるデータ電圧の精度低下が抑制される。
階調電圧を画素ノード、及び画素ノードに接続されるデータ線に供給する前に、画素ノード及びデータ線にはプリチャージ電圧が供給される。プリチャージ電圧を供給した後に、容量駆動により目標とする階調電圧付近の電圧が供給された信号供給線と、データ線とがデータ線スイッチを介して接続される。このため、信号供給線とデータ線がデータ線スイッチで接続される度に、容量駆動により供給された電荷がデータ線側に流れ、電荷の過不足が生じてしまう。特許文献1では、この電荷の過不足をアンプ回路により補償している。しかしながら、高画素化又は高フレームレート化等に対応するために画素の駆動時間が短くなると、アンプ回路の応答性では目標とする階調電圧の供給が遅れるという課題がある。或いは、アンプ回路の応答性を高速にした場合には、消費電力又は回路面積が増大してしまう。
本開示の一態様は、電気光学パネルのデータ線スイッチを介してデータ線に電気的に接続されるデータ電圧出力端子と、階調データに対応する第1~第nキャパシター駆動電圧(nは2以上の整数)を第1~第nキャパシター駆動用ノードに出力するキャパシター駆動回路と、前記データ電圧出力端子のノードである出力ノードと、前記第1~第nキャパシター駆動用ノードとの間に設けられる第1~第nキャパシターを有するキャパシター回路と、前記データ線スイッチがオンになったときの前記出力ノードの不足電荷量又は過剰電荷量である過不足電荷量を演算する処理回路と、電荷補償キャパシター回路を有し、前記電荷補償キャパシター回路を用いて、前記処理回路により演算された前記過不足電荷量に基づく補償電荷を、前記出力ノードに注入する又は前記出力ノードから排出する電荷補償回路と、を含むドライバーに関係する。
また本開示の他の態様は、上記のドライバーと、前記電気光学パネルと、を含む電気光学装置に関係する。
また本開示の更に他の態様は、上記のドライバーを含む電子機器に関係する。
以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
1.電気光学装置
図1に、電気光学装置の構成例を示す。電気光学装置400は、ドライバー100と電気光学パネル200とを含む。以下では、相展開駆動方式の電気光学装置400を例に説明するが、これに限定されず、例えば電気光学装置400はデマルチプレクス駆動方式であってもよい。
図1に、電気光学装置の構成例を示す。電気光学装置400は、ドライバー100と電気光学パネル200とを含む。以下では、相展開駆動方式の電気光学装置400を例に説明するが、これに限定されず、例えば電気光学装置400はデマルチプレクス駆動方式であってもよい。
ドライバー100は、電気光学パネル200の信号供給線にデータ電圧を出力することで電気光学パネル200を駆動する。電気光学パネル200の走査線を駆動する走査線駆動回路はドライバー100に含まれてもよいし、ドライバー100の外部に設けられてもよい。ドライバー100は、例えば、複数の回路素子が半導体基板に集積された集積回路装置である。ドライバー100は、制御回路40と、第1~第kデータ線駆動回路DD1~DDkとを含む。kは2以上の整数である。なお、以下ではk=8の場合を例に説明する。
制御回路40は、データ線駆動回路DD1~DD8の各データ線駆動回路に対して、対応する階調データを出力する。また制御回路40は、データ線スイッチを制御する制御信号ENBXを、電気光学パネル200に出力する。
データ線駆動回路DD1~DD8は、階調データをデータ電圧に変換し、そのデータ電圧を出力電圧VQ1~VQ8として電気光学パネル200の信号供給線DL1~DL8へ出力する。
電気光学パネル200は、第1~第8信号供給線DL1~DL8と、第1~第1280データ線スイッチSWEP1~SWEP1280と、第1~第1280データ線SL1~SL1280と、を含む。データ線はk×t本であってよい。tは2以上の整数である。ここではWXGAを例にとり、t=160としている。
データ線スイッチSWEP1~SWEP1280のうちデータ線スイッチSWEP((j-1)×k+1)~SWEP(j×k)の一端は、信号供給線DL1~DL8に接続される。jは160以下の整数である。例えばj=1の場合にはデータ線スイッチSWEP1~SWEP8である。
データ線スイッチSWEP1~SWEP1280の各々は、例えばTFT等で構成され、制御信号ENBXに基づいて制御される。TFTはThin Film Transistorの略である。例えば、電気光学パネル200は不図示のスイッチ制御回路を含み、そのスイッチ制御回路が制御信号ENBXに基づいてデータ線スイッチSWEP1~SWEP1280をオン又はオフに制御する。
データ線駆動回路DD1~DD8が水平走査期間において160回の駆動を行い、そのj番目の駆動においてデータ線スイッチSWEP((j-1)×k+1)~SWEP(j×k)がオンであり、それ以外のデータ線スイッチがオフである。これにより、j番目の駆動においてデータ線SL((j-1)×k+1)~SL(j×k)が駆動される。データ線駆動回路DD1に着目すると、水平走査期間においてデータ線スイッチSWEP1、SWEP2、・・・、SWEP1273が順次にオンになり、データ線駆動回路DD1がデータ線SL1、SL2、・・・、SL1273を順次に駆動する。
2.第1実施形態
図2は、ドライバーの第1詳細構成例である。ドライバー100は、データ線駆動回路110と、制御回路40とを含む。データ線駆動回路110は、図1のデータ線駆動回路DD1~DD8のうち任意の1つに対応する。
図2は、ドライバーの第1詳細構成例である。ドライバー100は、データ線駆動回路110と、制御回路40とを含む。データ線駆動回路110は、図1のデータ線駆動回路DD1~DD8のうち任意の1つに対応する。
データ線駆動回路110は、キャパシター回路10と、キャパシター駆動回路20と、電荷補償回路90と、可変容量回路30と、検出回路50とを含む。制御回路40は、処理回路42と、インターフェース回路44と、レジスター回路48とを含む。
インターフェース回路44は、ドライバー100を制御する表示コントローラー300とドライバー100との間のインターフェース処理を行う。インターフェース回路44は、表示コントローラー300から受信した階調データGD[9:0]を処理回路42に出力する。なお、受信される階調データのビット数は任意であってよい。インターフェース回路44は、例えば、LVDS方式、パラレルRGB方式又はディスプレイポート方式等の画像インターフェース回路である。LVDSは、Low Voltage Differential Signalingの略である。
処理回路42は、ドライバー100に電源が投入されたときの初期化処理等において、可変容量回路30の容量値の設定データCSW[4:0]を決定し、その設定データCSW[4:0]をレジスター回路48に記憶させる。処理回路42は、電気光学パネル200を駆動する通常動作時において、レジスター回路48から読み出した設定データCSW[4:0]により可変容量回路30の容量値を設定する。また処理回路42は、階調データGD[9:0]に基づいて容量駆動用の階調データDQ[10:0]をキャパシター駆動回路20に出力する。
出力ノードNVQはデータ電圧出力端子TVQに接続されるノードであり、この出力ノードNVQの電圧を出力電圧VQとする。データ電圧出力端子TVQの負荷容量を電気光学パネル側容量CPとする。キャパシター駆動回路20は、階調データDQ[10:0]に基づいてキャパシター回路10を駆動する。これにより、キャパシター回路10が、出力ノードNVQに電荷を供給し、その電荷がキャパシター回路10と可変容量回路30と電気光学パネル側容量CPで再分配される。これにより、出力電圧VQが、階調データDQ[10:0]に対応したデータ電圧となる。
図3は、階調データとデータ電圧の関係を説明する図である。処理回路42は、入力された階調データGD[9:0]を階調データDQ_GD[10:0]に変換する。具体的には、処理回路42は、負極性駆動のとき、階調データGD[9:0]の階調値0~1023を階調データDQ_GD[10:0]の階調値1023~0に変換し、正極性駆動のとき、階調データGD[9:0]の階調値0~1023を階調データDQ_GD[10:0]の階調値1024~2047に変換する。
VSH=0Vは、キャパシター駆動回路20の低電位側電源電圧である。VDH=15Vは、キャパシター回路10の高電位側電源電圧である。電気光学パネル200の対向電極に供給されるコモン電圧はVC=7.5Vである。画素に供給されるデータ電圧は、負極性駆動において7.5V~2.5Vであり、正極性駆動において7.5V~12.5Vである。
第1実施形態において、処理回路42は、階調データDQ_GD[10:0]を容量駆動用の階調データDQ[10:0]としてキャパシター駆動回路20に出力する。但し、後述する実施形態のうち幾つかにおいて、処理回路42は、階調データDQ_GD[10:0]に対して電荷補償用の過不足階調値を加算することで、容量駆動用の階調データDQ[10:0]を生成する。
電荷補償回路90は、電気光学パネル200のデータ線スイッチがオフからオンになったときに生じる出力ノードNVQの不足電荷又は過剰電荷を補償する。不足電荷又は過剰電荷によって出力電圧VQがデータ電圧からずれるが、電荷補償回路90が、不足電荷又は過剰電荷を補償する補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出することで、出力電圧VQをデータ電圧に近づけることができる。電荷補償回路90は、キャパシターを用いた電荷再分配によって電荷の補償を行うことで、アンプ回路よりも高速に電荷を補償する。
処理回路42は、階調データDQ_GD[10:0]に基づいて、補償電荷量を設定する設定データDCC[4:0]を演算し、電荷補償回路90は、設定データDCC[4:0]に基づいて補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。なお、設定データのビット数は任意であってよい。
以下、可変容量回路30の容量値決定手法と、可変容量回路30の構成例について説明する。
検出回路50は、所与の検出電圧と出力電圧VQとを比較し、その結果を検出信号DETとして出力する。検出回路50は、例えばコンパレーターである。
処理回路42は、所与のデータ電圧に対応した階調データDQ[10:0]をキャパシター駆動回路20に出力する。このとき、上記所与の検出電圧は、出力電圧VQの期待値である所与のデータ電圧と同じ電圧に設定される。処理回路42は、設定データCSW[4:0]の値を順次に変化させることで、可変容量回路30の容量値を順次に変化させる。処理回路42は、各容量値における検出信号DETに基づいて可変容量回路30の容量値を決定する。即ち、処理回路42は、出力電圧VQが所与の検出電圧となる容量値を、検出信号DETに基づいて判断し、その容量値の設定データCSW[4:0]をレジスター回路48に記憶させる。
可変容量回路30は、第1~第5調整用キャパシターと第1~第5調整用スイッチとを含む。第1調整用スイッチの一端は出力ノードNVQに接続され、他端は第1調整用キャパシターの一端に接続される。第1調整用キャパシターの他端はグランドノードに接続される。第2~第5調整用キャパシターと第2~第5調整用スイッチについても同様である。第1~第5調整用キャパシターの容量値はバイナリに重み付けされている。第1調整用スイッチはCSW[0]によりオン又はオフに制御される。同様に、第2~第5調整用スイッチはCSW[1]~CSW[4]によりオン又はオフに制御される。
図4は、キャパシター回路とキャパシター駆動回路の詳細構成例、及び電気光学パネル側容量の例を示す。なお以下では、キャパシターの容量値を表す符号として、そのキャパシターの符号と同じ符号を用いる。例えばキャパシターC1の容量値をC1と記載する。また、データが示す値を表す符号として、そのデータの符号と同様の符号を用いる。例えば、階調データDQ[10:0]の階調値に着目するような場合に、その階調値をDQで表す。
キャパシター回路10は、第1~第nキャパシターC1~Cnを含む。キャパシター駆動回路20は、第1~第n駆動回路DR1~DRnを含む。以下ではn=10の例を説明するが、nは2以上の整数であればよい。nは、階調データDQ[10:0]のビット数と同数に設定されればよい。
キャパシターCiの一端は、出力ノードNVQに接続され、他端は、キャパシター駆動ノードNDRiに接続される。iは1以上でn=10以下の整数である。キャパシターC1~C10は、バイナリに重み付けされた容量値を有している。具体的にはキャパシターCiの容量値は2(i-1)×C1である。
処理回路42は、階調データDQ[10:0]の第iビットDQ[i-1]を駆動回路DRiの入力ノードに出力する。駆動回路DRiは、ビットDQ[i-1]が第1論理レベルのとき第1電圧レベルをキャパシター駆動ノードNDRiに出力し、ビットDQ[i-1]が第2論理レベルのとき第2電圧レベルをキャパシター駆動ノードNDRiに出力する。例えば、第1論理レベルは“0”であり、第2論理レベルは“1”であり、第1電圧レベルは低電位側電源電圧VSHであり、第2電圧レベルは高電位側電源電圧VDHである。駆動回路DRiは、例えば、入力された論理レベルを駆動回路DRiの出力電圧レベルにレベルシフトするレベルシフターと、そのレベルシフターの出力をバッファリングするバッファー回路と、で構成される。
駆動回路DR1~DR11がキャパシターC1~C11を駆動することで、キャパシターC1~C11と可変容量回路30と電気光学パネル側容量CPとの間で電荷再分配が生じる。そして、その結果として出力ノードNVQにデータ電圧が出力される。
電気光学パネル側容量CPは、データ電圧出力端子TVQから見える容量の合計である。例えば、電気光学パネル側容量CPは、プリント基板の寄生容量である基板容量CP1と、電気光学パネル200内の寄生容量であるパネル容量CP2と、を加算したものである。プリント基板は、ドライバー100が実装されると共に電気光学パネル200に接続される基板である。
キャパシターC1~C11の容量値の合計がCtot=C1+C2+・・・+C11であり、可変容量回路30の容量値がCFであるとする。一例としては、Ctot/(CF+CP)=2となるようにCFが設定される。このとき、最大階調値DQ=2047において、VQ=15V×{Ctot/(Ctot+CF+CP)}+2.5V=10V+2.5V=12.5Vとなる。最小階調値DQ=0において、VQ=0V×{Ctot/(Ctot+CF+CP)}+2.5V=0V+2.5V=2.5Vとなる。図3においてDQ=DQ_GDとすれば、図3の例と同じデータ電圧が実現されている。
なお、ブランキング期間等において出力ノードNVQの電荷が初期化される。一例としては、出力ノードNVQに初期化用の電圧2.5Vが供給され、その電圧を示す階調値DQ=0の階調データDQ[10:0]がキャパシター駆動回路20に入力される。
図5は、本実施形態の電荷補償回路を用いない場合の信号波形例である。以下では、データ線駆動回路110が図1のデータ線駆動回路DD1である例において、1つの水平走査期間におけるデータ線SL1とSL9に関する信号波形例を説明する。
データ線スイッチSWEP1とSWEP9がオンになり、データ線駆動回路DD1がプリチャージ電圧VPRを出力する。これにより、信号供給線DL1及びデータ線SL1とSL9がプリチャージ電圧VPRで充電される。次に、データ線スイッチSWEP1とSWEP9がオフになる。
次に、データ線駆動回路DD1が容量駆動を開始し、信号供給線DL1がデータ電圧SV1で充電される。次に、データ線スイッチSWEP1がオンになって信号供給線DL1とデータ線SL1が接続され、データ線SL1が充電され、データ線スイッチSWEP1がオフになる。信号供給線DL1とデータ線SL1が接続される前には、信号供給線DL1はデータ電圧SV1であり、データ線SL1がプリチャージ電圧VPRなので、信号供給線DL1とデータ線SL1が接続されたときに電荷再分配が生じて信号供給線DL1の電圧がSV1からSV1’にずれる。このずれをΔV1とするとSV1’=SV1-ΔV1である。SV1>VPRの場合にはSV1’<SV1となり、SV1<VPRの場合にはSV1’>SV1となる。データ線SL1には、この電圧SV1’が書き込まれる。
次に、データ線駆動回路DD1が容量駆動を開始し、信号供給線DL9が充電される。目標電圧はデータ電圧SV9であるが、上記ΔV1だけずれているので信号供給線DL9は電圧SV9-ΔV1で充電される。次に、データ線スイッチSWEP9がオンになって信号供給線DL1とデータ線SL9が接続され、データ線SL9が充電され、データ線スイッチSWEP9がオフになる。信号供給線DL1とデータ線SL9が接続されたときに電荷再分配が生じて信号供給線DL1の電圧がSV9-ΔV1からSV9’=SV9-ΔV1-ΔV2にずれる。データ線SL9には、この電圧SV9’が書き込まれる。
以上のように、データ線スイッチがオンになって信号供給線とデータ線が接続されたときに、信号供給線の電荷がデータ線に移動し、その後にデータ線スイッチがオフになる。容量駆動においては出力ノードの電荷が保存する必要があるが、上記の電荷移動によって電荷の過不足が生じ、容量駆動の電荷保存が成り立たなくなってしまう。上述した特許文献1では、アンプ回路を用いて過不足電荷を補償しているが、高画素化又は高フレームレート化等にともなってアンプ回路の消費電力又は回路面積が増大してしまう。
図6は、本実施形態の電荷補償回路を用いる場合の第1信号波形例である。図6には、データ線スイッチがオンになるタイミングで電荷補償が開始される場合の信号波形例を示す。
電荷補償回路90は、データ線スイッチSWEP1がオフからオンになるタイミングにおいて、ΔV1に対応する補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。電荷補償回路90は、SV1>VPRの場合には電荷を注入し、SV1<VPRの場合には電荷を排出する。同様に、電荷補償回路90は、データ線スイッチSWEP9がオフからオンになるタイミングにおいて、ΔV2に対応する補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。
処理回路42は、データ線スイッチがオフからオンになるタイミングにおいて電荷補償回路90への設定データDCC[4:0]の設定値DCCを更新する。これにより、データ線スイッチがオフからオンになるタイミングにおいて電荷補償が開始される。設定値DCCは補償電荷量の設定値であり、その設定値DCCを決定する手法については後述する。
図7は、本実施形態の電荷補償回路を用いる場合の第2信号波形例である。図7には、容量駆動が開始されるタイミングで電荷補償が開始される場合の信号波形例を示す。
電荷補償回路90は、容量駆動が開始されるタイミングにおいて、ΔV1に対応する補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。これにより信号供給線DL1の電圧はSV1”になる。SV1>VPRの場合には電荷補償回路90が電荷を注入するのでSV1”>SV1となる。SV1<VPRの場合には電荷補償回路90が電荷を排出するのでSV1”<SV1となる。データ線スイッチSWEP9がオフからオンになると、電荷再分配により信号供給線DL1とデータ線SL1の電圧がデータ電圧SV1となる。同様に、電荷補償回路90は、容量駆動が開始されるタイミングにおいて、ΔV2に対応する補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。これにより信号供給線DL1の電圧はSV9”になる。データ線スイッチSWEP9がオフからオンになると、信号供給線DL1とデータ線SL9の電圧がデータ電圧SV9となる。
処理回路42は、容量駆動が開始されるタイミングにおいて電荷補償回路90への設定データDCC[4:0]の設定値DCCを更新する。これにより、容量駆動が開始されるタイミングにおいて電荷補償が開始される。
以上のように、電荷補償回路90を用いて電荷再分配により過不足電荷を補償することで、アンプ回路を用いる場合に比べて、データ線の電圧を高速にデータ電圧に漸近させることができる。また、アンプ回路を更に併用した場合であっても、アンプ回路が補償すべき電荷量を、減らすことが可能である。
図8は、電荷補償回路の第1詳細構成例である。電荷補償回路90は、電荷補償キャパシター回路92と第1~第m補償駆動回路DRC1~DRCmを含む。電荷補償キャパシター回路92は、第1~第m補償キャパシターCC1~CCmを含む。以下ではm=5の例を説明するが、mは2以上の整数であればよい。mは、設定データDCC[4:0]のビット数と同数に設定されればよい。
補償キャパシターCCrの一端は、出力ノードNVQに接続され、他端は、ノードNDRCrに接続される。rは1以上でm=5以下の整数である。補償キャパシターCC1~CC5は、バイナリに重み付けされた容量値を有している。具体的には補償キャパシターCCrの容量値は2(r-1)×CC1である。容量値CC1は、キャパシター回路10のLSBの容量値C1に対して所定比の容量値である。所定比は、例えば1、1/2、又は1/4等であるが、これに限定されない。例えば、CC1=C1/4にすれば、LSB/4の分解能で電荷補償できる。
駆動回路DRCrは、第r補償信号をノードNDRCrに出力する。具体的には、処理回路42は、設定データDCC[4:0]の第rビットDCC[r-1]を補償駆動回路DRCrの入力ノードに出力する。補償駆動回路DRCrは、ビットDCC[r-1]が第1論理レベルのとき第1電圧レベルをノードNDRCrに出力し、ビットDCC[r-1]が第2論理レベルのとき第2電圧レベルをノードNDRCrに出力する。例えば、第1論理レベルは“0”であり、第2論理レベルは“1”であり、第1電圧レベルは低電位側電源電圧VSHであり、第2電圧レベルは高電位側電源電圧VDHである。補償駆動回路DRCrは、例えば、入力された論理レベルを補償駆動回路DRCrの出力電圧レベルにレベルシフトするレベルシフターと、そのレベルシフターの出力をバッファリングするバッファー回路と、で構成される。
図9は、処理回路の第1詳細構成例である。処理回路42は、加算器ADA1、ADA2と乗算器MXAとラッチ回路LTA1、LTA2とを含む。なお、ビット数を記載しないデータのビット数は任意であってよい。また、ビット数を記載したデータについても、処理回路42内においてビット数を拡張して演算に用いられてもよい。
ラッチ回路LTA1は、階調データDQ_GD[10:0]をラッチし、そのラッチしたデータを階調データDQ[10:0]としてキャパシター駆動回路20に出力する。加算器ADA1は、階調データDQ[10:0]からプリチャージ階調データDPRE[10:0]を減算する。乗算器MXAは、加算器ADA1の出力データと係数Coefのデータとを乗算し、その結果を過不足階調データDCC_DQとして出力する。加算器ADA2は、過不足階調データDCC_DQと設定データDCC[4:0]を加算する。ラッチ回路LTA2は、加算器ADA2の出力データをラッチし、そのラッチしたデータを設定データDCC[4:0]として電荷補償回路90に出力する。設定データDCC[4:0]は、過不足階調データDCC_DQの累積データとなる。ラッチ回路LTA2は、水平同期信号HSYNCによりリセットされる。
以下、具体的な演算例を示す。
図10は、容量駆動のキャパシターの容量値例である。階調データDQ[10:0]のLSBに対応する容量値をC1=0.048828pFとする。上述したように、C2~C11の容量値は、C1を基準にバイナリに重み付けされている。駆動回路DR1がVSH=15VでキャパシターC1を駆動したとき、対グランドでキャパシターC1が保持する電荷はC1×15V=0.73242pCである。同様に、C2~C11の電荷量は、C2×15V~C11×15Vである。
図10は、容量駆動のキャパシターの容量値例である。階調データDQ[10:0]のLSBに対応する容量値をC1=0.048828pFとする。上述したように、C2~C11の容量値は、C1を基準にバイナリに重み付けされている。駆動回路DR1がVSH=15VでキャパシターC1を駆動したとき、対グランドでキャパシターC1が保持する電荷はC1×15V=0.73242pCである。同様に、C2~C11の電荷量は、C2×15V~C11×15Vである。
図11は、過不足階調値の演算式を説明する表である。ここでは、1本のデータ線の寄生容量を4pFとする。また、プリチャージ電圧を2.5Vとする。プリチャージ電圧に対応したプリチャージ階調値は、DPRE=0となる。
係数Coefは、例えば電気光学装置の検査工程又は回路シミュレーション等により決定される。このとき、容量駆動の階調値が1024に設定されたとする。階調値1024のデータ電圧は、7.5Vである。このとき、信号供給線とデータ線が接続されたことによる過不足電荷量は、4pF×(7.5V-2.5V)=20pCとなる。この過不足電荷量を、階調値に変換するために、1LSBに相当するC1の電荷量0.73242pCで除算する。これにより、階調値1024における過不足階調値27.25が得られる。係数Coefは、1階調辺りの過不足階調値であり、27.25/1024となる。例えば、ドライバー100の外部に設けられた不揮発性メモリーに係数Coefが記憶される。
電源投入時の初期化処理等において、表示コントローラー300等が不揮発性メモリーから係数Coefを読み出してドライバー100のレジスター回路48に書き込む。処理回路42は、レジスター回路48に記憶された係数Coefを用いて演算を行う。処理回路42は、階調データDQ_GD[10:0]の階調値DQ_GDから過不足階調値を下式(1)により求める。
DCC_DQ=(DQ_GD-DPRE)×Coef ・・・(1)
DCC_DQ=(DQ_GD-DPRE)×Coef ・・・(1)
図11の例では、DCC_DQ=(DQ_GD-0)×(27.25/1024)である。
図12は、水平走査期間の駆動順1~4における演算例である。各駆動順において、1本のデータ線が駆動され、駆動順1は、水平走査期間の最初の駆動順を示す。ここでは、プリチャージ階調値をDPRE=25とする。
駆動順1、2、3、4において、階調値DQ_GD=1024、1640、1750,2048であるとする。このとき、駆動順1、2、3、4における過不足階調値は、DCC_DQ=26.5、42.75、45.75、53.75となる。電荷補償回路90の設定値DCCは、過不足階調値DCC_DQの累積値となるので、駆動順1、2、3、4における設定値は、DCC=26.5、69.25、115、168.75となる。容量駆動の階調値は、DQ=DQ_GDである。
例えば、駆動順1における過不足階調値DCC_DQ=26.5は、図5のΔV1に対応し、駆動順2における過不足階調値DCC_DQ=47.25は、図5のΔV2に対応する。電荷補償回路90は、駆動順1でΔV1を補償し、駆動順2でΔV2を補償するので、駆動順2では結果的にΔV1+ΔV2が補償されることになる。このため、電荷補償回路90の設定値DCCとして、過不足階調値DCC_DQの累積値を用いる。
以上の本実施形態では、ドライバー100は、データ電圧出力端子TVQとキャパシター駆動回路20とキャパシター回路10と処理回路42と電荷補償回路90とを含む。データ電圧出力端子TVQは、電気光学パネル200のデータ線スイッチを介してデータ線に電気的に接続される。キャパシター駆動回路20は、階調データに対応する第1~第nキャパシター駆動電圧を第1~第nキャパシター駆動用ノードNDR1~NDRnに出力する。nは2以上の整数である。キャパシター回路10は、データ電圧出力端子TVQのノードである出力ノードNVQと、第1~第nキャパシター駆動用ノードNDR1~NDRnとの間に設けられる第1~第nキャパシターC1~Cnを有する。処理回路42は、データ線スイッチがオンになったときの出力ノードNVQの不足電荷量又は過剰電荷量である過不足電荷量を演算する。電荷補償回路90は、電荷補償キャパシター回路92を有する。電荷補償回路90は、電荷補償キャパシター回路92を用いて、処理回路42により演算された過不足電荷量に基づく補償電荷を、出力ノードNVQに注入する又は出力ノードNVQから排出する。
本実施形態によれば、電荷補償回路90が電荷補償キャパシター回路92を用いて電荷再分配により過不足電荷を補償できる。これにより、アンプ回路を用いて過不足電荷を補償する場合に比べて、データ線の電圧を高速にデータ電圧に漸近させることができる。或いは、アンプ回路を更に併用した場合であっても、アンプ回路が補償すべき電荷量を、減らすことが可能である。これにより、アンプ回路を低消費電力化又は小規模化できる。
また本実施形態では、データ線スイッチがオフであるときのデータ線の電圧がプリチャージ電圧VPRである。このとき、処理回路42は、データ線スイッチがオフからオンになったときの、プリチャージ電圧VPRと、階調データに対応する目標電圧との差により生じる過不足電荷量を演算する。
容量駆動は出力ノードNVQの電荷保存を前提にしているが、図5等で説明したように、データ線は駆動前にプリチャージ電圧VPRでプリチャージされているため、データ電圧で充電された出力ノードNVQとデータ線が接続されたとき、出力ノードNVQの電荷が保存しなくなる。本実施形態によれば、プリチャージ電圧VPRと、階調データDQ[10:0]に対応する目標電圧との差により生じる過不足電荷量が演算されることで、出力ノードNVQを電荷保存状態に近づけ、データ線の電圧を目標電圧に近づけることができる。
なお、目標電圧とは、階調データが示すデータ電圧のことであり、データ線に出力されるべき本来の電圧のことである。
また本実施形態では、目標電圧に対応する階調値をDQ_GDとし、プリチャージ電圧VPRに対応する階調値をDPREとし、目標電圧とプリチャージ電圧VPRの差に対する過不足電荷量の比を示す係数をCoefとし、過不足電荷量を補償する過不足階調値をDCC_DQとする。このとき、処理回路42は、過不足階調値を、DCC_DQ=(DQ_GD-DPRE)×Coefにより演算する。電荷補償回路90は、過不足階調値DCC_DQに基づいて補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。
本実施形態によれば、上記演算により、過不足電荷量に対応した階調値である過不足階調値DCC_DQが得られる。電荷量に対応した階調値とは、キャパシター回路10の第1キャパシターC1の電荷量を1階調としたときの階調値である。過不足階調値DCC_DQを用いることで、1階調に対応した電荷量を基準に過不足電荷量を扱うことができる。例えば、電荷補償キャパシター回路92のキャパシターの容量値を、キャパシター回路10の第1キャパシターC1の容量値を基準に、例えば2倍、又は1/2倍等にしてもよい。これにより、そのキャパシターが2階調、又は1/2階調に相当する過不足電荷量を補償できることになる。
また本実施形態では、電荷補償キャパシター回路92は、一端が出力ノードNVQに接続される第1~第m補償キャパシターCC1~CCmを含む。電荷補償回路90は、過不足電荷量に基づく第1~第m補償信号を第1~第m補償キャパシターCC1~CCmの他端に出力する第1~第m補償駆動回路DRC1~DRCmを含む。
本実施形態によれば、過不足電荷量に基づく第1~第m補償信号により第1~第m補償キャパシターCC1~CCmの他端が駆動される。これにより、過不足電荷量に基づく補償電荷が第1~第m補償キャパシターCC1~CCmから出力ノードNVQに注入される又は出力ノードNVQから排出される。
また本実施形態では、処理回路42は、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路90の設定値DCCを出力する。第1~第m補償駆動回路DRC1~DRCmは、設定値DCCに対応した第1~第m補償信号を出力する。第1~第m補償キャパシターCC1~CCmは、第1~第m補償信号により駆動されることで、過不足電荷量に対応した補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。
あるデータ線が駆動されるときに電荷補償が行われることで、出力ノードNVQが電荷保存状態に維持され、その電荷状態を基準として、次のデータ線が駆動されるときに更に電荷補償が行われる。このため、電荷補償は累積していくことになる。本実施形態では、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路90の設定値DCCが出力されるので、電荷補償が累積される。
3.第2実施形態
図13は、ドライバーの第2詳細構成例である。本構成例では、処理回路42は、過不足階調値DCC_DQに基づいて、電荷補償回路90の補償動作を制御する制御信号CNTを、電荷補償回路90に出力する。なお、既に説明した構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。
図13は、ドライバーの第2詳細構成例である。本構成例では、処理回路42は、過不足階調値DCC_DQに基づいて、電荷補償回路90の補償動作を制御する制御信号CNTを、電荷補償回路90に出力する。なお、既に説明した構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。
第2実施形態においては、電荷補償回路90は、第1実施形態と同様に、各データ線の駆動において過不足電荷量と同じ電荷量の補償電荷を出力ノードNVQに注入する又は出力ノードNVQから排出する。但し、電荷補償回路90の構成が異なる。
図14は、電荷補償回路の第2詳細構成例である。電荷補償回路90は、電荷補償キャパシター回路92と、第1補償駆動回路DRAと、第1スイッチSAQと、第2スイッチSAVDと、第3スイッチSAVSと、第2補償駆動回路DRBと、第4スイッチSBQと、第5スイッチSBVDと、第6スイッチSBVSとを含む。電荷補償キャパシター回路92は、第1補償キャパシターCAVと、第2補償キャパシターCBVとを含む。
スイッチSAQの一端は、出力ノードNVQに接続され、他端は、ノードNCAVに接続される。スイッチSAVDの一端は、高電位側電源電圧VDHが供給される高電位側電源ノードNVDHに接続され、他端は、ノードNCAVに接続される。スイッチSAVSの一端は、低電位側電源電圧VSHが供給される低電位側電源ノードNVSHに接続され、他端は、ノードNCAVに接続される。補償キャパシターCAVの一端は、ノードNCAVに接続され、他端は、ノードNDRAに接続される。
スイッチSBQの一端は、出力ノードNVQに接続され、他端は、ノードNCBVに接続される。スイッチSBVDの一端は、高電位側電源電圧VDHが供給される高電位側電源ノードNVDHに接続され、他端は、ノードNCBVに接続される。スイッチSBVSの一端は、低電位側電源電圧VSHが供給される低電位側電源ノードNVSHに接続され、他端は、ノードNCBVに接続される。補償キャパシターCBVの一端は、ノードNCBVに接続され、他端は、ノードNDRBに接続される。
処理回路42は、制御信号CNTとして、スイッチSAQをオン又はオフに制御する制御信号AQと、スイッチSAVDをオン又はオフに制御する制御信号AVDと、スイッチSAVSをオン又はオフに制御する制御信号AVSと、補償駆動回路DRAの制御信号DAと、補償キャパシターCAVの容量値を設定する設定データSETAと、を出力する。また処理回路42は、制御信号CNTとして、スイッチSBQをオン又はオフに制御する制御信号BQと、スイッチSBVDをオン又はオフに制御する制御信号BVDと、スイッチSBVSをオン又はオフに制御する制御信号BVSと、補償駆動回路DRBの制御信号DBと、補償キャパシターCBVの容量値を設定する設定データSETBと、を出力する。
スイッチSAQ、SAVD、SAVS、SBQ、SBVD、SBVSの各々は、アナログスイッチであり、例えばN型トランジスター、P型トランジスター、又はそれらを並列接続したトランスファーゲートである。
補償キャパシターCAVは、容量値が可変である補償用可変容量回路で構成される。設定データSETAのビット数が9であるとする。このとき、補償用可変容量回路は、第1~第9キャパシターと第1~第9スイッチとを含む。第1スイッチの一端はノードNCAVに接続され、他端は第1キャパシターの一端に接続される。第1キャパシターの他端はノードNDRAに接続される。同様に、第2~第9スイッチの一端はノードNCAVに接続され、他端は第2~第9キャパシターの一端に接続される。第2~第9キャパシターの他端はノードNDRAに接続される。第1キャパシターの容量値を基準として、第2~第9キャパシターの容量値はバイナリに重み付けされている。第1スイッチは、設定データの第1ビットSETA[0]によりオン又はオフに制御される。同様に、第2~第9スイッチは、設定データの第2~第9ビットSETA[1]~SETA[8]によりオン又はオフに制御される。補償キャパシターCBVも同様な構成である。
補償駆動回路DRAは、制御信号DAが第1論理レベルのとき第1電圧レベルをノードNDRAに出力し、制御信号DAが第2論理レベルのとき第2電圧レベルをノードNDRAに出力する。例えば、第1論理レベルは“0”であり、第2論理レベルは“1”であり、第1電圧レベルは低電位側電源電圧VSHであり、第2電圧レベルは高電位側電源電圧VDHである。補償駆動回路DRAは、例えば、入力された論理レベルを補償駆動回路DRAの出力電圧レベルにレベルシフトするレベルシフターと、そのレベルシフターの出力をバッファリングするバッファー回路と、で構成される。補償駆動回路DRBも同様な構成である。
図15は、第2実施形態において処理回路が電荷補償回路へ出力する制御信号の信号波形例である。スイッチの制御信号は、ハイレベルのときオンを示し、ローレベルのときオフを示すとする。
信号DA、DBはローレベルであり、補償駆動回路DRA、DRBはVSH=0Vを出力する。
駆動順1の前において、補償キャパシターCAVの容量値が最大値に設定されると共に、スイッチSAVDがオンになる。これにより、補償キャパシターCAVの第1~第9キャパシターがVDH=15Vで充電される。その後、スイッチSAVDがオフになる。
駆動順1において、注入時の容量設定値SETAによる設定により補償キャパシターCAVの容量値が設定されると共に、スイッチSAQがオンになる。これにより、注入時の容量設定値SETA対応した補償電荷が補償キャパシターCAVから出力ノードNVQに注入される。
また駆動順1において、補償キャパシターCBVの容量値が最大値に設定されると共に、スイッチSBVSがオンになる。これにより、補償キャパシターCBVの第1~第9キャパシターがVSH=0Vで充電される。その後、スイッチSBVSがオフになる。
駆動順2において、排出時の容量設定値SETBにより設定により補償キャパシターCBVの容量値が設定されると共に、スイッチSBQがオンになる。これにより、排出時の容量設定値SETB対応した補償電荷が補償キャパシターCBVから出力ノードNVQに注入される。
また駆動順2において、補償キャパシターCAVの容量値が最大値に設定されると共に、スイッチSAVDがオンになる。
以降の駆動順において、上記と同様な動作が繰り返されることで、奇数の駆動順において補償キャパシターCAVにより電荷補償が行われ、偶数の駆動順において補償キャパシターCBVにより電荷補償が行われる。駆動順5において補償キャパシターCAVにより電荷排出が行われるが、この場合には駆動順4においてスイッチSAVSがオンになる。また、駆動順6において補償キャパシターCBVにより電荷注入が行われるが、この場合には駆動順5においてスイッチSBVDがオンになる。
なお、駆動順1、3、5の各々において、補償キャパシターCAVにより電荷注入又は電荷排出のいずれが行われてもよい。駆動順2、4、6の各々において、補償キャパシターCBVにより電荷注入又は電荷排出のいずれが行われてもよい。
図16は、処理回路42の第2詳細構成例である。処理回路42は、加算器ADCと、乗算器MXCと、ラッチ回路LTC1、LTC2と、電荷量演算回路DKCと、信号出力回路SSCとを含む。階調データDQ[10:0]の演算と、過不足階調データDCC_DQの演算は、図9と同様である。
ラッチ回路LTC2は、乗算器MXCの出力データである過不足階調データDCC_DQをラッチして電荷量演算回路DKCに出力する。電荷量演算回路DKCは、過不足階調データDCC_DQと階調データDQ_GD[10:0]に基づいて、容量設定データDCCEを演算する。信号出力回路SSCは、容量設定データDCCEに基づいて制御信号CNTを電荷補償回路90に出力する。具体的には、信号出力回路SSCは、電荷注入であるか電荷排出であるかに応じてスイッチの制御信号を出力すると共に、容量設定データDCCEを補償キャパシターCAVの設定データSETA又は補償キャパシターCBVの設定データSETBとして出力する。
以下、具体的な演算例を示す。
図17に示すように、電荷量演算回路DKCは、補償電荷量を演算するための階調値を用いる。具体的には、2.5V~12.5Vに対応した表示用の階調値0~2048が、VSH=0V~VDH=15Vに対応した演算用の階調値0~3072に拡張される。即ち、表示用の階調値0~2048に512が加算されることで、演算用の階調値512~2560に変換される。更に、演算用の階調値の下限が、VSH=0Vに対応した0に拡張され、上限が、VDH=15Vに対応した3072に拡張される。
図17に示すように、電荷量演算回路DKCは、補償電荷量を演算するための階調値を用いる。具体的には、2.5V~12.5Vに対応した表示用の階調値0~2048が、VSH=0V~VDH=15Vに対応した演算用の階調値0~3072に拡張される。即ち、表示用の階調値0~2048に512が加算されることで、演算用の階調値512~2560に変換される。更に、演算用の階調値の下限が、VSH=0Vに対応した0に拡張され、上限が、VDH=15Vに対応した3072に拡張される。
図18は、容量設定値の演算式を説明する表である。過不足階調値DCC_DQの演算手法は第1実施形態と同様である。
DCC_DQ>0のとき電荷不足であり、DCC_DQは不足階調値を表す。このとき、電荷量演算回路DKCは、下式(2)により電荷注入時の容量設定値DCCEを演算する。
DCCE=DCC_DQ/(3072-(DQ_GD+512))×3072
・・・(2)
DCCE=DCC_DQ/(3072-(DQ_GD+512))×3072
・・・(2)
DCC_DQ<0のとき電荷過剰であり、DCC_DQは過剰階調値を表す。このとき、電荷量演算回路DKCは、下式(3)により電荷排出時の容量設定値DCCEを演算する。
DCCE=-DCC_DQ/(DQ_GD+512)×3072
・・・(3)
DCCE=-DCC_DQ/(DQ_GD+512)×3072
・・・(3)
上式(2)と(3)において、512は、階調値DQ_GD=0に対応する演算用の階調値である。3072は、高電位側電源電圧VDHに対応する演算用の階調値である。
図19は、水平走査期間の駆動順1~4における演算例である。ここでは、プリチャージ階調値を、表示用の階調値において、DPRE=512とする。また過不足階調値DCC_DQを演算する際の係数を、第1実施形態と同様にCoef=27.25とする。
駆動順1、2、3、4において、階調値DQ_GD=2048、0、1024、0であるとする。このとき、駆動順1、2、3、4における過不足階調値は、DCC_DQ=40.75、-13.75、13.5、-13.75となる。DCC_DQ>0のときDCC_DQは不足階調値であり、DCC_DQ<のときDCC_DQは過剰階調値である。容量設定値DCCEは、上式(2)又は(3)で演算される。容量駆動の階調値は、DQ=DQ_GDである。
例えば、補償キャパシターCAV、CBVの第1キャパシターの容量値が、キャパシター回路10のキャパシターC1の容量値の1/2であるとする。容量設定値DCCEを9ビットの容量設定データDCCE[8:0]で表すとしたとき、そのLSBであるDCCE[0]は、1/2階調に対応する。例えば、駆動順2において、電荷排出時の容量設定値DCCE=82.5なので、DCCE[8:0]=010100101となる。このDCCE[8:0]により補償キャパシターCBVの容量値が設定されることで、過剰階調値であるDCC_DQ=-13.75に対応した補償電荷が出力ノードNVQから排出される。
以上の本実施形態では、電荷補償キャパシター回路92は、第1補償キャパシターCAVを含む。電荷補償回路90は、第1スイッチSAQと第2スイッチSAVDと第3スイッチSAVSとを含む。第1スイッチSAQの一端が出力ノードNVQに接続され、他端が第1補償キャパシターCAVの一端に接続される。第2スイッチSAVDは、高電位側電源ノードNVDHと第1スイッチSAQの他端との間に設けられる。第3スイッチSAVSは、低電位側電源ノードNVSHと第1スイッチSAQの他端との間に設けられる。
本実施形態によれば、第2スイッチSAVDがオンになることで、第1補償キャパシターCAVの一端を高電位側電源電圧VDHで充電でき、第1スイッチSAQがオンになることで、第1補償キャパシターCAVの一端から出力ノードNVQに補償電荷を注入できる。第3スイッチがオンになることで、第1補償キャパシターCAVの一端を低電位側電源電圧VSHで充電でき、第1スイッチSAQがオンになることで、出力ノードNVQから第1補償キャパシターCAVの一端に補償電荷を排出できる。
また本実施形態では、データ線が駆動される前の準備期間において、第1スイッチSAQがオフであり、第2スイッチSAVD又は第3スイッチSAVSがオンである。データ線が駆動される期間を含む補償期間において、第1スイッチSAQがオンであり、第2スイッチSAVDと第3スイッチSAVSがオフである。
本実施形態によれば、準備期間において第1補償キャパシターCAVの一端を高電位側電源電圧VDH又は低電位側電源電圧VSHで充電できる。そして、補償期間において出力ノードNVQに補償電荷を注入できる又は出力ノードNVQから補償電荷を排出できる。
なお、図15の例において補償キャパシターCAVを例にとると、準備期間は、駆動順1の前と、駆動順2、4、6とにおいて、第2スイッチSAVD又は第3スイッチSAVSがオンしている期間に対応する。また、補償期間は、駆動順1、3、5において、第1スイッチSAQがオンしている期間に対応する。
また本実施形態では、第1補償キャパシターCAVは、容量値が可変である補償用可変容量回路である。処理回路42は、過不足電荷量に基づいて補償用可変容量回路の容量値を設定する。
本実施形態によれば、過不足電荷量に基づいて補償用可変容量回路の容量値が設定されることで、補償期間において過不足電荷量に対応した補償電荷が、第1補償キャパシターCAVから出力ノードNVQに注入される又は出力ノードNVQから第1補償キャパシターCAVに排出される。
また本実施形態では、電荷補償キャパシター回路92は、第2補償キャパシターCBVを含む。電荷補償回路90は、第4スイッチSBQと第5スイッチSBVDと第6スイッチSBVSとを含む。第4スイッチSBQの一端が出力ノードNVQに接続され、他端が第2補償キャパシターCBVの一端に接続される。第5スイッチSBVDは、高電位側電源ノードNVDHと第4スイッチSBQの他端との間に設けられる。第6スイッチSBVSは、低電位側電源ノードNVSHと第4スイッチSBQの他端との間に設けられる。
本実施形態によれば、第1補償キャパシターCAVと第2補償キャパシターCBVで交互に電荷補償できる。即ち、第1補償キャパシターCAVによる電荷補償の補償期間を、第2補償キャパシターCBVによる電荷補償の準備期間とし、第1補償キャパシターCAVによる電荷補償の準備期間を、第2補償キャパシターCBVによる電荷補償の補償期間にできる。これにより、高画素化又は高フレームレート化等による駆動の高速化に対応しやすくなる。
4.第3実施形態
第3実施形態では、キャパシター回路10とキャパシター駆動回路20を用いた容量駆動の階調値に過不足階調値を加算することで、過不足電荷を補償する。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路90が補償電荷を供給することで、上記ずれの累積を減少させる。
第3実施形態では、キャパシター回路10とキャパシター駆動回路20を用いた容量駆動の階調値に過不足階調値を加算することで、過不足電荷を補償する。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路90が補償電荷を供給することで、上記ずれの累積を減少させる。
第3実施形態におけるドライバー100の詳細構成例は、第2実施形態の図13と同様である。但し、制御信号CNTの内容が異なる。
図20は、電荷補償回路の第2詳細構成例である。本構成例では、補償キャパシターCAV、CBVが容量値固定のキャパシターとなっている。処理回路42は、制御信号CNTとして、制御信号AQ、AVD、AVS、DA、BQ、BVD、BVS、DBを出力する。
図21は、第3実施形態において処理回路が電荷補償回路へ出力する制御信号の第1信号波形例である。補償駆動回路DRA、DRBの制御信号DA、DBと、スイッチSAVD、SAVS、SBVD、SBVSの制御信号AVD、AVS、BVD、BVSについては、第2実施形態の図15と同様である。奇数の駆動順のうち、補償キャパシターCAVによる電荷補償が行われる場合にスイッチSAQがオンになり、補償キャパシターCAVによる電荷補償が行われない場合にスイッチSAQがオフのままである。図21には、駆動順1、5において電荷補償が行われ、駆動順3において電荷補償が行われない例を示す。偶数の駆動順のうち、補償キャパシターCBVによる電荷補償が行われる場合にスイッチSBQがオンになり、補償キャパシターCBVによる電荷補償が行われない場合にスイッチSBQがオフのままである。図21には、駆動順2、6において電荷補償が行われ、駆動順4において電荷補償が行われない例を示す。
なお、駆動順1、3、5の各々において、補償キャパシターCAVにより電荷注入又は電荷排出のいずれが行われてもよいし、行われなくてもよい。駆動順2、4、6の各々において、補償キャパシターCBVにより電荷注入又は電荷排出のいずれが行われてもよいし、行われなくてもよい。
図22は、第3実施形態において処理回路が電荷補償回路へ出力する制御信号の第2信号波形例である。
本波形例では、補償駆動回路DRA、DRBが補償キャパシターCAV、CBVの他端を駆動する。即ち、駆動順1において、スイッチSAQがオンになると共に制御信号DAがローレベルからハイレベルになる。これにより、補償駆動回路DRAの出力がVSH=0VからVDH=15Vになり、補償キャパシターCAVの他端が駆動される。駆動順2において、スイッチSBQがオンになると共に制御信号DBがハイレベルからローレベルになる。これにより、補償駆動回路DRBの出力がVDH=15VからVSH=0Vになり、補償キャパシターCBVの他端が駆動される。
補償キャパシターCAV、CBVの他端が駆動されることで、補償電荷の電荷量を増やすことができる、或いは、補償電荷の電荷量を維持しつつ補償キャパシターCAV、CBVの容量値を小さくできる。
図23は、処理回路の第3詳細構成例である。処理回路42は、加算器ADB1、ADB2、ADB3と、乗算器MXBと、ラッチ回路LTB1、LTB2と、電荷量演算回路DKBと、信号出力回路SSBとを含む。過不足階調データDCC_DQの演算は、図9と同様である。
加算器ADB2は、電荷量演算回路DKBが出力した電荷補償後の累積データDCCBから、過不足階調データDCC_DQを減算する。ラッチ回路LTB2は、加算器ADB2の出力データをラッチし、そのラッチしたデータを電荷補償前の累積データDCCFとして電荷量演算回路DKBに出力する。
電荷量演算回路DKBは、電荷補償前の累積データDCCFと階調データDQ_GD[10:0]とに基づいて、補償電荷量DCCAと容量駆動への過不足階調データDCCDと電荷補償後の累積データDCCBとを演算する。累積値DCCF<0のとき電荷不足を示し、累積値DCCF>0のとき電荷過剰を示す。補償電荷量DCCAは、図22で説明したように電荷注入量と電荷排出量である。電荷量演算回路DKBは、-DCCF≧電荷注入量の閾値であるとき、図24で後述する下式(4)により電荷注入量を演算し、-DCCF<電荷注入量の閾値であるとき、電荷注入量=0にする。電荷量演算回路DKBは、DCCF≧電荷排出量の閾値であるとき、図24で後述する下式(5)により電荷排出量を演算し、DCCF<電荷排出量の閾値であるとき、電荷排出量=0にする。電荷補償前の累積値は、DCCB=DCCF+電荷注入量-電荷排出量である。容量駆動への過不足階調値は、DCCD=-INT(DCCB)である。INT()は、引数の整数値を返す関数である。
信号出力回路SSBは、補償電荷量DCCAに基づいて制御信号CNTを電荷補償回路90に出力する。具体的には、補償電荷量DCCAは電荷注入量と電荷排出量である。信号出力回路SSBは、電荷注入量が電荷注入量の閾値以上である場合、電荷注入を指示するスイッチ制御信号を電荷補償回路90に出力し、電荷排出量が電荷排出量の閾値以上である場合、電荷排出を指示するスイッチ制御信号を電荷補償回路90に出力する。加算器ADB3は、ラッチ回路LTB1がラッチした階調データDQ_GD[10:0]と、電荷量演算回路DKBからの過不足階調データDCCDとを加算し、その結果を階調データDQ[10:0]としてキャパシター駆動回路20に出力する。
以下、具体的な演算例を示す。
図24は、電荷注入量と電荷排出量の演算式を説明する表である。ここでは、補償キャパシターCAVにより電荷注入が行われ、補償キャパシターCBVにより電荷排出が行われる例を示す。第2実施形態の図17と同様に、電荷演算用の階調データが用いられる。
図24は、電荷注入量と電荷排出量の演算式を説明する表である。ここでは、補償キャパシターCAVにより電荷注入が行われ、補償キャパシターCBVにより電荷排出が行われる例を示す。第2実施形態の図17と同様に、電荷演算用の階調データが用いられる。
電荷量演算回路DKBは、下式(4)により電荷注入量である補償電荷量DCCAを演算する。電荷量演算回路DKBは、下式(5)により電荷排出量である補償電荷量DCCAを演算する。
DCCA=(3072-(DQ_GD+512))×(312/3072)
・・・(4)
DCCA=(DQ_GD+512)×(80/3072)
・・・(5)
DCCA=(3072-(DQ_GD+512))×(312/3072)
・・・(4)
DCCA=(DQ_GD+512)×(80/3072)
・・・(5)
上式(4)において、係数(312/3072)の312は、容量駆動のキャパシターC1の容量値に対する、補償キャパシターCAVの容量値の比である。上式(5)において、係数(80/3072)の80は、容量駆動のキャパシターC1の容量値に対する、補償キャパシターCBVの容量値の比である。上式(4)と(5)において、512は、階調値DQ_GD=0に対応する演算用の階調値である。3072は、高電位側電源電圧VDHに対応する演算用の階調値である。
図25は、水平走査期間の駆動順1~4における演算例である。ここでは、プリチャージ階調値を、表示用の階調値において、DPRE=512とする。また過不足階調値DCC_DQを演算する際の係数を、第1実施形態と同様にCoef=27.25とする。
電荷注入量の閾値を52とし、電荷排出量の閾値を13.33とする。例えば、表示コントローラー300等が、これらの閾値をドライバー100のレジスター回路48に書き込み、処理回路42は、レジスター回路48から読み出した閾値を用いて演算を行う。電荷注入量の閾値は、例えば階調値DQ_GD=0~2047の範囲における電荷注入量の最小値付近に設定される。DQ_GD=2047のとき電荷注入量が最小値52となる。ここでは、この最小値52を閾値としている。電荷排出量の閾値は、例えば階調値DQ_GD=0~2047の範囲における電荷注入量の最小値付近に設定される。DQ_GD=0のとき電荷排出量が最小値13.33となる。ここでは、この最小値13.33を閾値としている。
駆動順1において、階調値DQ_GD=512であるとする。このとき、過不足階調値はDCC_DQ=0となり、電荷補償前の累積値はDCCF=0となる。-DCCF<52、DCCF<13.33なので、補償電荷量DCCAは、電荷注入量=0、電荷排出量=0になる。電荷補償後の累積値は、DCCB=0+0-0=0となる。容量駆動への過不足階調値は、DCCD=-INT(0)=0となり、容量駆動への階調値は、DQ=512+0=512となる。
駆動順2において、階調値DQ_GD=256であるとする。このとき、過不足階調値はDCC_DQ=-7となり、電荷補償前の累積値はDCCF=0-7=7となる。-DCCF<52、DCCF<13.33なので、補償電荷量DCCAは、電荷注入量=0、電荷排出量=0になる。電荷補償後の累積値は、DCCB=7+0-0=7となる。容量駆動への過不足階調値は、DCCD=-INT(7)=-7となり、容量駆動への階調値は、DQ=256+(-7)=249となる。
駆動順3において、階調値DQ_GD=128であるとする。このとき、過不足階調値はDCC_DQ=-10.25となり、電荷補償前の累積値はDCCF=7-(-10.25)=17.25となる。-DCCF<52、DCCF≧13.33なので、補償電荷量DCCAは、電荷注入量=0、電荷排出量=16.67になる。電荷排出量は、上式(5)により演算される。電荷補償後の累積値は、DCCB=17.25+0-16.67=0.58となる。容量駆動への過不足階調値は、-DCCD=INT(0.58)=0となり、容量駆動への階調値は、DQ=128+0=128となる。
駆動順4において、階調値DQ_GD=1024であるとする。このとき、過不足階調値はDCC_DQ=13.5となり、電荷補償前の累積値はDCCF=0.58-13.5=-12.92となる。-DCCF<52、DCCF<13.33なので、補償電荷量DCCAは、電荷注入量=0、電荷排出量=0になる。電荷補償後の累積値は、DCCB=-12.92+0-16.67=-12.92となる。容量駆動への過不足階調値は、DCCD=-INT(-12.92)=13となり、容量駆動への階調値は、DQ=1024+13=1037となる。
駆動順3において仮に電荷補償回路90による電荷排出が行われなかった場合、電荷補償前の累積値17.25により容量駆動への過不足階調値は-17となる。この過不足階調値は、本来の階調値に対する容量駆動の階調値のずれの累積を意味する。本実施形態では、電荷補償回路90が電荷排出を行うことで、その排出量分だけ累積値が減少し、電荷補償前の累積値が0.58となる。これにより、容量駆動への過不足階調値が0となり、上記ずれの累積が減少している。このように容量駆動による過不足電荷の補償と、電荷補償回路90による電荷補償を繰り返すことで、全体として出力ノードNVQの電荷保存状態が維持される。
以上の本実施形態では、複数のデータ線が順に駆動される。その複数のデータ線の第p駆動順のデータ線が駆動されるとする。pは1以上の整数である。このとき、処理回路42は、第p駆動順のデータ線における過不足電荷量を補償する第p過不足階調値DCC_DQを演算し、第1~第p-1駆動順のデータ線が駆動されるときに演算された第1~第p-1過不足階調値DCC_DQと第p過不足階調値DCC_DQとの累積値DCCFを求める。処理回路42は、累積値DCCFが閾値以上であるとき、電荷補償回路90から補償電荷を出力ノードNVQに注入させる又は出力ノードNVQから排出させる。
本実施形態によれば、累積した過不足電荷量を示す累積値DCCFが、閾値以上であるとき、電荷補償回路90による電荷補償が行われる。これにより、容量値が固定の補償キャパシターを用いて過不足電荷を補償できる。
なお、図25の例において、p=3とする。このとき、処理回路42は、駆動順3における過不足階調値DCC_DQ=-10.25を演算し、駆動順1、2における過不足階調値DCC_DQ=0、-7と、駆動順3における過不足階調値DCC_DQ=-10.25との累積値DCCF=17.25を求める。図25の例において、電荷排出量の閾値は13.33であり、DCCF=17.25≧13.33なので、処理回路42は、電荷補償回路90に、補償電荷を出力ノードNVQに注入させる又は出力ノードNVQから排出させる。
また本実施形態では、処理回路42は、累積値DCCFが閾値より小さいとき、累積値DCCFに基づいて補正した階調データDQ[10:0]をキャパシター駆動回路20に出力する。処理回路42は、累積値DCCFが閾値以上であるとき、補償電荷に対応した階調値を累積値DCCFから減算し、減算後の累積値DCCBに基づいて補正した階調データDQ[10:0]をキャパシター駆動回路20に出力する。
本実施形態によれば、累積値に基づいて補正された階調データDQ[10:0]で容量駆動が行われることで、容量駆動により過不足電荷が補償される。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路90が補償電荷を供給することで、上記ずれの累積を減少させることができる。このように容量駆動による過不足電荷の補償と、電荷補償回路90による電荷補償を繰り返すことで、全体として出力ノードNVQの電荷保存状態が維持される。
なお、図25の例において、駆動順2では累積値DCCF=7が閾値13.33より小さい。処理回路42は、累積値DCCF=7に基づいて補正した階調値256-7=249の階調データDQ[10:0]をキャパシター駆動回路20に出力する。駆動順3では累積値DCCF=17.25が閾値13.33以上である。処理回路42は、補償電荷に対応した階調値16.67を累積値DCCF=17.25から減算し、減算後の累積値DCCB=0.58に基づいて補正した階調値128-0=128の階調データDQ[10:0]をキャパシター駆動回路20に出力する。
5.電子器機
図26は、本実施形態のドライバーを含む電子機器の構成例である。本実施形態の電子機器として、表示装置を搭載する種々の電子機器を想定できる。例えば、電子器機は、プロジェクター、テレビション装置、情報処理装置、携帯型情報端末、カーナビゲーションシステム、又は携帯型ゲーム端末等である。
図26は、本実施形態のドライバーを含む電子機器の構成例である。本実施形態の電子機器として、表示装置を搭載する種々の電子機器を想定できる。例えば、電子器機は、プロジェクター、テレビション装置、情報処理装置、携帯型情報端末、カーナビゲーションシステム、又は携帯型ゲーム端末等である。
電子機器500は、電気光学装置400、表示コントローラー300と、処理装置310と、記憶部320と、ユーザーインターフェース部330と、データインターフェース部340とを含む。電気光学装置400は、ドライバー100と電気光学パネル200とを含む。
電気光学パネル200は例えばマトリックス型の液晶表示パネルである。或は、電気光学パネル200は自発光素子を用いたEL表示パネルであってもよい。ELはElectro-Luminescenceの略である。ユーザーインターフェース部330は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタン、マウス、キーボード、又は電気光学パネル200に装着されたタッチパネル等で構成される。データインターフェース部340は、画像データ又は制御データの入出力を行うインターフェース部である。例えばUSB等の有線通信インターフェース、或は無線LAN等の無線通信インターフェースである。記憶部320は、データインターフェース部340から入力された画像データを記憶する。或は、記憶部320は、処理装置310又は表示コントローラー300のワーキングメモリーとして機能する。処理装置310は、電子機器の各部の制御処理や種々のデータ処理を行う。処理装置310は、例えばCPU又はマイクロコンピューター等のプロセッサーである。表示コントローラー300はドライバー100の制御処理を行う。例えば、表示コントローラー300は、データインターフェース部340又は記憶部320から転送された画像データを、ドライバー100が受け付け可能な形式に変換し、その変換された画像データをドライバー100へ出力する。ドライバー100は、表示コントローラー300から転送された画像データに基づいて電気光学パネル200を駆動する。
以上に説明した本実施形態のドライバーは、データ電圧出力端子とキャパシター駆動回路とキャパシター回路と処理回路と電荷補償回路とを含む。データ電圧出力端子は、電気光学パネルのデータ線スイッチを介してデータ線に電気的に接続される。キャパシター駆動回路は、階調データに対応する第1~第nキャパシター駆動電圧を第1~第nキャパシター駆動用ノードに出力する。nは2以上の整数である。キャパシター回路は、データ電圧出力端子のノードである出力ノードと、第1~第nキャパシター駆動用ノードとの間に設けられる第1~第nキャパシターを有する。処理回路は、データ線スイッチがオンになったときの出力ノードの不足電荷量又は過剰電荷量である過不足電荷量を演算する。電荷補償回路は、電荷補償キャパシター回路を有し、電荷補償キャパシター回路を用いて、処理回路により演算された過不足電荷量に基づく補償電荷を、出力ノードに注入する又は出力ノードから排出する。
本実施形態によれば、電荷補償回路が電荷補償キャパシター回路を用いて電荷再分配により過不足電荷を補償できる。これにより、アンプ回路を用いて過不足電荷を補償する場合に比べて、データ線の電圧を高速にデータ電圧に漸近させることができる。或いは、アンプ回路を更に併用した場合であっても、アンプ回路が補償すべき電荷量を、減らすことが可能である。
また本実施形態では、データ線スイッチがオフであるときのデータ線の電圧がプリチャージ電圧であってもよい。このとき、処理回路は、データ線スイッチがオフからオンになったときの、プリチャージ電圧と、階調データに対応する目標電圧との差により生じる過不足電荷量を演算してもよい。
本実施形態によれば、プリチャージ電圧と、階調データに対応する目標電圧との差により生じる過不足電荷量が演算されることで、出力ノードを電荷保存状態に近づけることができる。これにより、データ線の電圧を目標電圧に近づけることができる。
また本実施形態では、目標電圧に対応する階調値をDQ_GDとし、プリチャージ電圧に対応する階調値をDPREとし、目標電圧とプリチャージ電圧の差に対する過不足電荷量の比を示す係数をCoefとし、過不足電荷量を補償する過不足階調値をDCC_DQとしてもよい。このとき、処理回路は、過不足階調値を、DCC_DQ=(DQ_GD-DPRE)×Coefにより演算してもよい。電荷補償回路は、過不足階調値に基づいて補償電荷を出力ノードに注入する又は出力ノードから排出してもよい。
本実施形態によれば、上記演算により、過不足電荷量に対応した階調値である過不足階調値が得られる。過不足階調値を用いることで、1階調に対応した電荷量を基準に過不足電荷量を扱うことができる。例えば、電荷補償キャパシター回路のキャパシターの容量値を、キャパシター回路の第1キャパシターの容量値を基準に、例えば2倍、又は1/2倍等にしてもよい。これにより、そのキャパシターが2階調、又は1/2階調に相当する過不足電荷量を補償できることになる。
また本実施形態では、電荷補償キャパシター回路は、一端が出力ノードに接続される第1~第m補償キャパシターを含んでもよい。電荷補償回路は、過不足電荷量に基づく第1~第m補償信号を第1~第m補償キャパシターの他端に出力する第1~第m補償駆動回路を含んでもよい。
本実施形態によれば、過不足電荷量に基づく第1~第m補償信号により第1~第m補償キャパシターの他端が駆動される。これにより、過不足電荷量に基づく補償電荷が第1~第m補償キャパシターから出力ノードに注入される又は出力ノードから排出される。
また本実施形態では、処理回路は、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路の設定値を出力してもよい。第1~第m補償駆動回路は、設定値に対応した第1~第m補償信号を出力してもよい。第1~第m補償キャパシターは、第1~第m補償信号により駆動されることで、過不足電荷量に対応した補償電荷を出力ノードに注入する又は出力ノードから排出してもよい。
あるデータ線が駆動されるときに電荷補償が行われることで、出力ノードが電荷保存状態に維持され、その電荷状態を基準として、次のデータ線が駆動されるときに更に電荷補償が行われる。このため、電荷補償は累積していくことになる。本実施形態では、各データ線に対する過不足電荷量の累積値に基づいて電荷補償回路の設定値が出力されるので、電荷補償が累積される。
また本実施形態では、電荷補償キャパシター回路は、第1補償キャパシターを含んでもよい。電荷補償回路は、第1~第3スイッチを含んでもよい。第1スイッチの一端が出力ノードに接続され、他端が第1補償キャパシターの一端に接続されてもよい。第2スイッチは、高電位側電源ノードと第1スイッチの他端との間に設けられてもよい。第3スイッチは、低電位側電源ノードと第1スイッチの他端との間に設けられてもよい。
本実施形態によれば、第2スイッチがオンになることで、第1補償キャパシターCAVの一端を高電位側電源電圧で充電でき、第1スイッチがオンになることで、第1補償キャパシターの一端から出力ノードに補償電荷を注入できる。第3スイッチがオンになることで、第1補償キャパシターの一端を低電位側電源電圧で充電でき、第1スイッチがオンになることで、出力ノードから第1補償キャパシターの一端に補償電荷を排出できる。
また本実施形態では、データ線が駆動される前の準備期間において、第1スイッチがオフであり、第2スイッチ又は第3スイッチがオンであってもよい。データ線が駆動される期間を含む補償期間において、第1スイッチがオンであり、第2スイッチと第3スイッチがオフであってもよい。
本実施形態によれば、準備期間において第1補償キャパシターの一端を高電位側電源電圧又は低電位側電源電圧で充電できる。そして、補償期間において出力ノードに補償電荷を注入できる又は出力ノードから補償電荷を排出できる。
また本実施形態では、第1補償キャパシターは、容量値が可変である補償用可変容量回路であってもよい。処理回路は、過不足電荷量に基づいて補償用可変容量回路の容量値を設定してもよい。
本実施形態によれば、過不足電荷量に基づいて補償用可変容量回路の容量値が設定されることで、補償期間において過不足電荷量に対応した補償電荷が、第1補償キャパシターから出力ノードに注入される又は出力ノードから第1補償キャパシターに排出される。
また本実施形態では、複数のデータ線が順に駆動されてもよい。その複数のデータ線の第p駆動順のデータ線が駆動されるとする。pは1以上の整数である。このとき、処理回路は、第p駆動順のデータ線における過不足電荷量を補償する第p過不足階調値を演算し、第1~第p-1駆動順のデータ線が駆動されるときに演算された第1~第p-1過不足階調値と第p過不足階調値との累積値を求めてもよい。処理回路は、累積値が閾値以上であるとき、電荷補償回路に、補償電荷を出力ノードに注入させる又は出力ノードから排出させてもよい。
本実施形態によれば、累積した過不足電荷量を示す累積値が、閾値以上であるとき、電荷補償回路による電荷補償が行われる。これにより、容量値が固定の補償キャパシターを用いて過不足電荷を補償できる。
また本実施形態では、処理回路は、累積値が閾値より小さいとき、累積値に基づいて補正した階調データをキャパシター駆動回路に出力してもよい。処理回路は、累積値が閾値以上であるとき、補償電荷に対応した階調値を累積値から減算し、減算後の累積値に基づいて補正した階調データをキャパシター駆動回路に出力してもよい。
本実施形態によれば、累積値に基づいて補正された階調データで容量駆動が行われることで、容量駆動により過不足電荷が補償される。この補償により本来の階調値に対する容量駆動の階調値のずれが累積し、容量駆動により過不足電荷を補償しきれなくなる。これに対して、電荷補償回路が補償電荷を供給することで、上記ずれの累積を減少させることができる。
また本実施形態では、電荷補償キャパシター回路は、第2補償キャパシターを含んでもよい。電荷補償回路は、第4~第6スイッチを含んでもよい。第4スイッチの一端が出力ノードに接続され、他端が第2補償キャパシターの一端に接続されてもよい。第5スイッチは、高電位側電源ノードと第4スイッチの他端との間に設けられてもよい。第6スイッチは、低電位側電源ノードと第4スイッチの他端との間に設けられてもよい。
本実施形態によれば、第1補償キャパシターと第2補償キャパシターで交互に電荷補償できる。即ち、第1補償キャパシターによる電荷補償の補償期間を、第2補償キャパシターによる電荷補償の準備期間とし、第1補償キャパシターによる電荷補償の準備期間を、第2補償キャパシターによる電荷補償の補償期間にできる。これにより、高画素化又は高フレームレート化等による駆動の高速化に対応しやすくなる。
また本実施形態の電気光学装置は、上記のいずれかのドライバーと、電気光学パネルと、を含む。
また本実施形態の電子器機は、上記のいずれかのドライバーを含む。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また制御回路、データ線駆動回路、ドライバー、電気光学パネル、電気光学装置、及び電子器機等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
10…キャパシター回路、20…キャパシター駆動回路、30…可変容量回路、40…制御回路、42…処理回路、44…インターフェース回路、48…レジスター回路、50…検出回路、90…電荷補償回路、92…電荷補償キャパシター回路、100…ドライバー、110…データ線駆動回路、200…電気光学パネル、300…表示コントローラー、310…処理装置、320…記憶部、330…ユーザーインターフェース部、340…データインターフェース部、400…電気光学装置、500…電子機器、C1~C11…キャパシター、CAV,CBV…補償キャパシター、CBV…補償キャパシター、CC1~CC5…補償キャパシター、DL1~DL8…信号供給線、DQ…階調データ、DQ_GD…階調データ、DR1~DR11…駆動回路、DRA,DRB…補償駆動回路、DRC1~DRC5…補償駆動回路、NDR1~NDR11…キャパシター駆動用ノード、NVDH…高電位側電源ノード、NVQ…出力ノード、NVSH…低電位側電源ノード、SAQ…第1スイッチ、SAVD…第2スイッチ、SAVS…第3スイッチ、SBQ…第4スイッチ、SBVD…第5スイッチ、SBVS…第6スイッチ、SETA…,SETB…容量設定値、SL1~SL1280…データ線、TVQ…データ電圧出力端子、VDH…高電位側電源電圧、VPR…プリチャージ電圧、VSH…低電位側電源電圧
Claims (13)
- 電気光学パネルのデータ線スイッチを介してデータ線に電気的に接続されるデータ電圧出力端子と、
階調データに対応する第1~第nキャパシター駆動電圧(nは2以上の整数)を第1~第nキャパシター駆動用ノードに出力するキャパシター駆動回路と、
前記データ電圧出力端子のノードである出力ノードと、前記第1~第nキャパシター駆動用ノードとの間に設けられる第1~第nキャパシターを有するキャパシター回路と、
前記データ線スイッチがオンになったときの前記出力ノードの不足電荷量又は過剰電荷量である過不足電荷量を演算する処理回路と、
電荷補償キャパシター回路を有し、前記電荷補償キャパシター回路を用いて、前記処理回路により演算された前記過不足電荷量に基づく補償電荷を、前記出力ノードに注入する又は前記出力ノードから排出する電荷補償回路と、
を含むことを特徴とするドライバー。 - 請求項1に記載されたドライバーにおいて、
前記データ線スイッチがオフであるときの前記データ線の電圧がプリチャージ電圧であるとき、
前記処理回路は、
前記データ線スイッチがオフからオンになったときの、前記プリチャージ電圧と、前記階調データに対応する目標電圧との差により生じる前記過不足電荷量を演算することを特徴とするドライバー。 - 請求項2に記載されたドライバーにおいて、
前記目標電圧に対応する階調値をDQ_GDとし、前記プリチャージ電圧に対応する階調値をDPREとし、前記目標電圧と前記プリチャージ電圧の差に対する前記過不足電荷量の比を示す係数をCoefとし、前記過不足電荷量を補償する過不足階調値をDCC_DQとしたとき、
前記処理回路は、
前記過不足階調値を、DCC_DQ=(DQ_GD-DPRE)×Coefにより演算し、
前記電荷補償回路は、
前記過不足階調値に基づいて前記補償電荷を前記出力ノードに注入する又は前記出力ノードから排出することを特徴とするドライバー。 - 請求項1乃至3のいずれか一項に記載されたドライバーにおいて、
前記電荷補償キャパシター回路は、
一端が前記出力ノードに接続される第1~第m補償キャパシターを含み、
前記電荷補償回路は、
前記過不足電荷量に基づく第1~第m補償信号を前記第1~第m補償キャパシターの他端に出力する第1~第m補償駆動回路を含むことを特徴とするドライバー。 - 請求項4に記載されたドライバーにおいて、
前記処理回路は、
各データ線に対する前記過不足電荷量の累積値に基づいて前記電荷補償回路の設定値を出力し、
前記第1~第m補償駆動回路は、
前記設定値に対応した前記第1~第m補償信号を出力し、
前記第1~第m補償キャパシターは、
前記第1~第m補償信号により駆動されることで、前記過不足電荷量に対応した前記補償電荷を前記出力ノードに注入する又は前記出力ノードから排出することを特徴とするドライバー。 - 請求項1乃至3のいずれか一項に記載されたドライバーにおいて、
前記電荷補償キャパシター回路は、
第1補償キャパシターを含み、
前記電荷補償回路は、
一端が前記出力ノードに接続され、他端が前記第1補償キャパシターの一端に接続される第1スイッチと、
高電位側電源ノードと前記第1スイッチの他端との間に設けられる第2スイッチと、
低電位側電源ノードと前記第1スイッチの他端との間に設けられる第3スイッチと、
を含むことを特徴とするドライバー。 - 請求項6に記載されたドライバーにおいて、
前記データ線が駆動される前の準備期間において、前記第1スイッチがオフであり、前記第2スイッチ又は前記第3スイッチがオンであり、
前記データ線が駆動される期間を含む補償期間において、前記第1スイッチがオンであり、前記第2スイッチと前記第3スイッチがオフであることを特徴とするドライバー。 - 請求項6又は7に記載されたドライバーにおいて、
前記第1補償キャパシターは、
容量値が可変である補償用可変容量回路であり、
前記処理回路は、
前記過不足電荷量に基づいて前記補償用可変容量回路の容量値を設定することを特徴とするドライバー。 - 請求項6又は7に記載されたドライバーにおいて、
順に駆動される複数のデータ線の第p駆動順のデータ線(pは1以上の整数)が駆動されるとき、
前記処理回路は、
前記第p駆動順のデータ線における前記過不足電荷量を補償する第p過不足階調値を演算し、第1~第p-1駆動順のデータ線が駆動されるときに演算された第1~第p-1過不足階調値と前記第p過不足階調値との累積値を求め、
前記累積値が閾値以上であるとき、前記電荷補償回路に、前記補償電荷を前記出力ノードに注入させる又は前記出力ノードから排出させることを特徴とするドライバー。 - 請求項9に記載されたドライバーにおいて、
前記処理回路は、
前記累積値が閾値より小さいとき、前記累積値に基づいて補正した前記階調データを前記キャパシター駆動回路に出力し、
前記累積値が閾値以上であるとき、前記補償電荷に対応した階調値を前記累積値から減算し、減算後の前記累積値に基づいて補正した前記階調データを前記キャパシター駆動回路に出力することを特徴とするドライバー。 - 請求項6乃至10のいずれか一項に記載されたドライバーにおいて、
前記電荷補償キャパシター回路は、
第2補償キャパシターを含み、
前記電荷補償回路は、
一端が前記出力ノードに接続され、他端が前記第2補償キャパシターの一端に接続される第4スイッチと、
前記高電位側電源ノードと前記第4スイッチの他端との間に設けられる第5スイッチと、
前記低電位側電源ノードと前記第4スイッチの他端との間に設けられる第6スイッチと、
を含むことを特徴とするドライバー。 - 請求項1乃至11のいずれか一項に記載されたドライバーと、
前記電気光学パネルと、
を含むことを特徴とする電気光学装置。 - 請求項1乃至11のいずれか一項に記載されたドライバーを含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022051174A JP2023144268A (ja) | 2022-03-28 | 2022-03-28 | ドライバー、電気光学装置及び電子機器 |
US18/190,999 US20230317025A1 (en) | 2022-03-28 | 2023-03-28 | Driver, electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022051174A JP2023144268A (ja) | 2022-03-28 | 2022-03-28 | ドライバー、電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023144268A true JP2023144268A (ja) | 2023-10-11 |
Family
ID=88193263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022051174A Pending JP2023144268A (ja) | 2022-03-28 | 2022-03-28 | ドライバー、電気光学装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230317025A1 (ja) |
JP (1) | JP2023144268A (ja) |
-
2022
- 2022-03-28 JP JP2022051174A patent/JP2023144268A/ja active Pending
-
2023
- 2023-03-28 US US18/190,999 patent/US20230317025A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230317025A1 (en) | 2023-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101201127B1 (ko) | 액정표시장치와 그 구동방법 | |
US7079127B2 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
KR101157251B1 (ko) | 액정표시장치와 그 구동방법 | |
US8421729B2 (en) | Liquid crystal display and driving method thereof | |
CN105825825B (zh) | 驱动器、电光装置及电子设备 | |
KR101022581B1 (ko) | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 | |
JP5267432B2 (ja) | 液晶装置、その駆動方法、及び電子機器 | |
US10832627B2 (en) | Display apparatus and source driver thereof and operating method | |
KR20110067355A (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
US7436385B2 (en) | Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof | |
WO2009116200A1 (ja) | 表示装置およびその駆動方法 | |
KR101278001B1 (ko) | 액정표시장치와 그 구동방법 | |
KR101202981B1 (ko) | 액정표시장치용 소스 드라이버 구동회로 | |
KR100347065B1 (ko) | 액정표시장치의 구동 시스템 및 액정 패널 구동 방법 | |
KR20200115935A (ko) | 감마 전압 생성 장치 및 이를 포함하는 표시 장치 | |
KR100329465B1 (ko) | 액정표시장치의 구동 시스템 및 액정 패널 구동 방법 | |
KR20080001955A (ko) | 액정표시소자의 구동 장치 및 방법 | |
JPH0876726A (ja) | Tft液晶表示ディスプレイ | |
US20080122777A1 (en) | Source driving device | |
JP2023144268A (ja) | ドライバー、電気光学装置及び電子機器 | |
US20080042958A1 (en) | Circuits and Methods for Generating a Common Voltage | |
JPH0876147A (ja) | Tft液晶表示ディスプレイ | |
KR101865849B1 (ko) | 데이터 집적회로 및 이를 이용한 표시장치 | |
KR101001991B1 (ko) | 액정표시소자의 감마보정회로 | |
KR100274547B1 (ko) | 박막 트랜지스터 게이트 온 전압 출력회로 및그를 갖는 액정표시 장치의 구동장치 |