JP7635126B2 - ＳｉＯＣフィルムの酸化の低減 - Google Patents

ＳｉＯＣフィルムの酸化の低減 Download PDF

Info

Publication number
JP7635126B2
JP7635126B2 JP2021534672A JP2021534672A JP7635126B2 JP 7635126 B2 JP7635126 B2 JP 7635126B2 JP 2021534672 A JP2021534672 A JP 2021534672A JP 2021534672 A JP2021534672 A JP 2021534672A JP 7635126 B2 JP7635126 B2 JP 7635126B2
Authority
JP
Japan
Prior art keywords
period
time
substrate processing
precursor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021534672A
Other languages
English (en)
Other versions
JP2022513954A (ja
Inventor
マーティン ジェイ シーモンズ，
マイケル ウェンヤン ツィアン，
チンメイ リャン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022513954A publication Critical patent/JP2022513954A/ja
Application granted granted Critical
Publication of JP7635126B2 publication Critical patent/JP7635126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

背景
［０００１］分野
［０００２］本開示の実施形態は、一般に、流動性ギャップ－フィルフィルムおよびその製造プロセスに関し、より詳細には、シリコンオキシカーバイド（ＳｉＯＣ）ベースの流動性フィルムおよびその中での酸化の低減に関する。
［０００３］関連技術の説明
［０００４］シャロートレンチアイソレーション（ＳＴＩ）、金属間誘電体（ＩＭＤ）層、層間誘電体（ＩＬＤ）層、プレメタル誘電体（ＰＭＤ）層、パッシベーション層などを含む小型半導体デバイスの製造において、高アスペクト比のギャップを絶縁材料で埋める必要がある。トランジスタのフィーチャサイズ、ならびにそれらの間の空間が、２０ｎｍ以下に低下し、熱収支が削減されるため、このような微細で高アスペクト比の機能をボイドフリーで充填することは、ますます困難になっている。ギャップとトレンチを埋めるために開発された技術の１つでは、液相の誘電体前駆体がギャップとトレンチ中に供給され、次に、通常、高温での蒸気アニーリング、ホットプレス、および焼結によって、固相の誘電体フィルム（流動性フィルムまたはギャップ－フィルフィルムと呼ばれる）に硬化される。多くの場合、誘電体フィルム形成プロセスで使用される誘電体前駆体の化学構造には、除去可能な化学基が含まれ、硬化した誘電体フィルムに細孔を残したり、誘電体フィルムの収縮を引き起こしたりする。さらに、高温での従来の硬化プロセスは、必然的に誘電体フィルム内の酸化を増加させる。したがって、相変化メモリおよび集積回路のラインのバックエンド（ＢＥＯＬ）部分などのデバイスでの用途のために、ギャップやトレンチのボイド－フリーの充填と低減された酸化を確実にするために、弾性率と粘度が低く柔らかい流動性フィルムを形成するには、化学処理方法を慎重に選択することが必要とされている。
［０００５］さらに、熱酸化物と比較して改善されたウェットエッチング速度ＷＥＲＲ（＜２：１）、熱酸化物の誘電率以下の誘電率、および低い内部応力などの改善された機械的特性を有する流動性フィルムが必要とされている。
［０００６］ここに記載の実施形態は、一般に、基板処理装置および基板の表面上に誘電体層を形成する方法に関する。本開示の実施形態は、パターン化された基板の表面上に形成されたトレンチの上にｌｏｗ－ｋ流動性誘電体膜を形成する方法をさらに提供する。方法は、ケイ素および炭素含有前駆体を、第１の期間および第２の期間、基板処理チャンバの基板処理領域に供給すること、遠隔プラズマに点火しながら、酸素含有前駆体をプラズマ源の遠隔プラズマ領域に流して、ラジカル酸素前駆体を形成すること、第１の期間が経過した後、第２の期間中に、ラジカル酸素前駆体を第２の流量で基板処理領域に流すこと、および、ケイ素および炭素含有誘電体前駆体を、第２の期間が経過した後、第３の期間、電磁放射に曝すことを含む。
［０００７］本開示の実施形態は、パターン化された基板の表面上に形成されたトレンチ上にｌｏｗ－ｋ流動性誘電体フィルムを形成する方法をさらに提供することができ、該方法は、ケイ素および炭素含有前駆体を第１の流量で第１の基板処理チャンバの基板処理領域に第１の期間および第２の期間供給すること、遠隔プラズマに点火しながら、酸素含有前駆体をプラズマ源の遠隔プラズマ領域に流して、ラジカル酸素前駆体を形成すること、第１の期間が経過した後、第２の期間中に、ラジカル酸素前駆体を第２の流量で基板処理領域に流すこと、およびパターン化された基板が４０℃と５００℃との間の温度に維持されている間に、第２の期間が経過した後、第３の期間、ケイ素および炭素含有前駆体を電磁放射に曝すことであって、電磁放射は、第１の波長および第１の電力で提供される、曝すことを含む。
［０００８］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明は、実施形態を参照することによって得ることができ、そのいくつかは添付の図面に示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、その範囲を限定すると見なされるべきではないことに留意されたい。
［０００９］一実施形態による、シリコンオキシカーバイド（ＳｉＯＣ）ベースの流動性フィルムを形成し、その中の酸化を低減する堆積システムにおける選択されたステップを示すフローチャートである。 ［００１０］一実施形態による、堆積および硬化チャンバのシステムの概略図である。 ［００１１］一実施形態による処理チャンバの概略側面断面図である。 ［００１２］一実施形態によるシャワーヘッドの概略底面図である。
［００１３］明確にするために、該当する場合、図間で共通の同一の要素を示すために同一の参照番号が使用される。さらに、一実施形態の要素は、ここに記載の他の実施形態での利用に有利に適合させることができる。
［００１４］パターン化された基板上にｌｏｗ－ｋ誘電性流動性フィルムを形成するための方法がここに記載されている。ｌｏｗ－ｋ誘電性流動性フィルムは、ケイ素－炭素－酸素（Ｓｉ－Ｃ－Ｏ）結合を含むシリコンオキシカーバイド（ＳｉＯＣ）ベースの流動性フィルムであり得る。形成されたフィルム中の少なくともケイ素成分および炭素成分は、ケイ素および炭素を含む前駆体に由来し、これはまた、ある量の酸素を含み得る一方で、ｌｏｗ－ｋ誘電性流動性フィルムを形成するために必要な反応種は、遠隔プラズマ領域で活性化された酸素含有前駆体から提供される。
［００１５］一般に、本開示のいくつかの実施形態によれば、方法は、ケイ素および炭素含有ポリマー（さらに酸素を含み得る）を含むオルガノ－シラン前駆体（誘電体前駆体、またはケイ素および炭素含有前駆体とも呼ばれる）をパターン化された基板上に供給することと、パターン化された基板上にＳｉＯＣベースの流動性フィルムを形成するために、誘電体前駆体内のポリマーを架橋することとを含み得る。方法は、形成されたフィルム内に組み込まれた酸素の濃度を低減し、形成されたフィルムの望ましい特性を維持しながら、形成されたフィルムを低い基板温度で硬化させて、Ｓｉ－Ｏ－Ｓｉ結合の濃度を増加させることを含み得る。パターン化された表面に形成されたフィルム内に組み込まれた酸素を低減するために、硬化処理のさまざまな条件が制御される。
［００１６］ここに記載のプロセスを使用して、パターン化された基板上またはその内部に形成された金属含有インターコネクトの酸化の量、および／または、通常、従来の方法で形成されたｌｏｗ－ｋ誘電性流動性フィルム内部に見られる望ましくない量の酸素に起因する、メモリデバイスの一部の酸化を防止または最小化することができる。従来の方法で形成されたｌｏｗ－ｋ誘電性流動性フィルム内の望ましくない大量の酸素は、１つまたは複数の後続の処理ステップ中にこれらの構造の一部に移動し、その後酸化する傾向がある。チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）を含み得る、金属含有インターコネクトの酸化は、１つまたは複数の形成された相互接続する金属層の間および内部で作成されるライン抵抗および接触抵抗を増加させ得る。デバイスを含むＯＴＳ（Ｏｖｏｎｉｃしきい値スイッチ）材料（例えば、ＢＣＴｅ、ＧｅＳｉＡｓＴｅ、ＧｅＡｓＳｅ、ＳｅＡｓＧｅＳｉ）および／またはＧＳＴ（ＧｅＳｂＴｅ、ゲルマニウム－アンチモン－テルル）含有デバイスを含む相変化メモリデバイスなどのメモリデバイスのさまざまな部分の望ましくない酸化は、形成されている際に、形成されたメモリデバイス層の電気的特性に悪影響を及ぼし、故障または電気的デバイスの性能の低下を引き起こす可能性がある。ここに記載の流動性ｌｏｗ－ｋ誘電体層を形成する方法は、形成された流動性ｌｏｗ－ｋ誘電体層パターン化された金属層の露出部分を酸化する傾向の大幅な減少のために、流動性のｌｏｗ－ｋ誘電体層が、１つまたは複数のパターン化された金属層のさまざまな領域を充填して電気的に絶縁するために使用される、「サブトラクティブエッチング」インターコネクト層形成プロセスでの使用に重要な利点を有する。
［００１７］図１は、一実施形態による、基板の表面上にシリコンオキシカーバイド（ＳｉＯＣ）ベースの流動性フィルムを形成し、その酸化を低減するのに使用される実行されるさまざまな操作を含む方法１００を示すフローチャートである。基板は、例えば、アルミニウムおよびステンレス鋼などの金属基板、ケイ素、シリコン・オン・インシュレーター（ＳＯＩ）、ガリウムヒ素などの半導体基板、ガラス基板、およびプラスチック基板を含み得る。パターン化された基板は、通常、ｌｏｗ－ｋ誘電体材料で充填される複数のギャップ、トレンチ、穴、ビアなどを含む。
［００１８］ブロック１０２において、誘電体前駆体およびキャリアガスは、酸素プラズマの非存在下で形成されたギャップを有する基板上に誘電体前駆体を供給するためのデュアルチャネルシャワーヘッド（ＤＣＳＨ）などのガス供給装置を介して処理チャンバに流し込まれる。
［００１９］従来の流動性フィルム形成プロセスでは、最初に、酸素含有プラズマが処理チャンバに提供され、次に、誘電体前駆体は、処理チャンバ内に配置されたパターン化された基板の表面上に供給され、誘電体前駆体内のＳｉ－Ｓｉ結合に酸素原子を挿入して、パターン化された表面に形成された流動性フィルムの体積を拡大する。したがって、処理チャンバにおいてプラズマ中の励起された酸素イオンおよび酸素ラジカルは、流動性フィルムの初期成長中（すなわち、誘電体前駆体が供給されるとき）に必然的に酸素濃度を増加させる。増加した酸素濃度を有する流動性フィルムは、流動性フィルムと接触している材料を酸化する傾向がある。さらに、処理チャンバに供給される誘電体前駆体は、励起された酸素イオンおよび酸素ラジカルとの衝突を経験する可能性があり、これは、誘電体前駆体の分子構造を望ましくない形で変更する可能性がある。
［００２０］ここで提供される本開示のいくつかの実施形態では、流動性フィルム全体内の酸素濃度を低減し、また一般に、流動性フィルムの初期成長中に誘電体前駆体の分子構造を保存するために、パターン化された基板の表面が、プラズマ内で形成される励起酸素イオンまたは酸素ラジカルに曝される前に、誘電体前駆体がパターン化された基板の表面に供給される。
［００２１］ブロック１０２のいくつかの実施形態では、パターン化された基板の表面への誘電体前駆体の供給は、パターン化された基板を、デュアルチャネルシャワーヘッド（ＤＳＣＨ）の約５００ミルと３０００ミルとの間の間隔に設定することを含む。次に、誘電体前駆体は、所望の流量、例えば、１分当たり約０．２５グラム（ｇ／分）と約３ｇ／分との間の流量でパターン化された基板の表面に供給され、これは、ここでは、ＤＳＣＨからのチャネルあたりの流れとも呼ばれる。アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などのキャリアガスは、ＤＳＣＨのチャネルあたり２５０ｓｃｃｍと約５０００ｓｃｃｍとの間の流量で処理チャンバ中に流すことができる。パターン化された基板の表面は、約４０℃と約１５０℃との間の低温、例えば、約８０℃に保持することができる。処理チャンバの圧力は、約０．５Ｔｏｒｒと約３．０Ｔｏｒｒとの間に維持することができる。いくつかの実施形態では、誘電体前駆体の流れは、次のステップ、または以下で説明するブロック１０４が開始される前の約１０～１５秒など、約１秒と約６００秒との間に開始することができる。
［００２２］誘電体前駆体は、ケイ素および炭素含有ポリマーまたはケイ素－炭素－酸素含有ポリマーを含むオルガノシラン前駆体を含むことができ、これには、シロキサン官能基（Ｓｉ－Ｏ－Ｓｉ）の繰り返し単位が含まれる。いくつかの実施形態によれば、ケイ素および炭素含有ポリマーは、１または３未満のＳｉ－Ｏ対Ｓｉ比を有し得る。これらの比は、ここに記載の方法を使用したｌｏｗ－ｋ誘電性流動性フィルムの製造と相関している。Ｓｉ－Ｏ対Ｓｉ比は、ケイ素および炭素含有前駆体中のＳｉ－Ｏ結合の数を数え、ケイ素および炭素含有前駆体中のケイ素原子の数で割ることによって計算される。例えば、誘電体前駆体は、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ（下記の項目（１）を参照））であり得、これは、１のＳｉ－Ｏ：Ｓｉ比を有し、増加した流動性および低減された誘電率に相関することがわかっている。いくつかの実施形態では、ケイ素および炭素含有前駆体は、窒素不含のｌｏｗ－ｋ誘電体の製造を可能にするために、窒素不含であり得る。
Figure 0007635126000001
誘電体前駆体ＯＭＣＴＳは、ＤＳＣＨのチャネルあたり、１分当たり約０．２５グラム（ｇ／分）と約３ｇ／分との間の流量で処理チャンバに供給され得る。アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などのキャリアガスは、ＤＳＣＨのチャネルあたり２５０ｓｃｃｍと約５０００ｓｃｃｍとの間の流量で処理チャンバ中に流すことができる。
［００２３］いくつかの実施形態では、誘電体前駆体は、テトラメトキシシラン（ＴＭＯＳ（項目（２）を参照）、Ｓｉ（ＯＲ）４）である。
Figure 0007635126000002
［００２４］誘電体前駆体ＴＭＯＳは、ＤＳＣＨのチャネルあたり、１分あたり約０．０５グラム（ｇ／分）と約１ｇ／分との間の流量で処理チャンバに直接供給され得る。アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などのキャリアガスは、ＤＳＣＨのチャネルあたり５０ｓｃｃｍと約１０００ｓｃｃｍとの間の流量で処理チャンバ中に流すことができる。誘電体前駆体ＴＭＯＳは、誘電体前駆体ＯＭＣＴＳに加えて、またはそれ自体で使用することができる。
［００２５］いくつかの例では、誘電体前駆体は、テトラメチルシクロテトラシロキサン、ヘキサメチルジシロキサン、テトラメチルジシロキサン、ジメチルジシロキサンなどの、シロキサン官能基（Ｓｉ－Ｏ－Ｓｉ）の繰り返し単位を含む他のオルガノシランであり得る。他の例では、誘電体前駆体は、シロキサン官能基（Ｓｉ－Ｏ－Ｓｉ）の繰り返し単位を含まない他のオルガノシランであり得る。いくつかの例では、誘電体前駆体は、ジメチルジクロロシラン（ＳｉＲ２Ｃｌ２（項目（３）を参照）などの他のオルガノシランであり得る。
Figure 0007635126000003
［００２６］他のいくつかの例では、誘電体前駆体は、ポリジメチルシロキサン（ＰＤＭＳ）などの他のオルガノシランを含み得る。ＰＤＭＳなどのケイ素と炭素を含むポリマーは、低い弾性率および粘度を有する可能性がある。したがって、ケイ素および炭素含有ポリマーポリマーは、堆積されたときに流入し、ギャップを埋めることができる。ケイ素および炭素を含むポリマーは、低温において、ｌｏｗ－ｋ誘電体および化学的安定性をさらに示す。しかしながら、ケイ素および炭素を含むポリマーは、高温での他の製造プロセスで水素と炭素を失い、二酸化ケイ素（ＳｉＯ２）に変換される可能性がある。
［００２７］ブロック１０４において、パターン化された基板の表面に誘電体前駆体が供給された後、酸素プラズマがキャリアガス（例えば、Ａｒ、Ｈｅ）と共に処理チャンバに供給され、パターン化された基板上に供給された誘電体前駆体は親水化（すなわち、ヒドロキシル基（－ＯＨ）の挿入）される。上記のように、パターン化された基板の表面への酸素含有プラズマの供給は、誘電体前駆体がパターン化された基板の表面に供給された時から所望の期間が経過した後に起こる。例えば、酸素含有プラズマは、ブロック１０２が開始された後、約１０秒～１５秒など、約１秒と約１８００秒との間に、パターン化された基板の表面に供給される。処理チャンバの処理領域中に提供された酸素プラズマ中で活性化された酸素（Ｏ２）ラジカルにより、供給された誘電体ポリマー中のメチル基Ｒ（－ＣＨ３）がヒドロキシル基（－ＯＨ）に置き換えられる。ブロック１０４の親水化の間、酸素プラズマ中の酸素ラジカルの流量を低減することができ、酸素曝露時間を最小化して、流動性フィルム全体の酸素濃度を低減できる一方で、親水化の速度が最大化できる。
［００２８］酸素プラズマは、分子の酸素（Ｏ２）、オゾン（Ｏ３）、窒素－酸素化合物（例えば、ＮＯ、ＮＯ２、Ｎ２Ｏ）、水素－酸素化合物（例えば、Ｈ２Ｏ、Ｈ２Ｏ２）、炭素－酸素化合物（ＣＯ、ＣＯ２）などの酸素含有前駆体の解離により、処理チャンバの外側の遠隔プラズマシステム（ＲＰＳ）で形成できる。酸素ラジカルの流量は、ＤＳＣＨのチャネルあたり、約１００ｓｃｃｍと約２０００ｓｃｃｍとの間、例えば、２５０ｓｃｃｍと約２０００ｓｃｃｍとの間であり得る。キャリアガス（例えば、Ａｒ、Ｈｅ）の流量は、ＤＳＣＨのチャネルあたり、約０ｓｃｃｍと約１０００ｓｃｃｍとの間、例えば、５００ｓｃｃｍと約６０００ｓｃｃｍとの間であり得る。一例では、酸素ラジカルを形成するために遠隔プラズマ源（ＲＰＳ）に提供されるアルゴン（Ａｒ）の流量に対する酸素（Ｏ２）の流量の比は、例えば、０．１と４との間の比率、０．１と０．５との間の比率、さらには０．１と０．３との間の比率などの、０．０５と５の間である。チャンバプラズマ領域で生成された酸素ラジカルは、プラズマで形成されたイオン化種を伴う場合もある。いくつかの場合では、遠隔プラズマシステムにおいて、酸素含有前駆体を窒素含有前駆体または水素含有前駆体と組み合わせることが望ましい場合がある。酸素ラジカルは、Ｏ２、Ｈ２Ｏ、Ｏ３、Ｈ２Ｏ２、Ｎ２Ｏ、ＮＯまたはＮＯ２のうちの１つまたは複数を含み得る。
［００２９］いくつかの実施形態では、酸素ラジカルの流量に対する誘電体前駆体の所望の比率、およびキャリアガスの総流量に対する誘電体前駆体の所望の比率（例えば、処理中に、すべての異なるガス源から処理領域に提供されるすべてのアルゴンまたはヘリウムの流量の合計）も、ブロック１０４内で実行される処理中に維持される。一例では、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）の流量と酸素ラジカルの流量の比は、０．０６と０．４３との間のように、０．０５と０．５０との間であり、アルゴン（Ａｒ）の総流量に対するオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）の流量の比は、０．０２と０．０７との間の比のように、０．０１と０．０８との間である。ＯＭＣＴＳに加えてＴＭＯＳが提供される別の例では、酸素ラジカルの流量に対するＯＭＣＴＳの流量の比は、０．０６と０．４３との間の比のように、０．０５と０．５０との間であり、アルゴン（Ａｒ）の総流量に対するＯＭＣＴＳの流量の比は、０．０２と０．０７の比のように、０．０１と０．０８であり、ＴＭＯＳの流量のＯＭＣＴＳの流量に対する比は３．０と１１．０との間である。
［００３０］ブロック１０６では、パターン化された基板上の誘電体前駆体の親水化に続いて、誘電体前駆体が硬化され、誘電体前駆体中のポリマー間の架橋が起こって、シリコンオキシカーバイド（ＳｉＯＣ）ベースの流動性フィルムが形成される。いくつかの実施形態では、硬化プロセスは、制御された照射パワーでの電磁放射（例えば、ＵＶ放射）で実行され、所望の処理期間の間、制御された処理温度に維持される誘電体前駆体に波長が提供される。いくつかの実施形態では、ポリマー間の架橋は、熱エネルギーによるＵＶ放射なしで同じ堆積チャンバで起こり得る（例えば、パターン化された基板の表面は、約４０℃～約１５０℃、例えば、約８０℃の温度であり得る。）。あるいはまた、架橋は、約１５０℃と約５００℃との間の温度で、約１Ｔｏｒｒと約６００Ｔｏｒｒとの間の圧力で別のチャンバ内で起こり得る。いくつかの実施形態では、ポリマー間の架橋は、熱エネルギーおよびＵＶ放射を伴うＵＶエネルギーの両方のために起こる。ブロック１０６のプロセスは、プロセス中の任意の時点でシラノール縮合反応によって生成されるＨ２Ｏの濃度を最小化して、パターン化された基板上またはその内部に形成されるさまざまなフィーチャの望ましくない酸化を防ぐために実行される。熱安定化プロセスなどの従来の安定化プロセス、および／または生成されるＨ２Ｏの濃度および処理温度を制御しないプロセスは、形成された層内の酸素含有成分の急速な拡散および下にある材料の急速な酸化を引き起こす過剰量のＨ２Ｏの生成および／または反応生成物への過度の熱またはＵＶエネルギーの提供に起因して、パターン化された基板の部分の望ましくない酸化を引き起こすと考えられている。
［００３１］上記のように、隣接する誘電体ポリマーのシラノール基（Ｓｉ－ＯＨ）中のヒドロキシル基（－ＯＨ）が反応すると、隣接する誘電体ポリマーがＳｉ－Ｏ－Ｓｉ結合を形成して架橋し、水（Ｈ２Ｏ）が生成される。ブロック１０６で提供される誘電体前駆体中のポリマーの架橋は、誘電体ポリマー中のＳｉ－Ｏ－Ｓｉ結合の濃度を増加させながら、酸素の濃度を減少させる。典型的には、限定することを意図するものではないが、誘電体前駆体（ブロック１０４および１０６）中のポリマーの親水化および架橋は、誘電体前駆体（ブロック１０２）の供給が行われる処理チャンバとは異なる処理チャンバで行われる。一般に、一連の操作（例えば、ブロック１０２～ブロック１０６）を複数回繰り返して、ｌｏｗ－ｋ誘電体流動性フィルムを含む形成された多層全体にわたって低減された酸素濃度を有する、ｌｏｗ－ｋ誘電体流動性フィルムの全体的により厚い層を形成することができる。
［００３２］誘電体前駆体のＵＶ放射は、不活性ガスが処理チャンバに提供されている間に実行され得る。不活性ガス（例えば、Ａｒ、またはＨｅ）の流量は、ＤＳＣＨのチャネルあたり約１０００ｓｃｃｍと約２５０００ｓｃｃｍとの間であり得る。ＵＶ照射は必然的に、パターン化された基板に以前に供給された誘電体前駆体にエネルギーを提供し、これにより、誘電体前駆体がＵＶ放射に曝されるため、反応生成物（例えば、Ｈ２Ｏ）が生成される。したがって、誘電体前駆体のＵＶ照射は、パターン化された基板においてｌｏｗ－ｋ誘電体流動性フィルムが時期尚早に固体になるのを防ぎ、加熱された水蒸気が下にある金属を酸化するのを防ぎながら、誘電体前駆体中のポリマーを架橋するのに十分であるように制御されなければならない。ＵＶ放射の持続時間は、約１０秒と約３０分との間、例えば、約１８０秒であり得る。適切なＵＶ光の波長は、２４０ｎｍと６００ｎｍとの間であり得る。ＵＶ放射用のＵＶランプ出力は、最大２０Ｗ／ｃｍ２の強度である可能性があり得る。ＵＶ放射中のパターン化された基板の表面の温度は、半導体基板の場合、約１５０℃から約５００℃の間、例えば、約１５０℃と約４００℃との間、または約２５０℃と約３８５℃との間に維持され得る。ＵＶ放射中の処理チャンバ内の圧力は、約５Ｔｏｒｒと約５０Ｔｏｒｒとの間など、５０Ｔｏｒｒ未満に維持され得る。ＰＤＭＳポリマーなどの誘電体前駆体は耐熱性があり、流動性、軟性、展性を維持する。
［００３３］堆積システムの実施形態は、集積回路チップを製造するためのより大きな製造システムに組み込まれ得る。図２は、一実施形態による、堆積チャンバおよび硬化チャンバを含むそのような１つのシステム１００１を示している。図２において、一対のフロントオープニングユニファイドポッド（ＦＯＵＰ）１００２は、ロボットアーム１００４によって受け取られ、低圧保持領域１００６に配置される基板（例えば、直径３００ｍｍのウェハ）を供給する。第２のロボットアーム１０１０を使用して、低圧保持領域１００６と処理チャンバ１００８ａ～１００８ｆとの間で基板を輸送し得る。
［００３４］処理チャンバ１００８ａ～１００８ｆは、基板上に流動性誘電体膜を堆積、硬化、および／またはエッチングするための１つまたは複数のシステム構成要素を含み得る。いくつかの実施形態では、２対の処理チャンバ（例えば、１００８ｃ－１００８ｄおよび１００８ｅ－１００８ｆ）を使用して、流動性の誘電体膜を基板上に堆積させることができる一方で、第３の対のチャンバ（例えば、１００８ａ－１００８ｂ）は、堆積された誘電体膜のＵＶ硬化のために使用され得る。したがって、いくつかの実施形態では、システム１００１は、方法１００のブロック１０２および１０４を、２対の処理チャンバ（例えば、１００８ｃ－１００８ｄまたは１００８ｅ－１００８ｆ）の一方に配置された２つの基板上で同時に実行することによって、方法１００を実行するように適合され、次に、第２に、基板を２対の処理チャンバのうちの一方から第３の対の処理チャンバ（例えば、１００８ａ－１００８ｂ）に移し、そこでブロック１０６が基板上で実行される。
［００３５］いくつかの実施形態では、チャンバの３つの対すべて（例えば、１００８ａ～１００８ｆ）を使用して、基板上に流動性の誘電体膜を堆積および硬化させることができる。いくつかの代替の実施形態では、システム１００１は、２対の処理チャンバのうちの一方に配置された２つの基板上で同時に、方法１００のすべてのブロック１０２～ブロック１０６を順次実行することによって方法１００を実行するように適合される（例えば、１００８ａ～１００８ｆ）。
［００３６］さらに、１つまたは複数の処理チャンバ１００８ａ～１００８ｆは湿式処理チャンバとして使用され得る。これらの処理チャンバは、水分を含む雰囲気中で流動性誘電体フィルムを加熱するためのチャンバを含む。
［００３７］図３Ａは、一実施形態による、チャンバ本体１１６４および蓋アセンブリ１１６５を有する処理チャンバ１１０１の概略図である。蓋アセンブリ１１６５は、一般に、遠隔プラズマ源１１１０、蓋１１２１、およびデュアルチャネルシャワーヘッド（ＤＣＳＨ）１１５３を含む。遠隔プラズマ源（ＲＰＳ）１１１０は、酸素源１１８１から提供される酸素含有前駆体ガスを処理し得る。次に、ＲＰＳ１１１０で形成された酸素プラズマは、蓋１１２１に結合されたガス入口アセンブリ１１１およびバッフル１１２３を介して、チャンバプラズマ領域１１２０に供給され得る。アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、および窒素（Ｎ２）などのキャリアガスおよび／またはフィルム硬化ガスをチャンバプラズマ領域１１２０に供給して、成長中または供給されたままのフィルムから不要な成分を除去することができる。蓋（すなわち、導電性上部）１１２１およびデュアルチャネルシャワーヘッド（ＤＣＳＨ）１１５３は、間に絶縁リング１１２４を挟んで配置され、これにより、ＡＣ電位が、ＤＣＳＨ１１５３に対して蓋１１２１に印加されることが可能になる。
［００３８］ＤＣＳＨ１１５３は、チャンバプラズマ領域１１２０と基板処理領域１１７０との間に配置され、チャンバプラズマ領域１１２０内に存在するプラズマ流出物（前駆体または他のガスのイオン化または中性誘導体であり、ラジカルとも呼ばれる）を可能にし、それらがチャンバプラズマ領域１１２０に入る前に、ケイ素および炭素含有前駆体を直接励起することなく、複数の貫通孔１１５６を通過して基板処理領域１１７０に入る。プラズマ流出物の流れは、図３Ａの実線の矢印「Ａ」で示されている。基板１１７２は、基板処理領域１１７０内に配置された基板支持体１１７３上に配置される。ＤＣＳＨ１１５３はまた、前駆体源１１８２から提供される誘電体前駆体（ＯＭＣＴＳおよびＴＭＯＳなど）で充填することができる１つまたは複数の中空ボリューム１１５１を有する。誘電体前駆体は、１つまたは複数の中空ボリューム１１５１から小穴１１５５を通って基板処理領域１１７０に入り、チャンバプラズマ領域１１２０をバイパスする。誘電体前駆体の流れは、図３Ａの点線の矢印で示されている。排気リング１１６１は、排気ポンプ１１８３を使用することによって処理領域１１７０を均一に排気するために使用される。ＤＣＳＨ１１５３は、貫通孔１１５６の最小直径の長さよりも厚くてもよい。貫通孔の最小直径１１５０の長さは、部分的にＤＣＳＨ１１５３を通る貫通孔１１５６のより大きな直径の部分を形成することによって制限され得、チャンバプラズマ領域１１２０から基板処理領域１１７０へのプラズマ流出物の流れを維持する。いくつかの実施形態では、貫通孔１１５６の最小直径の長さは、貫通孔１１５６の最小直径と同じ桁以下であり得る。
［００３９］いくつかの実施形態では、図２の一対の処理チャンバ（例えば、１００８ｃ－１００８ｄ）（ツインチャンバと呼ばれる）を使用して、流動性誘電体膜を基板上に堆積させ得る。各処理チャンバ（例えば、１００８ｃ～１００８ｄ）は、図３Ａに示される処理チャンバ１１０１の断面構造を有することができる。上記のＤＣＳＨのチャネルあたりの流量は、対応するＤＣＳＨ１１５３を介した各チャンバ（例えば、１００８ｃ～１００８ｄ）への流量に対応する。基板１１７２は、基板１１７２上に誘電体膜を堆積させた後、誘電体膜をＵＶ硬化させるために、真空中で別のツイン対（例えば、１００８ａ－１００８ｂ）に移すことができる。
［００４０］図３Ｂは、一実施形態によるＤＣＳＨ１１５３の概略図である。ＤＣＳＨ１１５３は、貫通孔１１５６を介して、チャンバプラズマ領域１１２０内に存在するプラズマ流出物およびキャリアガスを供給できる。
［００４１］いくつかの実施形態では、貫通孔１１５６の数は、約６０と約２０００との間であり得る。貫通穴１１５６は、丸い形状またはさまざまな形状を有し得る。いくつかの実施形態では、貫通孔１１５６の最小直径１１５０は、約０．５ｍｍと約２０ｍｍとの間、または約１ｍｍと約６ｍｍとの間であり得る。貫通孔の断面形状は、円錐形、円筒形、または２つの形状の組み合わせにし得る。いくつかの実施形態では、誘電体前駆体を基板処理領域１１７０に導入するために使用される小穴１１５５の数は、約１００と約５０００との間、または約５００と約２０００の間であり得る。小穴１１５５の直径は、約０．１ｍｍと約２ｍｍとの間であり得る。
［００４２］上記は特定の実施形態を対象としているが、他のさらなる実施形態は、その基本的な範囲から逸脱することなく考案することができ、その範囲は、以下の特許請求の範囲によって決定される。

Claims (7)

  1. パターン化された基板の表面上に形成されたトレンチの上にｌｏｗ－ｋ流動性誘電体膜を形成する方法であって：
    ケイ素および炭素含有前駆体を第１の流量で第１の基板処理チャンバの基板処理領域に第１の期間および第２の期間供給すること；
    遠隔プラズマに点火しながら、酸素含有前駆体をプラズマ源の遠隔プラズマ領域に流して、ラジカル酸素前駆体を形成すること；
    第１の期間が経過した後、第２の期間中に、ラジカル酸素前駆体を第２の流量で基板処理領域に流すこと；
    ケイ素および炭素含有前駆体を、第２の期間が経過した後、第３の期間、電磁放射に曝すことであって、電磁放射は、第１の波長および第１の電力で提供される、ケイ素および炭素含有前駆体を曝すこと；および
    第２の期間が経過した後、パターン化された基板を第１の基板処理チャンバから第２の基板処理チャンバに移すことを含み、
    ケイ素および炭素含有前駆体を第３の期間電磁放射に曝す方法が、第２の基板処理チャンバで実行され、
    第２の基板処理チャンバの基板処理領域は、第３の期間中、１Ｔｏｒｒと６００Ｔｏｒｒとの間の圧力に維持され、
    パターン化された基板が、第３の期間中１５０℃と５００℃との間の温度に維持される、方法。
  2. ケイ素および炭素含有前駆体が、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルジシロキサン（ＨＭＤＳＯ）、テトラメチルジシロキサン（ＴＭＤＳＯ）、ジメチルジシロキサン（ＤＭＤＳＯ）またはジメチルジクロロシラン（ＳｉＲ２Ｃｌ２）を含み、
    ラジカル酸素前駆体が、Ｏ２、Ｈ２Ｏ、Ｏ３、Ｈ２Ｏ２、Ｎ２Ｏ、ＮＯまたはＮＯ２を含む、請求項１に記載の方法。
  3. 第２の期間中にラジカル酸素前駆体を基板処理領域に流すことが：
    第１の基板処理チャンバの基板処理領域の圧力を０．５Ｔｏｒｒと３．０Ｔｏｒｒとの間の圧力に制御すること；および
    パターン化された基板の温度を４０℃と１５０℃との間の温度に制御すること、
    をさらに含む、請求項１に記載の方法。
  4. パターン化された基板が、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、およびアルミニウム（Ａｌ）からなる群から選択される金属を含む、請求項１に記載の方法。
  5. パターン化された基板の表面上に形成されたトレンチの上にｌｏｗ－ｋ流動性誘電体膜を形成する方法であって：
    ケイ素および炭素含有前駆体を第１の流量で第１の基板処理チャンバの基板処理領域に第１の期間および第２の期間供給すること；
    遠隔プラズマに点火しながら、酸素含有前駆体をプラズマ源の遠隔プラズマ領域に流して、ラジカル酸素前駆体を形成すること；
    第１の期間が経過した後、第２の期間中に、ラジカル酸素前駆体を第２の流量で基板処理領域に流すこと；および
    ケイ素および炭素含有前駆体を、第２の期間が経過した後、第３の期間、電磁放射に曝すことであって、電磁放射は、第１の波長および第１の電力で提供される、ケイ素および炭素含有前駆体を曝すことを含み、
    パターン化された基板が、ＢＣＴｅ、ＧｅＳｉＡｓＴｅ、ＧｅＡｓＳｅ、およびＳｅＡｓＧｅＳｉからなる群から選択される材料を含む、方法。
  6. パターン化された基板の少なくとも一部が、ゲルマニウム、アンチモン、およびテルルを含む材料を含む、請求項１に記載の方法。
  7. パターン化された基板の表面上に形成されたトレンチの上にｌｏｗ－ｋ流動性誘電体膜を形成する方法であって：
    ケイ素および炭素含有前駆体を第１の流量で第１の基板処理チャンバの基板処理領域に第１の期間および第２の期間供給すること；
    遠隔プラズマに点火しながら、酸素含有前駆体をプラズマ源の遠隔プラズマ領域に流して、ラジカル酸素前駆体を形成すること；
    第１の期間が経過した後、第２の期間中に、ラジカル酸素前駆体を第２の流量で基板処理領域に流すこと；および
    ケイ素および炭素含有前駆体を、第２の期間が経過した後、第３の期間、電磁放射に曝すことであって、電磁放射は、第１の波長および第１の電力で提供される、ケイ素および炭素含有前駆体を曝すことを含み、
    第１の流量が、１分当たり０．２５グラム（ｇ／分）と１分当たり３グラム（ｇ／分）との間であり、第１の期間が１秒と６００秒との間であり、
    第２の流量が、１００ｓｃｃｍと２０００ｓｃｃｍとの間であり、第２の期間が１秒と１８００秒との間であり、
    第１の波長が、２４０ｎｍと６００ｎｍとの間であり、第３の期間が１０秒と３０分との間である、方法。
JP2021534672A 2018-12-20 2019-11-11 ＳｉＯＣフィルムの酸化の低減 Active JP7635126B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862783200P 2018-12-20 2018-12-20
US62/783,200 2018-12-20
US16/673,943 2019-11-04
US16/673,943 US11133177B2 (en) 2018-12-20 2019-11-04 Oxidation reduction for SiOC film
PCT/US2019/060785 WO2020131249A1 (en) 2018-12-20 2019-11-11 Oxidation reduction for sioc film

Publications (2)

Publication Number Publication Date
JP2022513954A JP2022513954A (ja) 2022-02-09
JP7635126B2 true JP7635126B2 (ja) 2025-02-25

Family

ID=71096902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021534672A Active JP7635126B2 (ja) 2018-12-20 2019-11-11 ＳｉＯＣフィルムの酸化の低減

Country Status (7)

Country Link
US (1) US11133177B2 (ja)
JP (1) JP7635126B2 (ja)
KR (1) KR102892109B1 (ja)
CN (1) CN113196462A (ja)
SG (1) SG11202105297YA (ja)
TW (1) TWI851635B (ja)
WO (1) WO2020131249A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12374584B2 (en) 2020-10-28 2025-07-29 Applied Materials, Inc. Multi color stack for self aligned dual pattern formation for multi purpose device structures
US20230360924A1 (en) * 2022-05-05 2023-11-09 Applied Materials, Inc. Low temperature carbon gapfill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181563A (ja) 2010-02-26 2011-09-15 Fujifilm Corp トレンチ埋め込み用組成物
US20150196933A1 (en) 2014-01-13 2015-07-16 Applied Materials, Inc. Carbon dioxide and carbon monoxide mediated curing of low k films to increase hardness and modulus
US20160020089A1 (en) 2014-07-16 2016-01-21 Applied Materials, Inc. Low-k dielectric gapfill by flowable deposition
US20160093488A1 (en) 2014-09-30 2016-03-31 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
JP6246558B2 (ja) 2013-10-29 2017-12-13 東京エレクトロン株式会社 シリコン酸炭窒化物膜、シリコン酸炭化物膜、シリコン酸窒化物膜の成膜方法および成膜装置
KR102491577B1 (ko) 2015-09-23 2023-01-25 삼성전자주식회사 유전 층을 갖는 반도체 소자 형성 방법 및 관련된 시스템
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application
US20180033614A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and Methods Using Same for Carbon Doped Silicon Containing Films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181563A (ja) 2010-02-26 2011-09-15 Fujifilm Corp トレンチ埋め込み用組成物
US20150196933A1 (en) 2014-01-13 2015-07-16 Applied Materials, Inc. Carbon dioxide and carbon monoxide mediated curing of low k films to increase hardness and modulus
US20160020089A1 (en) 2014-07-16 2016-01-21 Applied Materials, Inc. Low-k dielectric gapfill by flowable deposition
US20160093488A1 (en) 2014-09-30 2016-03-31 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment

Also Published As

Publication number Publication date
US20200203154A1 (en) 2020-06-25
KR20210094653A (ko) 2021-07-29
WO2020131249A1 (en) 2020-06-25
CN113196462A (zh) 2021-07-30
US11133177B2 (en) 2021-09-28
KR102892109B1 (ko) 2025-11-26
SG11202105297YA (en) 2021-07-29
TW202033810A (zh) 2020-09-16
TWI851635B (zh) 2024-08-11
JP2022513954A (ja) 2022-02-09

Similar Documents

Publication Publication Date Title
JP5455626B2 (ja) ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス
TWI782410B (zh) 用於高品質間隙填充解決方案之循環式可流動沉積及高密度電漿處理製程
KR101698595B1 (ko) Ｐｅｃｖｄ 유동성 유전체 갭 충진
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
US9190263B2 (en) Method for forming SiOCH film using organoaminosilane annealing
CN101621001B (zh) 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
TWI692008B (zh) 用於形成高品質薄膜的循環連續製程
JP2013515355A (ja) 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
KR102141670B1 (ko) 저온 경화 모듈러스 강화
JP7635126B2 (ja) ＳｉＯＣフィルムの酸化の低減
US11469100B2 (en) Methods of post treating dielectric films with microwave radiation
TW202310029A (zh) 使氧化層緻密化的電漿處置製程
KR20240113592A (ko) 산화텅스텐 제거를 위한 플루오린화텅스텐 침지 및 처리

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20241202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250212

R150 Certificate of patent or registration of utility model

Ref document number: 7635126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150