JP7632074B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7632074B2
JP7632074B2 JP2021086833A JP2021086833A JP7632074B2 JP 7632074 B2 JP7632074 B2 JP 7632074B2 JP 2021086833 A JP2021086833 A JP 2021086833A JP 2021086833 A JP2021086833 A JP 2021086833A JP 7632074 B2 JP7632074 B2 JP 7632074B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
diamond layer
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021086833A
Other languages
English (en)
Other versions
JP2022179981A (ja
Inventor
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2021086833A priority Critical patent/JP7632074B2/ja
Priority to US17/577,754 priority patent/US20220376103A1/en
Publication of JP2022179981A publication Critical patent/JP2022179981A/ja
Application granted granted Critical
Publication of JP7632074B2 publication Critical patent/JP7632074B2/ja
Priority to US19/316,842 priority patent/US20260052720A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/254—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07552—Controlling the environment, e.g. atmosphere composition or temperature changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
ＧａＮ及びＡｌＮ等の窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体装置に適用することについて種々の検討が行われている。窒化物半導体を用いた半導体装置としては、電界効果トランジスタ、特に高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）についての報告が数多くなされている。窒化物半導体を用いた半導体装置は、例えば、ミリ波帯レーダーシステム、無線通信基地局システム、サーバーシステム等への応用が期待されている。
一般に、半導体装置の出力が高くなるほど、半導体装置からの発熱量が増加する。そこで、放熱効率の向上のために、ダイヤモンド層を含む放熱構造が提案されている。
特開２０２０－０２７９１２号公報 特開２００８－１３５５３２号公報 特表２０１６－５２８７４４号公報 特開２０１８－０４１７８５号公報
B. Poust et al., "Selective Growth of Diamond in Thermal Vias for GaN HEMTs", 2013 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS) J.D. Blevins et al., "Prospects for Gallium Nitride-on-Diamond Transistors", 2016 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS)
ダイヤモンド層を用いることで放熱効率を向上することは可能であるが、十分な放熱効率が得られる厚さのダイヤモンド層を形成するためには多大な時間がかかる。このため、半導体装置の製造に要する時間が大幅に増加する。例えば、ダイヤモンド層を化学気相成長（chemical vapor deposition：ＣＶＤ）法で形成する場合の成膜速度は、基板温度が７００℃であると、１時間あたり０．５μｍ程度である。このため、２０μｍの厚さのダイヤモンド層を形成する場合には、４０時間程度の時間がかかる。
本開示の目的は、ダイヤモンド層を厚く形成せずとも優れた放熱効率を得ることができる半導体装置及び半導体装置の製造方法を提供することにある。
本開示の一形態によれば、第１面と、前記第１面とは反対側の第２面とを有し、前記第１面から前記第２面に向けて開口部が形成された基板と、前記第２面に対向する第３面と、前記第３面とは反対側の第４面とを有する半導体デバイス層と、前記開口部内に設けられ、前記半導体デバイス層で発生した熱を前記第１面側に伝達する伝熱部材と、前記第４面に設けられたソース電極と、を有し、前記伝熱部材は、前記開口部の底面及び内壁面を覆うダイヤモンド層と、前記ダイヤモンド層の上に設けられた金属層と、を有し、前記半導体デバイス層及び前記ダイヤモンド層を貫通し、前記ソース電極と前記金属層とを電気的に接続する導電ビアを有し、前記金属層及び前記導電ビアは、共通のＣｕめっき層を有する半導体装置が提供される。
本開示によれば、ダイヤモンド層を厚く形成せずとも優れた放熱効率を得ることができる。
第１実施形態に係る半導体装置を示す上面図である。 第１実施形態に係る半導体装置を示す下面図である。 第１実施形態に係る半導体装置を示す断面図である。 第１実施形態に係る半導体装置の使用態様の一例を示す断面図である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。 第２実施形態に係る半導体装置を示す上面図である。 第２実施形態に係る半導体装置を示す下面図である。 第２実施形態に係る半導体装置を示す断面図である。 第２実施形態に係る半導体装置の使用態様の一例を示す断面図である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 放熱効率に関するシミュレーションの結果を示す図である。 第３実施形態に係る半導体装置を示す上面図である。 第３実施形態に係る半導体装置を示す下面図である。 第３実施形態に係る半導体装置を示す断面図である。 第３実施形態に係る半導体装置の使用態様の一例を示す断面図である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第４実施形態に係る半導体装置を示す上面図である。 第４実施形態に係る半導体装置を示す下面図である。 第４実施形態に係る半導体装置を示す断面図である。 第４実施形態に係る半導体装置の使用態様の一例を示す断面図である。 第４実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第４実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第４実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第４実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第５実施形態に係るディスクリートパッケージを示す図である。 第６実施形態に係るＰＦＣ回路を示す結線図である。 第７実施形態に係る電源装置を示す結線図である。 第８実施形態に係る増幅器を示す結線図である。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１実施形態）
まず、第１実施形態について説明する。第１実施形態は、第１実施形態は高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）を含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す上面図である。図２は、第１実施形態に係る半導体装置を示す下面図である。図３は、第１実施形態に係る半導体装置を示す断面図である。図３は、図１及び図２中のIII-III線に沿った断面図に相当する。
第１実施形態に係る半導体装置１００は、図１～図３に示すように、基板１０と、半導体デバイス層２０と、複数のゲート電極３１と、複数のソース電極３２と、複数のドレイン電極３３とを有する。
基板１０は、下面１０Ａと、上面１０Ｂとを有する。基板１０は、例えばＡｌＮ基板、ＳｉＣ基板、ＧａＮ基板又はＳｉ基板である。基板１０の厚さは、例えば２０μｍ～１００μｍである。下面１０Ａは第１面の一例であり、上面１０Ｂは第２面の一例である。
半導体デバイス層２０は、下面２０Ａと、上面２０Ｂとを有する。半導体デバイス層２０は、例えばエピタキシャル層である。半導体デバイス層２０の下面２０Ａは、基板１０の上面１０Ｂに対向する。下面２０Ａが上面１０Ｂに直接接触してもよい。半導体デバイス層２０は、ＨＥＭＴを構成する複数の化合物半導体層を含む。半導体デバイス層２０は、例えば、ＧａＮ等のチャネル層（電子走行層）及びＡｌＧａＮ等のバリア層（電子供給層）を含む。半導体デバイス層２０がバッファ層、スペーサ層及びキャップ層等を更に含んでいてもよい。下面２０Ａは第３面の一例であり、上面２０Ｂは第４面の一例である。
ゲート電極３１、ソース電極３２及びドレイン電極３３は、半導体デバイス層２０の上面２０Ｂに設けられている。上面２０Ｂには、更に、ゲート配線４１と、ゲートパッド５１と、ソース配線４２と、ソースパッド５２と、ドレイン配線４３と、ドレインパッド５３とが設けられている。ゲート配線４１は複数のゲート電極３１とゲートパッド５１とを電気的に接続する。ソース配線４２は複数のソース電極３２とソースパッド５２とを電気的に接続する。ドレイン配線４３は複数のドレイン電極３３とドレインパッド５３とを電気的に接続する。平面視で、複数のゲート電極３１及びゲート配線４１は櫛歯状に配置されてもよく、複数のソース電極３２及びソース配線４２は櫛歯状に配置されてもよく、複数のドレイン電極３３及びドレイン配線４３は櫛歯状に配置されてもよい。
基板１０に、下面１０Ａから上面１０Ｂに向けて開口部１１が形成されている。開口部１１は、上面１０Ｂまで達していてもよい。つまり、開口部１１が基板１０を貫通していてもよい。開口部１１は、例えば、平面視で矩形状に形成されている。半導体デバイス層２０においては、特に、平面視で、隣り合うゲート電極３１とドレイン電極３３との間に位置する部分において熱が発生しやすい。開口部１１は、平面視で、隣り合うゲート電極３１とドレイン電極３３との間に位置する部分を包囲するように形成されていることが好ましい。
半導体装置１００は、開口部１１内に設けられ、半導体デバイス層２０で発生した熱を基板１０の下面１０Ａ側に伝達するサーマルビア６０を有する。サーマルビア６０は、ダイヤモンド層６１と、金属層６２とを有する。ダイヤモンド層６１は、開口部１１の底面及び内壁面を覆う。ダイヤモンド層６１が半導体デバイス層２０の下面２０Ａに直接接触してもよい。ダイヤモンド層６１の厚さは、例えば５μｍ～１０μｍである。金属層６２は、例えばＣｕを含む。金属層６２がＡｇ等を含んでいてもよい。開口部１１のダイヤモンド層６１の内側の部分が金属層６２により埋められていてもよい。サーマルビア６０は伝熱部材の一例である。
半導体装置１００は、例えば、ヒートシンクに実装して用いられる。図４は、第１実施形態に係る半導体装置１００の使用態様の一例を示す断面図である。半導体装置１００は、図４に示すように、はんだ７２を用いてヒートシンク７１に実装される。ヒートシンク７１の材料は、例えばＣｕＭｏ合金又はＣｕＷ合金等である。はんだ７２の材料は、例えばＡｕＳｎ合金等である。はんだ７２は金属層６２に直接接触する。はんだ７２がダイヤモンド層６１にも直接接触してもよい。はんだ７２によりヒートシンク７１とサーマルビア６０とが熱的に接続される。はんだ７２は接続部材の一例である。
次に、第１実施形態に係る半導体装置１００の製造方法について説明する。図５～図１３は、第１実施形態に係る半導体装置１００の製造方法を示す断面図である。
まず、図５に示すように、基板１０を準備し、基板１０の上面１０Ｂの上に半導体デバイス層２０を形成する。半導体デバイス層２０は、例えば有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法等の結晶成長法により形成することができる。つまり、半導体デバイス層２０はエピタキシャル成長により形成することができる。次いで、半導体デバイス層２０の上面２０Ｂの上にゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。図５では図示を省略するが、ゲート配線４１、ゲートパッド５１、ソース配線４２、ソースパッド５２、ドレイン配線４３及びドレインパッド５３も形成する。
その後、図６に示すように、半導体デバイス層２０の上面２０Ｂに接着剤９１を設け、支持基板９２に貼り付ける。接着剤９１は、例えば塗布により設けることができる。続いて、基板１０を下面１０Ａから研削する。研削後の基板１０の厚さは、例えば２０μｍ～１００μｍとする。
次いで、図７に示すように、下面１０Ａの上にメタルマスク９３を形成する。メタルマスク９３は、開口部１１を形成する予定の領域を露出する開口部９４を有する。メタルマスク９３は、例えばＮｉ層を有する。
その後、図８に示すように、基板１０の開口部９４から露出する部分のドライエッチングを行うことにより、基板１０に開口部１１を形成する。開口部１１は、例えば半導体デバイス層２０の下面２０Ａが露出するように形成する。開口部１１を半導体デバイス層２０に入り込むように形成してもよい。また、基板１０の一部が厚さ方向で残存するように開口部１１を形成してもよい。
続いて、図９に示すように、接着剤９１を除去し、基板１０及び半導体デバイス層２０を支持基板９２から剥離する。次いで、開口部１１の内壁面の上と、半導体デバイス層２０の下面２０Ａの上と、メタルマスク９３の下面の上とにナノダイヤモンド粒９５を付着させる。
その後、図１０に示すように、メタルマスク９３を除去する。メタルマスク９３は、例えば希硝酸を用いて除去できる。メタルマスク９３の除去に伴って、メタルマスク９３の下面の上に形成されていたナノダイヤモンド粒９５も除去される。
続いて、図１１に示すように、ナノダイヤモンド粒９５を成長核して用いて、開口部１１の内壁面の上と、半導体デバイス層２０の下面２０Ａの上とにダイヤモンド層６１を形成する。ナノダイヤモンド粒９５はダイヤモンド層６１に取り込まれる。ダイヤモンド層６１は、例えばＣＶＤ法により形成することができる。ダイヤモンド層６１の厚さは、例えば５μｍ～１０μｍとする。ダイヤモンド層６１の成長速度は、基板１０の温度が７００℃のとき、１時間あたり０．５μｍ程度である。
次いで、図１２に示すように、半導体デバイス層２０の上面２０Ｂに接着剤９６を設け、支持基板９７に貼り付ける。接着剤９６は、例えば塗布により設けることができる。その後、ダイヤモンド層６１の下面の上と、基板１０の下面１０Ａの上とに金属層６２を形成する。金属層６２の形成では、例えば、シード層（図示せず）をスパッタ法により形成し、シード層の上に電解めっき法によりＣｕめっき層を形成する。金属層６２は、例えば、開口部１１のダイヤモンド層６１の内側の部分を埋めるように形成する。
続いて、図１３に示すように、化学機械研磨（chemical mechanical polishing：ＣＭＰ）法により、金属層６２を研磨する。金属層６２の研磨は、基板１０の下面１０Ａが露出するまで行ってもよく、金属層６２の一部が厚さ方向で残存するように、下面１０Ａが露出する前に停止してもよい。次いで、接着剤９６を除去し、基板１０及び半導体デバイス層２０を支持基板９７から剥離する（図３参照）。
このようにして、第１実施形態に係る半導体装置１００を製造することができる。
第１実施形態に係る半導体装置１００では、チャネル層（電子走行層）及びバリア層（電子供給層）を含むＨＥＭＴの動作に伴って半導体デバイス層２０が発熱する。上述のように、半導体デバイス層２０においては、特に、平面視で、隣り合うゲート電極３１とドレイン電極３３との間に位置する部分において熱が発生しやすい。
半導体装置１００では、サーマルビア６０がダイヤモンド層６１及び金属層６２を含んでおり、半導体デバイス層２０で発生した熱は、ダイヤモンド層６１だけでなく、金属層６２をも通じて下面１０Ａ側のヒートシンク７１に伝達される。そして、ヒートシンク７１まで伝達された熱は、ヒートシンク７１から外方に放出される。このため、本実施形態によれば、ダイヤモンド層６１が厚くなくても優れた放熱効率を得られる。例えば、後述のシミュレーションの結果にも示されるように（図２３参照）、金属層６２が形成されていない参考例と比較すると、参考例におけるダイヤモンド層の厚さが２０μｍの場合よりも高い放熱効率を、厚さが５μｍのダイヤモンド層６１を用いて得ることができる。このことは、ダイヤモンド層の成膜時間を１／４に低減しながら、参考例よりも良好な放熱効率が得られることを意味する。ダイヤモンド層の成膜速度が１時間あたり０．５μｍ程度であれば、３０時間もの短縮を実現できる。従って、金属層６２の形成に関する時間の増加を考慮しても、プロセス全体に要する時間を大幅に低減することができる。
（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として、サーマルビア６０の構成の点で第１実施形態と相違する。図１４は、第２実施形態に係る半導体装置を示す上面図である。図１５は、第２実施形態に係る半導体装置を示す下面図である。図１６は、第２実施形態に係る半導体装置を示す断面図である。図１６は、図１４及び図１５中のXVI-XVI線に沿った断面図に相当する。
第２実施形態に係る半導体装置２００では、図１４～図１６に示すように、サーマルビア６０に含まれるダイヤモンド層６１が、開口部１１の底面及び内壁面を覆うとともに、更に基板１０の下面１０Ａを覆う。金属層６２の下面は、ダイヤモンド層６１の基板１０の下面１０Ａを覆う部分の下面と面一になっている。
他の構成は第１実施形態と同様である。
半導体装置２００も、例えば、ヒートシンクに実装して用いられる。図１７は、第２実施形態に係る半導体装置２００の使用態様の一例を示す断面図である。半導体装置２００は、図１７に示すように、はんだ７２を用いてヒートシンク７１に実装される。はんだ７２はダイヤモンド層６１及び金属層６２に直接接触する。はんだ７２によりヒートシンク７１とサーマルビア６０とが熱的に接続される。
次に、第２実施形態に係る半導体装置２００の製造方法について説明する。図１８～図２２は、第２実施形態に係る半導体装置２００の製造方法を示す断面図である。
まず、第１実施形態と同様にして、開口部１１の形成までの処理を行う（図８参照）。次いで、図１８に示すように、メタルマスク９３を除去する。メタルマスク９３は、例えば希硝酸を用いて除去できる。
その後、図１９に示すように、開口部１１の内壁面の上と、半導体デバイス層２０の下面２０Ａの上と、基板１０の下面１０Ａの上とにナノダイヤモンド粒９５を付着させる。
続いて、図２０に示すように、ナノダイヤモンド粒９５を成長核して用いて、開口部１１の内壁面の上と、半導体デバイス層２０の下面２０Ａの上と、基板１０の下面１０Ａの上とにダイヤモンド層６１を形成する。ナノダイヤモンド粒９５はダイヤモンド層６１に取り込まれる。
次いで、図２１に示すように、半導体デバイス層２０の上面２０Ｂに接着剤９６を設け、支持基板９７に貼り付ける。その後、ダイヤモンド層６１の下面の上に金属層６２を形成する。
続いて、図２２に示すように、ＣＭＰ法により、金属層６２を研磨する。金属層６２の研磨は、ダイヤモンド層６１の下面が露出するまで行ってもよく、金属層６２の一部が厚さ方向で残存するように、ダイヤモンド層６１の下面が露出する前に停止してもよい。次いで、接着剤９６を除去し、基板１０及び半導体デバイス層２０を支持基板９７から剥離する（図１６参照）。
このようにして、第２実施形態に係る半導体装置２００を製造することができる。
第２実施形態によれば、ダイヤモンド層６１が基板１０の下面１０Ａを覆うため、より優れた放熱効率を得ることができる。例えば、後述のシミュレーションの結果にも示されるように（図２３参照）、金属層６２が形成されていない参考例と比較すると、参考例におけるダイヤモンド層の厚さが５０μｍの場合よりも高い放熱効率を、厚さが１０μｍのダイヤモンド層６１を用いて得ることができる。このことは、ダイヤモンド層の成膜時間を１／５に低減しながら、参考例よりも良好な放熱効率が得られることを意味する。ダイヤモンド層の成膜速度が１時間あたり０．５μｍ程度であれば、８０時間もの短縮を実現できる。従って、金属層６２の形成に関する時間の増加を考慮しても、プロセス全体に要する時間を大幅に低減することができる。
ここで、本願発明者が行った第１実施形態及び第２実施形態の放熱効率に関するシミュレーションについて説明する。このシミュレーションでは、第１実施形態及び第２実施形態におけるＨＥＭＴの動作時のチャネルの温度の、基板１０に開口部１１が形成されず、サーマルビア６０が設けられていない第１参考例におけるＨＥＭＴの動作時のチャネルの温度との差を計算した。また、ダイヤモンド層６１が設けられているものの金属層６２が設けられていない第２参考例におけるＨＥＭＴの動作時のチャネルの温度の、第１参考例におけるＨＥＭＴの動作時のチャネルの温度との差も計算した。
第１参考例、第２参考例、第１実施形態及び第２実施形態のいずれにおいても、基板１０は、厚さが５０μｍのＡｌＮ基板とした。第２参考例については、ダイヤモンド層６１の厚さを１０μｍ（条件Ａ）、１５μｍ（条件Ｂ）、２０μｍ（条件Ｃ）、３０μｍ（条件Ｄ）、５０μｍ（条件Ｅ）とした。条件Ｅは、開口部がダイヤモンド層６１で埋まる条件である。第１実施形態については、ダイヤモンド層６１の厚さを５μｍ（条件Ｆ）、１０μｍ（条件Ｇ）とした。第２実施形態については、ダイヤモンド層６１の厚さを５μｍ（条件Ｈ）、１０μｍ（条件Ｉ）とした。他の条件は、第１参考例、第２参考例、第１実施形態及び第２実施形態の間で共通である。
シミュレーションの結果を図２３に示す。図２３中のグラフの縦軸は、第１参考例におけるチャネルの温度を基準とした、第２参考例、第１実施形態及び第２実施形態におけるチャネルの温度の差分である。差分が正であることは、第１参考例よりもチャネルの温度が高くなることを示し、差分が負であることは、第１参考例よりもチャネルの温度が低くなることを示す。
図２３に示すように、第１実施形態の条件Ｆでは、ダイヤモンド層６１の厚さが５μｍであっても、ダイヤモンド層６１の厚さが２０μｍの第２参考例の条件Ｃよりもチャネルの温度が低くなる。第１実施形態の条件Ｇでは、チャネルの温度が更に低くなる。また、第２実施形態の条件Ｈでは、ダイヤモンド層６１の厚さが５μｍであっても、ダイヤモンド層６１の厚さが１０μｍの第１実施形態の条件Ｇよりもチャネルの温度が低くなる。第２実施形態の条件Ｉでは、チャネルの温度が更に低くなり、ダイヤモンド層６１の厚さが５０μｍの第２参考例の条件Ｅよりもチャネルの温度が低くなる。
（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、主として、ソース電極と金属層とが電気的に接続されている点で第１実施形態と相違する。図２４は、第３実施形態に係る半導体装置を示す上面図である。図２５は、第３実施形態に係る半導体装置を示す下面図である。図２６は、第３実施形態に係る半導体装置を示す断面図である。図２６は、図２４及び図２５中のXXVI-XXVI線に沿った断面図に相当する。
第３実施形態に係る半導体装置３００では、図２４～図２６に示すように、半導体デバイス層２０及びダイヤモンド層６１に貫通孔８１が形成されている。貫通孔８１は、ソース電極３２と金属層６２との間に形成されている。半導体装置３００は、貫通孔８１内に設けられ、ソース電極３２と金属層６２とを電気的に接続する導電ビア８２を有する。導電ビア８２は、半導体デバイス層２０及びダイヤモンド層６１を貫通する。導電ビア８２は、例えばＣｕを含有する。導電ビア８２がＡｇを含有してもよい。半導体装置３００は、ソース配線４２及びソースパッド５２を含まなくてよい。
他の構成は第１実施形態と同様である。
半導体装置３００も、例えば、ヒートシンクに実装して用いられる。図２７は、第３実施形態に係る半導体装置３００の使用態様の一例を示す断面図である。半導体装置３００は、図２７に示すように、はんだ７２を用いてヒートシンク７１に実装される。はんだ７２は金属層６２に直接接触する。はんだ７２がダイヤモンド層６１にも直接接触してもよい。はんだ７２によりヒートシンク７１とサーマルビア６０とが熱的に接続される。
次に、第３実施形態に係る半導体装置３００の製造方法について説明する。図２８～図３１は、第３実施形態に係る半導体装置３００の製造方法を示す断面図である。
まず、第１実施形態と同様にして、ダイヤモンド層６１の形成までの処理を行う（図１１参照）。次いで、図２８に示すように、半導体デバイス層２０の上面２０Ｂに接着剤９６を設け、支持基板９７に貼り付ける。その後、基板１０の下面１０Ａの上と、ダイヤモンド層６１の下面の上とにメタルマスク９８を形成する。メタルマスク９８は、貫通孔８１を形成する予定の領域を露出する開口部９９を有する。メタルマスク９８は、例えばＮｉ層を有する。メタルマスク９８の形成では、例えば、シード層（図示せず）をスパッタ法により形成し、フォトレジスト等によりシード層の貫通孔８１を形成する予定の領域を覆い、シード層の上に電解めっき法によりＮｉめっき層を形成する。Ｎｉめっき層の形成の後、フォトレジストを除去し、シード層のＮｉめっき層から露出している部分を除去する。
メタルマスク９８の形成の後、図２９に示すように、ダイヤモンド層６１の開口部９９から露出する部分のドライエッチングを行い、半導体デバイス層２０の開口部９９から露出する部分のドライエッチングを行うことにより、ダイヤモンド層６１及び半導体デバイス層２０に貫通孔８１を形成する。例えば、ダイヤモンド層６１は、酸素を用いてドライエッチングすることができ、半導体デバイス層２０は塩素を用いてドライエッチングすることができる。次いで、メタルマスク９８を除去する。メタルマスク９８は、例えば希硝酸を用いて除去できる。
その後、図３０に示すように、ダイヤモンド層６１の下面の上と、基板１０の下面１０Ａの上とに金属層６２を形成するとともに、貫通孔８１の内部に導電ビア８２を形成する。金属層６２及び導電ビア８２の形成では、例えば、シード層（図示せず）をスパッタ法により形成し、シード層の上に電解めっき法によりＣｕめっき層を形成する。
続いて、図３１に示すように、ＣＭＰ法により、金属層６２を研磨する。次いで、接着剤９６を除去し、基板１０及び半導体デバイス層２０を支持基板９７から剥離する（図２６参照）。
このようにして、第３実施形態に係る半導体装置３００を製造することができる。
第３実施形態によっても第１実施形態と同様の効果が得られる。また、ソース電極３２が導電ビア８２を介して金属層６２に電気的に接続される。このため、金属層６２を接地することで、ソースインダクタンスを低減することができる。
（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、主として、サーマルビア６０の構成の点で第３実施形態と相違する。図３２は、第４実施形態に係る半導体装置を示す上面図である。図３３は、第４実施形態に係る半導体装置を示す下面図である。図３４は、第４実施形態に係る半導体装置を示す断面図である。図３４は、図３２及び図３３中のXXXIV-XXXIV線に沿った断面図に相当する。
第４実施形態に係る半導体装置２００では、図３２～図３４に示すように、第２実施形態と同様に、サーマルビア６０に含まれるダイヤモンド層６１が、開口部１１の底面及び内壁面を覆うとともに、更に基板１０の下面１０Ａを覆う。金属層６２の下面は、ダイヤモンド層６１の基板１０の下面１０Ａを覆う部分の下面と面一になっている。
他の構成は第３実施形態と同様である。
半導体装置４００も、例えば、ヒートシンクに実装して用いられる。図３５は、第４実施形態に係る半導体装置４００の使用態様の一例を示す断面図である。半導体装置４００は、図３５に示すように、はんだ７２を用いてヒートシンク７１に実装される。はんだ７２はダイヤモンド層６１及び金属層６２に直接接触する。はんだ７２によりヒートシンク７１とサーマルビア６０とが熱的に接続される。
次に、第４実施形態に係る半導体装置４００の製造方法について説明する。図３６～図３９は、第４実施形態に係る半導体装置４００の製造方法を示す断面図である。
まず、第２実施形態と同様にして、ダイヤモンド層６１の形成までの処理を行う（図２０参照）。次いで、図３６に示すように、半導体デバイス層２０の上面２０Ｂに接着剤９６を設け、支持基板９７に貼り付ける。その後、基板１０の下面１０Ａの上と、ダイヤモンド層６１の下面の上とにメタルマスク９８を形成する。メタルマスク９８は、貫通孔８１を形成する予定の領域を露出する開口部９９を有する。
メタルマスク９８の形成の後、図３７に示すように、ダイヤモンド層６１の開口部９９から露出する部分のドライエッチングを行い、半導体デバイス層２０の開口部９９から露出する部分のドライエッチングを行うことにより、ダイヤモンド層６１及び半導体デバイス層２０に貫通孔８１を形成する。次いで、メタルマスク９８を除去する。
その後、図３８に示すように、ダイヤモンド層６１の下面の上に金属層６２を形成するとともに、貫通孔８１の内部に導電ビア８２を形成する。
続いて、図３９に示すように、ＣＭＰ法により、金属層６２を研磨する。次いで、接着剤９６を除去し、基板１０及び半導体デバイス層２０を支持基板９７から剥離する。
このようにして、第４実施形態に係る半導体装置４００を製造することができる。
第４実施形態によっても第２実施形態と同様の効果が得られる。また、ソース電極３２が導電ビア８２を介して金属層６２に電気的に接続される。このため、金属層６２を接地することで、ソースインダクタンスを低減することができる。
なお、第３実施形態及び第４実施形態において、ソース配線４２及びソースパッド５２が設けられて、ソースパッド５２と金属層６２とを接続するように導電ビアが設けられていてもよい。この場合にも、金属層６２を接地することで、ソースインダクタンスを低減することができる。
基板１０の厚さは特に限定されないが、例えば２０μｍ～１００μｍである。基板１０が過剰に薄い場合、半導体デバイス層２０に形成された半導体素子とヒートシンク７１等との間の寄生容量が大きくなり得る。基板１０が過剰に厚い場合、放熱効率が低下したり、開口部１１の形成に時間がかかったりし得る。例えば、第１実施形態及び第３実施形態では、基板１０の厚さが３０μｍ～１００μｍであってもよく、第２実施形態及び第４実施形態では、基板１０の厚さが２０μｍ～７０μｍであってもよい。
（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図４０は、第５実施形態に係るディスクリートパッケージを示す図である。
第５実施形態では、図４０に示すように、第１～第４実施形態のいずれかと同様の構造を備えた半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極３３が接続されたドレインパッド１２２６ｄ（ドレインパッド５３）に、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極３２に接続されたソースパッド１２２６ｓ（ソースパッド５２）にＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。半導体装置１２１０が第３又は第４実施形態と同様の構造を備える場合、金属層６２を接地してもよい。ゲート電極３１に接続されたゲートパッド１２２６ｇ（ゲートパッド５１）にＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。まず、半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図４１は、第６実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１～第４実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
（第７実施形態）
次に、第７実施形態について説明する。第７実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図４２は、第７実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
一次側回路１２６１には、第６実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１～第４実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第８実施形態）
次に、第８実施形態について説明する。第８実施形態は、ＨＥＭＴを備えた増幅器に関する。図４３は、第８実施形態に係る増幅器を示す結線図である。
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１～第４実施形態のいずれかと同様の構造を備えた半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
第１面と、前記第１面とは反対側の第２面とを有し、前記第１面から前記第２面に向けて開口部が形成された基板と、
前記第２面に対向する第３面を有する半導体デバイス層と、
前記開口部内に設けられ、前記半導体デバイス層で発生した熱を前記第１面側に伝達する伝熱部材と、
を有し、
前記伝熱部材は、
前記開口部の底面及び内壁面を覆うダイヤモンド層と、
前記ダイヤモンド層の上に設けられた金属層と、
を有することを特徴とする半導体装置。
（付記２）
前記開口部は、前記第２面まで達し、
前記ダイヤモンド層は、前記第３面に直接接触することを特徴とする付記１に記載の半導体装置。
（付記３）
前記ダイヤモンド層は、更に前記第１面を覆うことを特徴とする付記１又は２に記載の半導体装置。
（付記４）
ヒートシンクと、
前記ヒートシンクと前記伝熱部材とを熱的に接続する接続部材と、
を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記開口部の前記ダイヤモンド層の内側の部分が前記金属層により埋められていることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
前記半導体デバイス層は、前記第３面とは反対側の第４面を有し、
前記第４面に設けられたソース電極と、
前記半導体デバイス層及び前記ダイヤモンド層を貫通し、前記ソース電極と前記金属層とを電気的に接続する導電ビアと、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記ダイヤモンド層の厚さは、５μｍ～１０μｍであることを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
（付記８）
前記基板の厚さは、２０μｍ～１００μｍであることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
（付記９）
前記基板は、ＡｌＮ基板、ＳｉＣ基板、ＧａＮ基板又はＳｉ基板であることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
（付記１０）
前記金属層は、Ｃｕ又はＡｇを含むことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
（付記１１）
付記１乃至１０のいずれか１項に記載の半導体装置を有することを特徴とする増幅器。
（付記１２）
付記１乃至１０のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
（付記１３）
第１面と、前記第１面とは反対側の第２面とを有する基板の上に、前記第２面に対向する第３面を有する半導体デバイス層を形成する工程と、
前記基板に、前記第１面から前記第２面に向けて開口部を形成する工程と、
前記開口部内に、前記半導体デバイス層で発生した熱を前記第１面側に伝達する伝熱部材を形成する工程と、
を有し、
前記伝熱部材を形成する工程は、
前記開口部の底面及び内壁面を覆うダイヤモンド層を形成する工程と、
前記ダイヤモンド層の上に金属層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
１００、２００、３００、４００：半導体装置
１０：基板
１０Ａ：下面
１０Ｂ：上面
１１：開口部
２０：半導体デバイス層
２０Ａ：下面
２０Ｂ：上面
３１：ゲート電極
３２：ソース電極
３３：ドレイン電極
６０：サーマルビア
６１：ダイヤモンド層
６２：金属層
７１：ヒートシンク
７２：はんだ
８１：貫通孔
８２：導電ビア

Claims (7)

  1. 第１面と、前記第１面とは反対側の第２面とを有し、前記第１面から前記第２面に向けて開口部が形成された基板と、
    前記第２面に対向する第３面と、前記第３面とは反対側の第４面とを有する半導体デバイス層と、
    前記開口部内に設けられ、前記半導体デバイス層で発生した熱を前記第１面側に伝達する伝熱部材と、
    前記第４面に設けられたソース電極と、
    を有し、
    前記伝熱部材は、
    前記開口部の底面及び内壁面を覆うダイヤモンド層と、
    前記ダイヤモンド層の上に設けられた金属層と、
    を有し、
    前記半導体デバイス層及び前記ダイヤモンド層を貫通し、前記ソース電極と前記金属層とを電気的に接続する導電ビアを有し、
    前記金属層及び前記導電ビアは、共通のＣｕめっき層を有することを特徴とする半導体装置。
  2. 前記開口部は、前記第２面まで達し、
    前記ダイヤモンド層は、前記第３面に直接接触することを特徴とする請求項１に記載の半導体装置。
  3. 前記ダイヤモンド層は、更に前記第１面を覆うことを特徴とする請求項１又は２に記載の半導体装置。
  4. ヒートシンクと、
    前記ヒートシンクと前記伝熱部材とを熱的に接続する接続部材と、
    を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記開口部の前記ダイヤモンド層の内側の部分が前記金属層により埋められていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記ダイヤモンド層の厚さは、５μｍ～１０μｍであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 第１面と、前記第１面とは反対側の第２面とを有する基板の上に、前記第２面に対向する第３面と、前記第３面とは反対側の第４面とを有する半導体デバイス層を形成する工程と、
    前記第４面にソース電極を形成する工程と、
    前記基板に、前記第１面から前記第２面に向けて開口部を形成する工程と、
    前記開口部内に、前記半導体デバイス層で発生した熱を前記第１面側に伝達する伝熱部材を形成する工程と、
    を有し、
    前記伝熱部材を形成する工程は、
    前記開口部の底面及び内壁面を覆うダイヤモンド層を形成する工程と、
    前記半導体デバイス層及び前記ダイヤモンド層を貫通する貫通孔を形成する工程と、
    前記ダイヤモンド層の上に金属層を形成するとともに、前記貫通孔の内部に導電ビアを形成する工程と、
    を有し、
    前記金属層を形成するとともに、前記導電ビアを形成する工程は、前記ダイヤモンド層の上及び前記貫通孔の内部にＣｕめっき層を形成する工程を有することを特徴とする半導体装置の製造方法。
JP2021086833A 2021-05-24 2021-05-24 半導体装置及び半導体装置の製造方法 Active JP7632074B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021086833A JP7632074B2 (ja) 2021-05-24 2021-05-24 半導体装置及び半導体装置の製造方法
US17/577,754 US20220376103A1 (en) 2021-05-24 2022-01-18 Semiconductor device and manufacturing method
US19/316,842 US20260052720A1 (en) 2021-05-24 2025-09-02 Semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021086833A JP7632074B2 (ja) 2021-05-24 2021-05-24 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022179981A JP2022179981A (ja) 2022-12-06
JP7632074B2 true JP7632074B2 (ja) 2025-02-19

Family

ID=84103220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021086833A Active JP7632074B2 (ja) 2021-05-24 2021-05-24 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20220376103A1 (ja)
JP (1) JP7632074B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102794664B1 (ko) * 2023-02-03 2025-04-21 대한민국(방위사업청장) 집적회로의 직접 냉각 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078943A1 (en) 2007-09-20 2009-03-26 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and manufacturing method thereof
JP2015056564A (ja) 2013-09-12 2015-03-23 古河電気工業株式会社 半導体装置及びその製造方法
US20150084103A1 (en) 2013-09-24 2015-03-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
WO2019150526A1 (ja) 2018-02-01 2019-08-08 三菱電機株式会社 半導体装置およびその製造方法
US20210320045A1 (en) 2020-04-09 2021-10-14 Raytheon Company Thermal management structures for nitride-based heat generating semiconductor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
US10068831B2 (en) * 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
JP7139774B2 (ja) * 2018-08-16 2022-09-21 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
EP4283667A4 (en) * 2021-02-26 2024-04-10 Huawei Technologies Co., Ltd. SEMICONDUCTOR COMPONENT, ELECTRONIC DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078943A1 (en) 2007-09-20 2009-03-26 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and manufacturing method thereof
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP2015056564A (ja) 2013-09-12 2015-03-23 古河電気工業株式会社 半導体装置及びその製造方法
US20150084103A1 (en) 2013-09-24 2015-03-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2015065233A (ja) 2013-09-24 2015-04-09 三菱電機株式会社 半導体装置及びその製造方法
WO2019150526A1 (ja) 2018-02-01 2019-08-08 三菱電機株式会社 半導体装置およびその製造方法
US20210175337A1 (en) 2018-02-01 2021-06-10 Mitsubishi Electric Corporation Semiconductor device and production method therefor
US20210320045A1 (en) 2020-04-09 2021-10-14 Raytheon Company Thermal management structures for nitride-based heat generating semiconductor devices
JP2023521762A (ja) 2020-04-09 2023-05-25 レイセオン カンパニー 窒化物系発熱半導体デバイスの熱管理構造

Also Published As

Publication number Publication date
US20220376103A1 (en) 2022-11-24
JP2022179981A (ja) 2022-12-06
US20260052720A1 (en) 2026-02-19

Similar Documents

Publication Publication Date Title
JP7685129B2 (ja) ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
JP7780479B2 (ja) Ｒｆ増幅器デバイスおよび製造方法
JP7707285B2 (ja) Ｒｆトランジスタ増幅器パッケージ
JP7520154B2 (ja) ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法
JP5450313B2 (ja) 高周波半導体用パッケージおよびその作製方法
JP2023520029A (ja) 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器
JP7063186B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2023532868A (ja) 無線周波数トランジスタ増幅器パッケージ
JP2023549784A (ja) Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置
US20260052720A1 (en) Semiconductor device and manufacturing method
JP2004319552A (ja) フリップチップ型対面電極ｈｅｍｔ
TWI884426B (zh) 半導體結構及其形成方法
JP2018120963A (ja) 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法
JP5734727B2 (ja) 半導体装置
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
JP2022070436A (ja) 半導体装置及びその製造方法
JP7467954B2 (ja) 半導体装置及びその製造方法
JP7715997B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
US20260018511A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
JP2012146910A (ja) 半導体装置
JP2024114336A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250120

R150 Certificate of patent or registration of utility model

Ref document number: 7632074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150