JP7621859B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7621859B2
JP7621859B2 JP2021056085A JP2021056085A JP7621859B2 JP 7621859 B2 JP7621859 B2 JP 7621859B2 JP 2021056085 A JP2021056085 A JP 2021056085A JP 2021056085 A JP2021056085 A JP 2021056085A JP 7621859 B2 JP7621859 B2 JP 7621859B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
oxide semiconductor
wiring
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021056085A
Other languages
English (en)
Other versions
JP2022153055A (ja
Inventor
芳孝 尾関
元 小出
靖尚 尾崎
幸志郎 森口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021056085A priority Critical patent/JP7621859B2/ja
Priority to US17/674,364 priority patent/US11774820B2/en
Priority to CN202210271054.6A priority patent/CN115148744B/zh
Priority to DE102022202993.3A priority patent/DE102022202993A1/de
Publication of JP2022153055A publication Critical patent/JP2022153055A/ja
Priority to US18/372,869 priority patent/US12298639B2/en
Application granted granted Critical
Publication of JP7621859B2 publication Critical patent/JP7621859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の実施形態の一つは、表示装置に関する。特に、本発明の実施形態の一つは、酸化物半導体を有するトランジスタが用いられた表示装置に関する。
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いたトランジスタの開発が進められている（例えば、特許文献１、２）。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタと同様に単純な構造かつ低温プロセスで形成される。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタよりも高い移動度を有し、オフ電流が非常に低いことが知られている。
近年、表示装置の画素サイズ縮小化が進められている。画素サイズの縮小化に伴い、配線幅やトランジスタサイズの縮小化が検討されている。しかし、これらの縮小化には限界があり、画素回路を構成する金属層及び半導体層の配置に起因して開口率が小さくなっている。そこで、トランジスタサイズが小さくても、画素回路の駆動に十分な特性を得ることができる酸化物半導体層がチャネルに用いられたトランジスタを画素回路のトランジスタに用いる開発が進められている。
特開２０１４－１４６８１９号公報 特開２０１５－１５９３１５号公報
低温ポリシリコンをチャネルとして用いたトランジスタでは、シリコン層と画素電極として用いられる透明導電層（例えば、ＩＴＯ）とを直接コンタクトさせることができないため、シリコン層と透明導電層との間に金属層の台座を設ける必要がある。このような台座が画素の表示領域に配置されると、画素の開口率が低下するという問題がある。このようなコンタクト構造に関する技術思想は、酸化物半導体をチャネルとして用いたトランジスタでも引き継がれており、透明導電層を金属層の台座の上に形成する構成が一般的に使用されていた。
本発明の実施形態の一つは、表示装置の輝度向上を実現することを課題の一つとする。
本発明の一実施形態に係る表示装置は、酸化物半導体層、前記酸化物半導体層に対向する第１ゲート電極、及び前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層を備えた第１トランジスタと、平面視で前記第１ゲート電極とは重ならない第１コンタクト領域において前記酸化物半導体層と接する第１透明導電層と、平面視で前記第１ゲート電極と重なる第２コンタクト領域において前記第１透明導電層に接続され、画素の表示領域に設けられた第２透明導電層と、を有する。
本発明の一実施形態に係る表示装置は、酸化物半導体層、前記酸化物半導体層に対向する第１ゲート電極、及び前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層を備えた第１トランジスタと、平面視で前記第１ゲート電極とは重ならない第１コンタクト領域において前記酸化物半導体層と接する第１透明導電層と、前記第１透明導電層に接続され、画素の表示領域に設けられた第２透明導電層と、を有する。平面視で、前記第１コンタクト領域は前記表示領域に含まれる。
本発明の一実施形態に係る表示装置は、第１方向に延びるゲート線と、前記第１方向と交差する第２方向に延びる第１配線と、前記第１配線に隣接し、前記第２方向に延びる第２配線と、前記第１配線と前記第２配線との間において、前記第２方向の延び、前記ゲート線と交差する酸化物半導体層と、前記第１配線と前記第２配線との間において、前記ゲート線及び前記酸化物半導体層と重なる第１透明導電層と、前記第１配線と前記第２配線との間において、前記ゲート線、前記酸化物半導体層、及び前記第１透明導電層と重なる第２透明導電膜と、を有する。前記第１透明導電層と前記酸化物半導体層とは、前記ゲート線と重ならない第１コンタクト領域で接し、前記第１透明導電層と前記第２透明導電層とは、前記ゲート線と重なる第２コンタクト領域で接する。
本発明の一実施形態に係る表示装置の概要を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。 本発明の一実施形態に係る表示装置の概要を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。 本発明の一実施形態に係る表示装置の画素回路を示す回路図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視でトランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視でトランジスタと画素電極とが重なる位置関係を意味する。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
［１．第１実施形態］
［１－１．表示装置１０の構成］
図１～図１３を用いて、本発明の一実施形態に係る表示装置１０の構成について説明する。図１は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図２は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図３～図１３は、本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。なお、図１の断面図は、表示装置１０の層構造を説明するための断面図であって、厳密には図２の平面図と一致していない場合もある。
図１に示すように、表示装置１０は基板ＳＵＢの上方に設けられている。表示装置１０は、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｗ、接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯを有する。なお、ＴＣＯはＴｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ（透明導電性酸化物）の略称である。トランジスタＴｒ１は表示装置１０の画素回路に含まれるトランジスタである。トランジスタＴｒ２は周辺回路に含まれるトランジスタである。なお、詳細は後述するが、周辺回路は画素回路を駆動する回路である。
［１－２．トランジスタＴｒ１の構成］
トランジスタＴｒ１は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ１、及びゲート電極ＧＬ１を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
酸化物半導体層ＯＳは、酸化物半導体層ＯＳ１、ＯＳ２を含む。酸化物半導体層ＯＳ１は、平面視でゲート電極ＧＬ１と重なる領域の酸化物半導体層である。酸化物半導体層ＯＳ１は、半導体層として機能し、ゲート電極ＧＬ１に供給される電圧に応じて導通状態と非導通状態とに切り替えられる。つまり、酸化物半導体層ＯＳ１はトランジスタＴｒ１のチャネルとして機能する。酸化物半導体層ＯＳ２は導電層として機能する。酸化物半導体層ＯＳ１、ＯＳ２は同じ酸化物半導体層から形成された層である。例えば、酸化物半導体層ＯＳ２は、酸化物半導体層ＯＳ１と同じ物性の層に対して不純物をドーピングすることで低抵抗化された酸化物半導体層である。
ゲート電極ＧＬ１の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２及びゲート絶縁層ＧＩ１に設けられた開口ＷＣＯＮを介して酸化物半導体層ＯＳ２に接続されている。配線Ｗ１には、画素の階調に関連するデータ信号が伝達される。絶縁層ＩＬ２及び配線Ｗ１の上に絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３の上に接続電極ＺＴＣＯが設けられている。接続電極ＺＴＣＯは、絶縁層ＩＬ３、ＩＬ２、及びゲート絶縁層ＧＩ１に設けられた開口ＺＣＯＮを介して酸化物半導体層ＯＳ２に接続されている。接続電極ＺＴＣＯは開口ＺＣＯＮの底部において酸化物半導体層ＯＳ２と接している。接続電極ＺＴＣＯは、透明導電層である。
接続電極ＺＴＣＯと酸化物半導体層ＯＳ２とが接する領域を第１コンタクト領域ＣＯＮ１という。接続電極ＺＴＣＯを「第１透明導電層」という場合がある。詳細は後述するが、第１透明導電層は、平面視でゲート電極ＧＬ１及び配線Ｗ１とは重ならない第１コンタクト領域ＣＯＮ１において酸化物半導体層ＯＳ２と接する。また、平面視で第１コンタクト領域ＣＯＮ１は画素の表示領域に含まれる。
ここで、例えばＩＴＯ層などの透明導電層をシリコン層などの半導体層に接するように形成すると、ＩＴＯ成膜時のプロセスガスや酸素イオンによって半導体層の表面が酸化する。半導体層の表面に形成された酸化層は高抵抗であるため、半導体層と透明導電層と間の接触抵抗が高くなってしまい、両者の電気的接触に不良が生じる。一方、上記の透明導電層を酸化物半導体層に接するように形成しても、酸化物半導体層の表面に上記のような高抵抗な酸化層は形成されないため、酸化物半導体層と透明導電層との間の電気的接触に不良は生じない。
接続電極ＺＴＣＯの上に絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４は、絶縁層ＩＬ４よりも下層に設けられた構造体によって形成された段差を緩和する。絶縁層ＩＬ４を平坦化膜という場合がある。絶縁層ＩＬ４の上に画素電極ＰＴＣＯが設けられている。画素電極ＰＴＣＯは絶縁層ＩＬ４に設けられた開口ＰＣＯＮを介して接続電極ＺＴＣＯに接続されている。接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接する領域を第２コンタクト領域ＣＯＮ２という。平面視で第２コンタクト領域ＣＯＮ２はゲート電極ＧＬ１と重なる。画素電極ＰＴＣＯは、透明導電層である。
画素電極ＰＴＣＯの上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５の上に共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯが設けられている。詳細は後述するが、共通補助電極ＣＭＴＬと共通電極ＣＴＣＯとは異なる平面パターンを有する。共通補助電極ＣＭＴＬは金属層である。共通電極ＣＴＣＯは透明導電層である。共通補助電極ＣＭＴＬの電気抵抗は共通電極ＣＴＣＯの電気抵抗よりも低抵抗である。また、共通補助電極ＣＭＴＬは遮光層としても機能し、例えば、隣接する画素からの光を遮光することで、混色の発生を抑制することができる。共通電極ＣＴＣＯの上にスペーサＳＰが設けられている。
スペーサＳＰは一部の画素に対して設けられている。例えば、スペーサＳＰは、青色画素、赤色画素、緑色画素のいずれか１の画素に対して設けられていてもよい。ただし、スペーサＳＰは全ての画素に設けられていてもよい。スペーサＳＰの高さは、セルギャップの半分の高さである。なお、対向基板にもスペーサが設けられており、対向基板のスペーサと上記のスペーサＳＰとは平面視で重なる。
トランジスタＴｒ１と基板ＳＵＢとの間に遮光層ＬＳが設けられている。本実施形態では、遮光層ＬＳとして、遮光層ＬＳ１、ＬＳ２が設けられている。ただし、遮光層ＬＳは遮光層ＬＳ１のみ又はＬＳ２のみで形成されていてもよい。平面視で、遮光層ＬＳは、ゲート電極ＧＬ１と酸化物半導体層ＯＳとが重なる領域に設けられている。つまり、平面視で、遮光層ＬＳは酸化物半導体層ＯＳ１と重なる領域に設けられている。遮光層ＬＳは、基板ＳＵＢ側から入射した光が酸化物半導体層ＯＳ１に到達することを抑制する。遮光層ＬＳとして導電層が用いられる場合、遮光層ＬＳに電圧を印加して酸化物半導体層ＯＳ１を制御してもよい。遮光層ＬＳに電圧が印加される場合、遮光層ＬＳとゲート電極ＧＬ１とは、画素回路の周辺領域で接続されていてもよい。なお、平面視で、上記の第１コンタクト領域ＣＯＮ１は遮光層ＬＳと重ならない領域に設けられている。
［１－３．トランジスタＴｒ２の構成］
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１及びｎ型のトランジスタＴｒ２－２を有する。
ｐ型のトランジスタＴｒ２－１及びｎ型のトランジスタＴｒ２－２は、いずれもゲート電極ＧＬ２、ゲート絶縁層ＧＩ２、半導体層Ｓを有する。ゲート電極ＧＬ２は半導体層Ｓに対向する。ゲート絶縁層ＧＩ２は半導体層Ｓとゲート電極ＧＬ２との間に設けられている。本実施形態では、半導体層Ｓよりも基板ＳＵＢ側にゲート電極ＧＬ２が設けられたボトムゲート型トランジスタが例示されているが、半導体層Ｓとゲート電極ＧＬ２との位置関係が逆であるトップゲート型トランジスタが用いられてもよい。
ｐ型のトランジスタＴｒ２－１の半導体層Ｓは、半導体層Ｓ１、Ｓ２を含む。ｎ型のトランジスタＴｒ２－２の半導体層Ｓは、半導体層Ｓ１、Ｓ２、Ｓ３を含む。半導体層Ｓ１は、平面視でゲート電極ＧＬ２と重なる領域の半導体層である。半導体層Ｓ１はトランジスタＴｒ２－１のチャネルとして機能する。半導体層Ｓ２は導電層として機能する。半導体層Ｓ３は、半導体層Ｓ２よりも高抵抗な導電層として機能する。半導体層Ｓ３は、半導体層Ｓ１に向かって侵入するホットキャリアを減衰させることで、ホットキャリア劣化を抑制する。
半導体層Ｓの上に絶縁層ＩＬ１及びゲート絶縁層ＧＩ１が設けられている。トランジスタＴｒ２において、ゲート絶縁層ＧＩ１は単に層間膜として機能する。これらの絶縁層の上に配線Ｗ２が設けられている。配線Ｗ２は、絶縁層ＩＬ１及びゲート絶縁層ＧＩ１に設けられた開口を介して半導体層Ｓに接続されている。配線Ｗ２の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２に設けられた開口を介して配線Ｗ２に接続されている。
ゲート電極ＧＬ２と遮光層ＬＳ２とは同一層である。配線Ｗ２とゲート電極ＧＬ１とは同一層である。ここで、同一層とは、複数の部材が、１つの層がパターニングされることによって形成されたものであることを意味する。
［１－４．表示装置１０の平面レイアウト］
図２～図１３を用いて、表示装置１０の画素の平面レイアウトを説明する。図２では、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、共通電極ＣＴＣＯ、及びスペーサＳＰは省略されている。画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯの平面レイアウトは、それぞれ図１１～図１３に示されている。
図２及び図３に示すように、遮光層ＬＳはＤ１方向に延びている。画素によって遮光層ＬＳの形状が異なる。本実施形態では、Ｄ１方向に延びる遮光層ＬＳの一部から、Ｄ２方向に突出する突出部ＰＪＴが設けられている。図５に示すように、遮光層ＬＳは、平面視でゲート電極ＧＬ１と酸化物半導体層ＯＳとが重なる領域を含むように設けられている。なお、ゲート電極ＧＬ１を「ゲート線」ということもできる。
図２、図４、及び図５に示すように、酸化物半導体層ＯＳはＤ２方向に延びている。ゲート電極ＧＬ１は、酸化物半導体層ＯＳと交差するようにＤ１方向に延びている。ゲート電極ＧＬ１のパターンは遮光層ＬＳのパターンの内側に設けられている。
図２、図６、及び図７に示すように、開口ＷＣＯＮは酸化物半導体層ＯＳのパターンの上端付近において、配線Ｗ１と重なる領域に設けられている。酸化物半導体層ＯＳのパターンのメイン部分は隣接する配線Ｗ１の間においてＤ２方向に延びており、酸化物半導体層ＯＳのパターンの残りの部分は、当該メイン部分から開口ＷＣＯＮの領域に向かってＤ１方向及びＤ２方向に対して斜めの方向に延びている。
図２及び図７に示すように、複数の配線Ｗ１がＤ２方向に延びている。隣接する配線をそれぞれ区別して説明する必要がある場合、隣接する配線Ｗ１を配線Ｗ１－１（第１配線）及び配線Ｗ１－２（第２配線）という。この場合、酸化物半導体層ＯＳのメイン部分は、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、Ｄ２方向に延び、ゲート電極ＧＬ１と交差している。
図２、図８、及び図９に示すように、開口ＺＣＯＮは酸化物半導体層ＯＳのパターンの下端付近に設けられている。開口ＺＣＯＮは、酸化物半導体層ＯＳのパターンと重なる領域、かつ、ゲート電極ＧＬ１とは重ならない領域に設けられている。また、開口ＺＣＯＮは接続電極ＺＴＣＯと重なる領域に設けられている。接続電極ＺＴＣＯは、配線Ｗ１－１と配線Ｗ１－２との間において、ゲート電極ＧＬ１及び酸化物半導体層ＯＳと重なる。よって、接続電極ＺＴＣＯは、ゲート電極ＧＬ１とは重ならない開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）において酸化物半導体層ＯＳと接する。
図２、図７、及び図８に示すように、酸化物半導体層ＯＳは、ゲート電極ＧＬ１に対して、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）とは反対側で配線Ｗ１と接する。また、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）は遮光層ＬＳと重ならない。
図２、図１０、及び図１１に示すように、開口ＰＣＯＮは接続電極ＺＴＣＯのパターンの上端付近に設けられている。開口ＰＣＯＮは、ゲート電極ＧＬ１のパターン及び接続電極ＺＴＣＯのパターンと重なる領域に設けられている。また、開口ＰＣＯＮは画素電極ＰＴＣＯと重なる領域に設けられている。画素電極ＰＴＣＯは、配線Ｗ１－１と配線Ｗ１－２との間において、ゲート電極ＧＬ１、酸化物半導体層ＯＳ、及び接続電極ＺＴＣＯと重なる。よって、画素電極ＰＴＣＯは、ゲート電極ＧＬ１と重なる開口ＰＣＯＮ（第２コンタクト領域ＣＯＮ２）において接続電極ＺＴＣＯと接する。
図１２に示すように、共通補助電極ＣＭＴＬは、画素領域の周囲を囲むように格子状に設けられている。つまり、共通補助電極ＣＭＴＬは複数の画素に対して共通に設けられている。換言すると、共通補助電極ＣＭＴＬは開口ＯＰを有する。開口ＯＰは画素電極ＰＴＣＯを露出するように設けられている。開口ＯＰのパターンは画素電極ＰＴＣＯのパターンの内側に設けられている。なお、開口ＯＰが設けられた領域が表示領域に相当する。つまり、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）は表示領域に含まれている。なお、表示領域とは、画素からの光をユーザが視認できる領域を意味し、例えば金属層によって遮光され、ユーザが光を視認できない領域は表示領域には含まれない。つまり、上記の表示領域を「透光領域（又は、開口領域）」という場合がある。
図１３に示すように、共通電極ＣＴＣＯは、複数の画素に対して共通に設けられており、上記開口ＯＰに対応した領域にスリットＳＬが設けられている。スリットＳＬは湾曲した形状（縦に長いＳ字形状）を有しており、先端ほど延伸方向に対する幅が小さくなる形状を有している。
［１－５．表示装置１０の各部材の材質］
基板ＳＵＢとして、ガラス基板、石英基板、およびサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物を導入してもよい。
ゲート電極ＧＬ１、ＧＬ２、配線Ｗ１、Ｗ２、遮光層ＬＳ、及び共通補助電極ＣＭＴＬとして、一般的な金属材料を用いることができる。例えば、これらの部材として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、及びこれらの合金又は化合物が用いられる。上記の部材として、上記の材料が単層で用いられてもよく、積層で用いられてもよい。
例えば、ゲート電極ＧＬ１として、Ｔｉ／Ａｌ／Ｔｉの積層構造が用いられる。本実施形態において、上記の積層構造のゲート電極ＧＬ１のパターン端部の断面形状は順テーパ形状である。
ゲート絶縁層ＧＩ１、ＧＩ２及び絶縁層ＩＬ１～ＩＬ５として、一般的な絶縁層性材料を用いることができる。例えば、絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層を用いることができる。これらの絶縁層として、欠陥が少ない絶縁層を用いることができる。絶縁層ＩＬ４として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、又はシロキサン樹脂などの有機絶縁材料を用いることができる。なお、ゲート絶縁層ＧＩ１、ＧＩ２及び絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、上記の有機絶縁材料が用いられてもよい。上記の部材として、上記の材料が単層で用いられてもよく、積層で用いられてもよい。
なお、上記の絶縁層の一例として、ゲート絶縁層ＧＩ１として厚さが１００ｎｍのＳｉＯｘが用いられる。また、絶縁層ＩＬ１として総厚さが６００ｎｍ～７００ｎｍのＳｉＯｘ／ＳｉＮｘ／ＳｉＯｘが用いられる。ゲート絶縁層ＧＩ２として総厚さが６０～１００ｎｍのＳｉＯｘ／ＳｉＮｘが用いられる。絶縁層ＩＬ２として総厚さが３００ｎｍ～５００ｎｍのＳｉＯｘ／ＳｉＮｘ／ＳｉＯｘが用いられる。絶縁層ＩＬ３として総厚さが２００ｎｍ～５００ｎｍのＳｉＯｘ（単層）、ＳｉＮｘ（単層）、又はこれらの積層が用いられる。絶縁層ＩＬ４として厚さが２μｍ～４μｍの有機層が用いられる。絶縁層ＩＬ５として厚さが５０ｎｍ～１５０ｎｍのＳｉＮｘ（単層）が用いられる。
上記のＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物及びアルミニウム化合物である。
酸化物半導体層ＯＳとして、半導体の特性を有する酸化金属を用いることができる。酸化物半導体層ＯＳは透光性を有する。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本実施形態で使用されるＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を上記より大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記より大きくしてもよい。
Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよい。例えば、当該酸化物半導体にＡｌ、Ｓｎなどの金属元素が添加されていてもよい。上記の酸化物半導体以外にもＩｎ及びＧａを含む酸化物半導体（ＩＧＯ）、Ｉｎ及びＺｎを含む酸化物半導体（ＩＺＯ）、Ｉｎ、Ｓｎ及びＺｎを含む酸化物半導体（ＩＴＺＯ）、並びにＩｎ及びＷを含む酸化物半導体などが酸化物半導体層ＯＳとして用いられてもよい。酸化物半導体層ＯＳはアモルファスであってもよく、結晶性であってもよい。酸化物半導体層ＯＳはアモルファスと結晶の混相であってもよい。
接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、及び共通電極ＣＴＣＯとして、透明導電層が用いられる。当該透明導電層として、酸化インジウム及び酸化スズの混合物（ＩＴＯ）及び酸化インジウム及び酸化亜鉛の混合物（ＩＺＯ）を用いることができる。当該透明導電層として、上記以外の材料が用いられてもよい。
以上のように、本実施形態に係る表示装置１０によると、トランジスタＴｒ１の酸化物半導体層ＯＳと接続電極ＺＴＣＯとを直接接触させることで両者間の導通を確保することができる。したがって、酸化物半導体層ＯＳと接続電極ＺＴＣＯとの間に金属層を設ける必要がない。よって、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）において遮光されないため、開口率の低下を抑制することができる。また、酸化物半導体層は透光性を有しているため、本実施形態においては画素領域における開口領域に酸化物半導体層が露出するものの、バックライトからの光が当該酸化物半導体層を通過する。このため、酸化物半導体層の開口領域への露出による当該開口領域の透過率の低下は可及的低減される。また、表示領域に露出される層は、透光性を有し、シリコン層のような透過光のムラが生じにくい酸化物半導体層ＯＳなので、表示ムラの発生を抑制することができる。
［２．第２実施形態］
図１４を用いて、本発明の一実施形態に係る表示装置１０Ａの構成について説明する。図１４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図１４に示す表示装置１０Ａは、図１に示す表示装置１０と類似しているが、画素電極ＰＴＣＯと共通電極ＣＴＣＯとの位置関係が相違する。
図１４に示すように、絶縁層ＩＬ４の上に共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯが設けられている。共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯの上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５の上に画素電極ＰＴＣＯが設けられている。画素電極ＰＴＣＯは、絶縁層ＩＬ４、ＩＬ５に設けられた開口ＰＣＯＮを介して接続電極ＺＴＣＯに接続されている。上記のように、画素電極ＰＴＣＯを共通電極ＣＴＣＯの上方に設けてもよい。
本実施形態に係る表示装置１０Ａによると、第１実施形態に係る表示装置１０と同様の効果を得ることができる。
〈第３実施形態〉
図１５～図１７を用いて、上記の第１実施形態及び第２実施形態で説明した表示装置の全体構成について説明する。
［表示装置２０Ｂの概要］
図１５は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図１５に示すように、表示装置２０Ｂは、アレイ基板３００Ｂ、シール部４００Ｂ、対向基板５００Ｂ、フレキシブルプリント回路基板６００Ｂ（ＦＰＣ６００Ｂ）、およびＩＣチップ７００Ｂを有する。アレイ基板３００Ｂおよび対向基板５００Ｂはシール部４００Ｂによって貼り合わせられている。シール部４００Ｂに囲まれた液晶領域２２Ｂには、複数の画素回路３１０Ｂがマトリクス状に配置されている。液晶領域２２Ｂは、後述する液晶素子４１０Ｂと平面視で重なる領域である。
シール部４００Ｂが設けられたシール領域２４Ｂは、液晶領域２２Ｂの周囲の領域である。ＦＰＣ６００Ｂは端子領域２６Ｂに設けられている。端子領域２６Ｂはアレイ基板３００Ｂが対向基板５００Ｂから露出された領域であり、シール領域２４Ｂの外側に設けられている。なお、シール領域２４Ｂの外側とは、シール部４００Ｂが設けられた領域及びシール部４００Ｂによって囲まれた領域の外側を意味する。ＩＣチップ７００ＢはＦＰＣ６００Ｂ上に設けられている。ＩＣチップ７００Ｂは各画素回路３１０Ｂを駆動させるための信号を供給する。
［表示装置２０Ｂの回路構成］
図１６は、本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。図１６に示すように、画素回路３１０Ｂが配置された液晶領域２２Ｂに対してＤ１方向（列方向）に隣接する位置にはソースドライバ回路３２０Ｂが設けられており、液晶領域２２Ｂに対してＤ２方向（行方向）に隣接する位置にはゲートドライバ回路３３０Ｂが設けられている。ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂは、上記のシール領域２４Ｂに設けられている。ただし、ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂが設けられる領域はシール領域２４Ｂに限定されず、画素回路３１０Ｂが設けられた領域の外側であれば、どの領域でもよい。
ソースドライバ回路３２０Ｂからソース配線３２１ＢがＤ１方向に延びており、Ｄ１方向に配列された複数の画素回路３１０Ｂに接続されている。ゲートドライバ回路３３０Ｂからゲート配線３３１ＢがＤ２方向に延びており、Ｄ２方向に配列された複数の画素回路３１０Ｂに接続されている。
端子領域２６Ｂには端子部３３３Ｂが設けられている。端子部３３３Ｂとソースドライバ回路３２０Ｂとは接続配線３４１Ｂで接続されている。同様に、端子部３３３Ｂとゲートドライバ回路３３０Ｂとは接続配線３４１Ｂで接続されている。ＦＰＣ６００Ｂが端子部３３３Ｂに接続されることで、ＦＰＣ６００Ｂが接続された外部機器と表示装置２０Ｂとが接続され、外部機器からの信号によって表示装置２０Ｂに設けられた各画素回路３１０Ｂが駆動する。
第１実施形態及び第２実施形態に示すトランジスタＴｒ１は、画素回路３１０Ｂに用いられる。第１実施形態及び第２実施形態に示すトランジスタＴｒ２は、ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂに含まれるトランジスタに適用される。
［表示装置２０Ｂの画素回路３１０Ｂ］
図１７は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図１７に示すように、画素回路３１０Ｂはトランジスタ８００Ｂ、保持容量８９０Ｂ、及び液晶素子４１０Ｂなどの素子を含む。保持容量８９０Ｂの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。同様に、液晶素子４１０Ｂの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。トランジスタ８００Ｂは第１ゲート電極８１０Ｂ、第１ソース電極８３０Ｂ、及び第１ドレイン電極８４０Ｂを有する。第１ゲート電極８１０Ｂはゲート配線３３１Ｂに接続されている。第１ソース電極８３０Ｂはソース配線３２１Ｂに接続されている。第１ドレイン電極８４０Ｂは保持容量８９０Ｂ及び液晶素子４１０Ｂに接続されている。第１実施形態及び第２実施形態に示すトランジスタＴｒ１は、図１７に示すトランジスタ８００Ｂに適用される。なお、本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、それぞれの電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：表示装置、 ２０Ｂ：表示装置、 ２２Ｂ：液晶領域、 ２４Ｂ：シール領域、 ２６Ｂ：端子領域、 ３００Ｂ：アレイ基板、 ３１０Ｂ：画素回路、 ３２０Ｂ：ソースドライバ回路、 ３２１Ｂ：ソース配線、 ３３０Ｂ：ゲートドライバ回路、 ３３１Ｂ：ゲート配線、 ３３３Ｂ：端子部、 ３４１Ｂ：接続配線、 ４００Ｂ：シール部、 ４１０Ｂ：液晶素子、 ５００Ｂ：対向基板、 ６００Ｂ：フレキシブルプリント回路基板、 ７００Ｂ：チップ、 ８００Ｂ：トランジスタ、 ８１０Ｂ：第１ゲート電極、 ８３０Ｂ：第１ソース電極、 ８４０Ｂ：第１ドレイン電極、 ８９０Ｂ：保持容量、 ＣＭＴＬ：共通補助電極、 ＣＯＮ１：第１コンタクト領域、 ＣＯＮ２：第２コンタクト領域、 ＣＴＣＯ：共通電極、 ＧＩ１、ＧＩ２：ゲート絶縁層、 ＧＬ１、ＧＬ２：ゲート電極、 ＩＬ１～ＩＬ５：絶縁層、 ＬＳ：遮光層、 ＯＰ：開口、 ＯＳ：酸化物半導体層、 ＰＣＯＮ、ＷＣＯＮ、ＺＣＯＮ：開口、 ＰＪＴ：突出部、 ＰＴＣＯ：画素電極、 Ｓ：半導体層、 ＳＬ：スリット、 ＳＰ：スペーサ、 ＳＵＢ：基板、 Ｔｒ１、Ｔｒ２：トランジスタ、 Ｗ：配線、 ＺＴＣＯ：接続電極

Claims (8)

  1. 酸化物半導体層、前記酸化物半導体層に対向する第１ゲート電極、及び前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層を備えた第１トランジスタと、
    平面視で前記第１ゲート電極及び前記酸化物半導体層と重なり、前記第１ゲート電極とは重ならない第１コンタクト領域において前記酸化物半導体層と接する第１透明導電層と、
    平面視で前記第１ゲート電極、前記酸化物半導体層、及び前記第１透明導電層と重なり、前記第１ゲート電極と重なる第２コンタクト領域において前記第１透明導電層に接続された第２透明導電層と、
    少なくとも平面視で前記第１ゲート電極と前記酸化物半導体層とが重なる領域に設けられ且つ前記第１コンタクト領域と重ならない遮光層と、を有する表示装置。
  2. 酸化物半導体層、前記酸化物半導体層に対向する第１ゲート電極、及び前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層を備えた第１トランジスタと、
    平面視で前記第１ゲート電極とは重ならない第１コンタクト領域において前記酸化物半導体層と接する第１透明導電層と、
    前記第１透明導電層に接続され、画素の透光領域に設けられた第２透明導電層と、
    少なくとも平面視で前記第１ゲート電極と前記酸化物半導体層とが重なる領域に設けられ且つ前記第１コンタクト領域と重ならない遮光層と、を有し、
    平面視で、前記第１コンタクト領域は前記透光領域に含まれる表示装置。
  3. 前記画素の階調に関連する信号が伝達される第１配線をさらに有し、
    前記第１コンタクト領域は、前記第１ゲート電極及び前記第１配線と重ならない領域に設けられている、請求項２に記載の表示装置。
  4. 前記第１トランジスタに対して前記第２透明導電層と反対側に設けられ、半導体層、前記半導体層に対向する第２ゲート電極、及び前記半導体層と前記第２ゲート電極との間の第２ゲート絶縁層を備えた第２トランジスタをさらに有し、
    前記第２ゲート電極と前記遮光層とは同一層に設けられている、請求項１に記載の表示装置。
  5. 前記半導体層に接続された第２配線をさらに有し、
    前記第１ゲート電極と前記第２配線とは同一層に設けられている、請求項４に記載の表示装置。
  6. 第１方向に延びるゲート線と、
    前記第１方向と交差する第２方向に延びる第１配線と、
    前記第１配線に隣接し、前記第２方向に延びる第２配線と、
    前記第１配線と前記第２配線との間において、前記第２方向の延び、前記ゲート線と交差する酸化物半導体層と、
    前記第１配線と前記第２配線との間において、前記ゲート線及び前記酸化物半導体層と重なる第１透明導電層と、
    前記第１配線と前記第２配線との間において、前記ゲート線、前記酸化物半導体層、及び前記第１透明導電層と重なる第２透明導電層と、
    少なくとも前記ゲート線と前記酸化物半導体層とが重なる領域に設けられ、前記第１方向に延びる遮光層と、を有し、
    前記第１透明導電層と前記酸化物半導体層とは、前記ゲート線と重ならない第１コンタクト領域で接し、
    前記第１透明導電層と前記第２透明導電層とは、前記ゲート線と重なる第２コンタクト領域で接し、
    前記第１コンタクト領域は前記遮光層と重ならない表示装置。
  7. 前記第１コンタクト領域は透光領域に含まれている請求項６に記載の表示装置。
  8. 前記酸化物半導体層は、前記ゲート線に対して前記第１コンタクト領域とは反対側で前記第１配線と接する、請求項６又は７に記載の表示装置。
JP2021056085A 2021-03-29 2021-03-29 表示装置 Active JP7621859B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021056085A JP7621859B2 (ja) 2021-03-29 2021-03-29 表示装置
US17/674,364 US11774820B2 (en) 2021-03-29 2022-02-17 Display device
CN202210271054.6A CN115148744B (zh) 2021-03-29 2022-03-18 显示装置
DE102022202993.3A DE102022202993A1 (de) 2021-03-29 2022-03-28 Anzeigevorrichtung
US18/372,869 US12298639B2 (en) 2021-03-29 2023-09-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021056085A JP7621859B2 (ja) 2021-03-29 2021-03-29 表示装置

Publications (2)

Publication Number Publication Date
JP2022153055A JP2022153055A (ja) 2022-10-12
JP7621859B2 true JP7621859B2 (ja) 2025-01-27

Family

ID=83193065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021056085A Active JP7621859B2 (ja) 2021-03-29 2021-03-29 表示装置

Country Status (4)

Country Link
US (2) US11774820B2 (ja)
JP (1) JP7621859B2 (ja)
CN (1) CN115148744B (ja)
DE (1) DE102022202993A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023272505A1 (zh) * 2021-06-29 2023-01-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023184406A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 基板及其制造方法、显示面板
JP2024076688A (ja) 2022-11-25 2024-06-06 株式会社ジャパンディスプレイ 液晶表示装置
KR20250036504A (ko) * 2023-09-07 2025-03-14 엘지디스플레이 주식회사 박막트랜지스터를 포함하는 표시장치 및 그 제조방법
JP2025058486A (ja) * 2023-09-28 2025-04-09 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR20250127901A (ko) 2024-02-20 2025-08-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133682A1 (en) 2014-11-12 2016-05-12 Lg Display Co., Ltd. Organic light-emitting diode display having high aperture ratio and method for manufacturing the same
US20200285090A1 (en) 2019-03-08 2020-09-10 Sharp Kabushiki Kaisha Display device
JP2020167326A (ja) 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985609B2 (en) 2006-11-17 2011-07-26 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
KR101274706B1 (ko) * 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101636755B1 (ko) * 2008-09-19 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20110068215A (ko) * 2009-12-15 2011-06-22 엘지디스플레이 주식회사 액정표시소자
KR102100263B1 (ko) * 2013-12-16 2020-04-13 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
US9530801B2 (en) 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
WO2016039211A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
WO2018043426A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
WO2019230261A1 (ja) 2018-05-31 2019-12-05 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102837404B1 (ko) 2019-09-09 2025-07-23 삼성디스플레이 주식회사 표시 장치
CN112965310B (zh) * 2021-02-26 2023-01-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133682A1 (en) 2014-11-12 2016-05-12 Lg Display Co., Ltd. Organic light-emitting diode display having high aperture ratio and method for manufacturing the same
US20200285090A1 (en) 2019-03-08 2020-09-10 Sharp Kabushiki Kaisha Display device
JP2020167326A (ja) 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN115148744B (zh) 2025-10-31
DE102022202993A1 (de) 2022-09-29
CN115148744A (zh) 2022-10-04
US20240019745A1 (en) 2024-01-18
US20220308377A1 (en) 2022-09-29
US11774820B2 (en) 2023-10-03
JP2022153055A (ja) 2022-10-12
US12298639B2 (en) 2025-05-13

Similar Documents

Publication Publication Date Title
JP7621859B2 (ja) 表示装置
JP7561671B2 (ja) 表示装置
US12557390B2 (en) Display device
US12001108B2 (en) Display device and array substrate of display device
US20260059862A1 (en) Display device
JP2022161825A (ja) 表示装置
JP7688556B2 (ja) 表示装置
JP2022161827A (ja) 表示装置
US12181763B2 (en) Display device
JP2023175533A (ja) 表示装置及びその製造方法
JP2024105028A (ja) 半導体装置
KR20250171184A (ko) 반도체 장치
JP2025181680A (ja) 半導体装置
JP2024063548A (ja) 表示装置
JP2022153275A (ja) 表示装置および表示装置のアレイ基板
JP2024040041A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250115

R150 Certificate of patent or registration of utility model

Ref document number: 7621859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350