JP7617954B2 - 半導体装置とその製造方法、および半導体パッケージ - Google Patents

半導体装置とその製造方法、および半導体パッケージ Download PDF

Info

Publication number
JP7617954B2
JP7617954B2 JP2022575005A JP2022575005A JP7617954B2 JP 7617954 B2 JP7617954 B2 JP 7617954B2 JP 2022575005 A JP2022575005 A JP 2022575005A JP 2022575005 A JP2022575005 A JP 2022575005A JP 7617954 B2 JP7617954 B2 JP 7617954B2
Authority
JP
Japan
Prior art keywords
protrusion
control board
flexible wiring
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022575005A
Other languages
English (en)
Other versions
JPWO2022153501A5 (ja
JPWO2022153501A1 (ja
Inventor
和丈 門脇
耕三 原田
穂隆 六分一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022153501A1 publication Critical patent/JPWO2022153501A1/ja
Publication of JPWO2022153501A5 publication Critical patent/JPWO2022153501A5/ja
Application granted granted Critical
Publication of JP7617954B2 publication Critical patent/JP7617954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/115—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体素子を有する半導体パッケージを用いた半導体装置とその製造方法、および半導体パッケージに関する。
車載機器、産業用機器等の電力変換装置に用いられる半導体装置または半導体装置の一部を構成する半導体パッケージには、熱、振動、衝撃等に起因する外力または応力が生じるとともに、高電圧が印加されるため、高い耐久性が求められている。従来、半導体素子と導電部材の一部とが封止樹脂で封止され、導電部材の先端が露出した半導体パッケージを、対向させた制御基板に取り付け、導電部材の先端と制御基板の電極とをはんだで接続した、高強度の接合部を有する半導体装置が開示されている（例えば、特許文献１）。また、半導体パッケージと制御基板との間で露出した導電部材をアンダーフィル材により被覆して絶縁性を向上させた半導体装置が開示されている（例えば、特許文献２）。
特開２０１３－２１３７１号公報（図２） ＷＯ２０１４／１０３１３３（図１）
しかしながら、半導体装置または半導体パッケージの製造、使用等において、半導体パッケージの導電部材と制御基板の電極との接続に用いる接合部材であるはんだ、または半導体パッケージの導電部材の被覆に用いるアンダーフィル材に、外力または応力が生じて、接合部材または絶縁樹脂に剥離、クラック等の損傷を引き起こし、半導体装置の電気的接続または絶縁等に不具合が生じるおそれがあった。そのため、外力または応力による不具合を防止し、耐久性に優れた半導体装置または半導体パッケージを得ることが課題であった。
本開示は、上述の課題を解決するためになされたものであり、耐久性に優れた半導体装置または半導体パッケージを提供することを目的とする。
本開示の半導体装置は、半導体素子と、半導体素子と電気的に接続され、上方に向かって伸びる複数の導電部材と、半導体素子と導電部材とを封止するとともに、複数の導電部材の先端部の周囲を覆う突出部を形成する封止樹脂と、突出部が挿入される貫通孔が形成され、制御電極を有する制御基板と、制御電極と導電部材の先端部とを接続し、可撓性を有する可撓性配線とを備える。
また、本開示の半導体装置の製造方法は、複数の導電部材の先端部の周囲を覆う突出部を形成する封止樹脂を有した半導体パッケージを、ベース板に固定する半導体パッケージ固定工程と、突出部を制御基板に設けた貫通孔に挿入する突出部挿入工程と、先端部と制御基板に設けた制御電極とを、ワイヤボンディングにより可撓性配線で接続する可撓性配線接続工程とを備える。
さらに、本開示の半導体パッケージは、半導体素子と、半導体素子と電気的に接続され、上方に向かって伸びる、複数の導電部材と、半導体素子と導電部材とを封止するとともに、複数の導電部材の先端部の周囲を覆う突出部を形成する封止樹脂とを備える。
本開示によれば、半導体装置または半導体パッケージに生じる外力または応力による不具合を防止し、耐久性に優れた半導体装置または半導体パッケージを得ることができる。
実施の形態１における半導体装置の概略構成を示す模式図である。 実施の形態１における半導体パッケージの概略構成を示す模式図である。 実施の形態１における半導体パッケージの概略構成を示す断面模式図である。 実施の形態１における半導体パッケージと制御基板との対応関係を示す説明図である。 実施の形態１における半導体パッケージの製造方法を示す説明図である。 実施の形態１における半導体装置の可撓性配線の接続状態を示す断面模式図である。 実施の形態１における半導体装置の変形例の概略構成を示す断面模式図である。 実施の形態１における半導体装置の変形例の概略構成を示す模式図である。 実施の形態２における半導体パッケージの突出部と制御基板との関係を示す断面模式図である。 実施の形態１、２における半導体パッケージの変形例の概略構成を示す模式図である。 実施の形態１、２における半導体パッケージの変形例の概略構成を示す断面模式図である。 実施の形態１、２における半導体パッケージの変形例の概略構成を示す模式図である。
本発明者らは鋭意検討を行った結果、半導体パッケージの複数の導電部材の先端部の周囲を覆う突出部を形成し、導電部材の先端部の周囲を露出させない半導体パッケージの封止構造とすることで、アンダーフィル材を用いずに、半導体パッケージと制御基板との間の導電部材の絶縁性を向上させ、アンダーフィル材の剥離、クラック等の不具合自体を生じないようにすることができることを見出した。また、半導体パッケージの導電部材と制御基板の制御電極とを可撓性を有する可撓性配線で接続した構成とすることで、その接続点の接合部の疲労による損傷を抑制して、電気的接続の安定性を向上させることができることを見出した。そして、耐久性に優れた半導体装置または半導体パッケージを得ることができることを見出した。
以下に、本開示の実施の形態に係る半導体装置、半導体装置の製造方法、半導体パッケージおよび半導体パッケージの製造方法について、図面に基づいて詳細に説明する。
実施の形態１．
図１は、本実施の形態の半導体装置１の概略構成を示す模式図である。半導体装置１は、ベース板２の上に絶縁部材３を介して半導体パッケージ４が固定され、半導体パッケージ４の導電部材５の先端部５ａと制御基板７の制御電極７ｂとを可撓性配線８で接続した構成である。半導体パッケージ４および制御基板７の詳細については後述するが、ここでは半導体パッケージ４に形成した突出部６ａは、制御基板７の貫通孔７ａに挿入された状態となっている。
ベース板２は、半導体パッケージ４を固定する基板であり、半導体パッケージ４に生じた熱を外部へ放熱する。ベース板２には銅を主成分とする板金を用いればよい。絶縁部材３は、ベース板２と半導体パッケージ４とを電気的に絶縁するとともに、半導体パッケージ４の発熱をベース板２へ伝熱する。絶縁部材３には絶縁性のエポキシ樹脂にフィラーとしてシリカを混入したものを用いればよい。
可撓性配線８は、可撓性を有する導電性の配線であり、可撓性配線８と導電部材５の先端部５ａとの接続点である第一接続点８ａ、および可撓性配線８と制御基板７の制御電極７ｂとの接続点である第二接続点８ｂにおいて接続される。また、可撓性配線８は、第一接続点８ａと第二接続点８ｂとの間において屈曲して形成されている。半導体パッケージ４または制御基板７に外力または応力が加わった場合、可撓性配線８の屈曲部は変位し、第一接続点８ａと第二接続点８ｂとに負荷がかかることを抑制することができる。可撓性配線８には、アルミニウム、銅、銀、金またはこれらに添加物を加えた合金等の材料を用いることができ、酸化、腐食等の化学変化を生じ難い材料を用いることが好ましい。ここで、可撓性配線８に弾性を有するまたは脆性を有しない材料を選択すると、可撓性配線８は外力または応力に対して弾性変形し、可撓性配線８に疲労または損傷を生じ難くすることができる。また、可撓性配線８には、径または幅が０．１ｍｍ以上２ｍｍ以下程度の導電性ワイヤまたはリボンを用いることができる。
図２は、本実施の形態の半導体装置１を構成する半導体パッケージ４の概略構成を示す模式図である。図２に示すように、半導体パッケージ４は、複数の導電部材５の先端部５ａの周囲を封止樹脂６で被覆して形成した、複数の突出部６ａを有している。
突出部６ａは、制御基板７の貫通孔７ａに挿入できる形状、大きさとすればよい。突出部６ａの径は、０．５ｍｍ以上１０ｍｍ以下程度、高さを０．１ｍｍ以上５ｍｍ以下程度とすることができる。例えば、突出部６ａの形状が直方体である場合、幅または奥行きを０．１ｍｍ以上１０ｍｍ以下程度、高さを０．１ｍｍ以上５ｍｍ以下程度とすることができる。封止樹脂６は導電部材５の先端部５ａの上部と半導体パッケージ４の底面とを除く半導体パッケージ４の外周を覆い、可撓性配線８と接続する先端部５ａの上端は露出させる。封止樹脂６の上面には、突出部６ａ以外の部分に、平坦な面である支持面６ｂが設けられており、支持面６ｂは制御基板７を支持できる。ここで、図２に示す導電部材５の先端部５ａの複数の露出部分は、電源電圧または制御電圧の供給、動作電流または動作温度の検出等に用いる電極である。
図３は、図２のＡ－Ａ面における半導体パッケージ４の断面模式図である。２つの半導体素子９の下面側の図示しない電極は、下面接合層１０および中継電極１１を介して導電部材５へ接続され、２つの半導体素子９の上面側の図示しない電極は、上面接合層１２を介して導電部材５に接続されている。
導電部材５は、図３に示すように、中継電極１１に接続されたものと、上面接合層１２を介して半導体素子９の電極に接続されたものとがあり、半導体パッケージ４の上方に向かって伸び、半導体パッケージ４の支持面６ｂよりも上の部分に先端部５ａを有する。図３に示している先端部５ａの上端の露出部の幅は、可撓性配線８を接続できる程度であればよく、０．１ｍｍ以上５ｍｍ以下程度である。導電部材５には銅合金、鉄合金等の導電材料を用いることができる。
封止樹脂６は、絶縁性を有しており、半導体素子９、中継電極１１および導電部材５を封止するとともに、導電部材５の先端部５ａの周囲を覆い、支持面６ｂよりも上に突出部６ａを形成する。突出部６ａを形成すると、導電部材５の先端部５ａの側部が絶縁され、封止樹脂６の表面に沿った露出部間の距離を長くすることができ、半導体素子９の電極間の放電を抑制して、半導体パッケージ４および半導体装置１の絶縁性を向上させることができる。封止樹脂６にはエポキシ樹脂を主剤とし、シリカ粉末をフィラーとして混入させた材料を用いることができる。
半導体素子９は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の素子を用い、１つの半導体パッケージに１種類または２種類以上を組み合わせて用いてもよく、用いる数量を単数または複数としてもよい。半導体素子９にはシリコン、炭化ケイ素、窒化ガリウム等の半導体材料を用いることができる。図３における半導体素子９は上面と下面とに電極を配置する例であり、下面側の図示しない電極は、例えばドレイン電極であり、上面側の図示しない電極は、例えばソース電極である。また、半導体素子９は、電源電圧または制御電圧の供給、動作電流または動作温度の検出等に用いる電極を備えていてもよい。
下面接合層１０は、半導体素子９の下面側の電極と中継電極１１に配置されている電極パターンとを接続し、半導体素子９を導電部材５に電気的に接続させる。上面接合層１２は、半導体素子９の上面側の電極と導電部材５とを電気的に接続する。下面接合層１０および上面接合層１２には、低融点金属材料であるはんだまたは導電粒子を含有する銀ペーストの硬化物を用いればよい。中継電極１１には、銅、アルミニウム等の導電性および熱伝導性を有する板状またはブロック状の材料を用いればよい。また、半導体素子９を下面接合層１０を介して導電部材５に接続し、導電部材５を上方に伸びるように屈曲させて、導電部材５を中継電極１１としてもよい。
図４は、本実施の形態における半導体パッケージ４と制御基板７との対応関係を示す説明図である。制御基板７には半導体パッケージ４の突出部６ａが挿入される貫通孔７ａと、可撓性配線８が接続される制御電極７ｂとが形成されている。
制御基板７は、半導体素子９の電源電圧または制御電圧等を制御する。制御基板７は、半導体素子９の動作電流、動作温度等の検出に用いる電極を備えていてもよい。制御基板７には、ガラス繊維にエポキシ樹脂をしみ込ませたガラスエポキシ基板に銅配線が形成された、いわゆるプリント基板を用いればよく、厚みは０．１ｍｍ以上３ｍｍ以下程度である。
貫通孔７ａは、突出部６ａを挿入できる形状、大きさとすればよい。貫通孔７ａの開口径は、０．５ｍｍ以上１０ｍｍ以下程度、その孔の深さは制御基板７の厚み分であればよい。例えば、開口形状が平面視で長方形の場合、その幅または奥行きが０．５ｍｍ以上１０ｍｍ以下程度であればよい。貫通孔７ａは、ＮＣ加工機、レーザ加工機等で形成することができる。貫通孔７ａの幅、奥行きは、それぞれ半導体パッケージ４の突出部６ａの幅、奥行きよりも大きく、貫通孔７ａに突出部６ａを挿入して突出部６ａの左、右に生じる間隙の大きさに応じて、適宜、調節すればよい。左、右の間隙の大きさを均等にする場合の片側の間隙の大きさは０．１ｍｍ以上５ｍｍ以下とすることが好ましい。間隙を小さくすると、可撓性配線８の配線長さを短くして可撓性配線８の材料の使用量を削減することができるとともに、半導体装置１に外力または応力が生じた場合に突出部６ａと貫通孔７ａとが接触しやすくなるため、可撓性配線８が延伸され難く、可撓性配線８が過負荷となることを抑制できる。間隙を大きくすると、突出部６ａを貫通孔７ａに挿入しやすく、組み立て精度が向上し、挿入不足等による不具合を抑制できる。
制御電極７ｂは、制御基板７に形成された銅配線に接続された、半導体素子９の電源電圧または制御電圧の供給、動作電流または動作温度の検出等に用いる電極である。制御電極７ｂには銅を用いることができ、銅にニッケル、金等のめっき処理が施された金属材料を用いてもよく、可撓性配線８との接続において所望の接合強度が得られる材料を選択することが好ましい。また、制御電極７ｂから貫通孔７ａの開口端部までの距離は、０．５ｍｍ以上１０ｍｍ以下とすることが好ましく、距離を短くすると可撓性配線８の配線長さを短くして可撓性配線８の材料の使用量を削減することができ、距離を長くすると開口を形成した際に生じるおそれのある制御電極７ｂの変形、消失、損傷を抑制できる。
続いて、本実施の形態における半導体装置１の製造方法について説明する。半導体装置１の製造方法は、半導体パッケージ４をベース板２に固定する半導体パッケージ固定工程と、半導体パッケージ４の突出部６ａを制御基板７の貫通孔７ａに挿入する突出部挿入工程と、半導体パッケージ４の導電部材５の先端部５ａと制御基板７の制御電極７ｂとを可撓性配線８で接続する可撓性配線接続工程とを備える。
半導体パッケージ固定工程においては、ベース板２に接着性および熱硬化性を有する、液状またはシート状の絶縁部材３を塗布または貼合して、その上の所望の位置に半導体パッケージ４を置いて加熱し、絶縁部材３を硬化させ、図１に示したように、ベース板２に半導体パッケージ４を固定する。
突出部挿入工程においては、図４に示したように、半導体パッケージ４の突出部６ａの位置に対応するように制御基板７の貫通孔７ａの位置を調整して突出部６ａを貫通孔７ａに挿入する。半導体パッケージ４の突出部６ａ以外の平坦な上面にエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂等の接着性および熱硬化性を有する樹脂材料を塗布し、貼合および加熱して樹脂材料を硬化させ、半導体パッケージ４に制御基板７を固定してもよい。ここで、固定方法は樹脂材料による接着以外にも、機械的に固定する方法を用いてもよく、例えば、ねじ、フック等の機構を利用して固定してもよい。
可撓性配線接続工程においては、ワイヤボンダによる超音波接合を利用して、導電部材５の先端部５ａと制御基板７の制御電極７ｂとを可撓性配線８で接続する。可撓性配線８にリボン状のワイヤを用いる場合、ワイヤボンダには専用加工ツールを用いてもよい。ここで、接続方法はワイヤボンダによるワイヤボンディング以外にも、先端以外が絶縁被覆された金属配線をはんだ付けして接続する方法を用いることもできる。
ここで、半導体パッケージ４の製造方法について説明する。半導体パッケージ４は、半導体素子９を中継電極１１に接合する半導体素子接合工程と、導電部材５を半導体素子９および中継電極１１に接合する導電部材接合工程と、封止樹脂６で導電部材５、導電部材５の先端部５ａの周囲および半導体素子９を覆う封止工程とを備える。
半導体素子接合工程においては、半導体素子９の下面電極を中継電極１１へはんだ付けで、または導電性ペーストを塗布および焼結させて接合し、図２に示したように、半導体素子９を中継電極１１に固定する。中継電極１１の接合部分にニッケルめっき、プラズマ照射等の表面処理を施し、半導体素子９と中継電極１１との接合性を向上させてもよい。
導電部材接合工程においては、導電部材５を半導体素子９および中継電極１１にはんだ付けで接合し、図３に示したように、折り曲げられた導電部材５を半導体パッケージ４の上方に向かって伸びるように固定する。
封止工程においては、導電部材５が接合された半導体素子９および中継電極１１を金型に配置し、溶融させた封止樹脂材料を金型へ流し込んで全体を加熱し、封止樹脂材料を硬化させて封止樹脂６を一体成形する、いわゆるトランスファモールドによって導電部材５および半導体素子９を封止する。ここで、金型の封止樹脂６の突出部６ａに対応する部分において、直方体状の空間を設けておくことで、トランスファモールドにより直方体状の突出部６ａを形成することができる。ここで、この空間を形成せずにトランスファモールドで樹脂封止を行うと、図５に示すように、突出部６ａが形成されないが、突出部６ａを形成させたい部分以外について、図５に示した切削方向ｄ１およびこれに直交する切削方向ｄ２に沿ってエンドミルによって切削し、突出部６ａを形成できる。このようにすると、トランスファモールドに用いる金型を再製作せずに突出部６ａの位置を変更させることができ、設計と製造のコストを低減させることができる。また、トランスファモールド以外に、コンプレッションモールド、ポッティング等により樹脂被覆し、樹脂を硬化させた後、切削、研磨等によって突出部６ａを形成することもできる。
以上の工程で、本実施の形態に係る半導体装置１と、半導体装置１に用いる半導体パッケージ４とを製造できる。
このように、半導体装置１は、半導体素子９と、半導体素子９と電気的に接続された、上方に向かって伸びる、複数の導電部材５と、半導体素子９と導電部材５とを封止するとともに、複数の導電部材５の先端部５ａの周囲を覆う突出部６ａを形成する封止樹脂６と、突出部６ａが挿入される貫通孔７ａが形成され、制御電極７ｂを有する制御基板７と、制御電極７ｂと導電部材５の先端部５ａとを接続し、可撓性を有する可撓性配線８とを備えた構成とすることで、突出部６ａが形成された封止樹脂６により、半導体パッケージ４の導電部材５の先端部５ａの周囲が絶縁され、半導体パッケージ４と制御基板７との間にアンダーフィル材等の絶縁樹脂を設ける必要がなくなるため、半導体装置１に外力または応力が生じてもこの絶縁樹脂の剥離、クラック等の不具合自体が生じない。よって、半導体装置１に生じる外力または応力による不具合を防止し、耐久性に優れた半導体装置１を得ることができる。また、突出部６ａが形成された半導体パッケージ４は、このような半導体装置１の製造に使用できる。
なお、本実施の形態では、複数の導電部材５の先端部５ａの周囲が、全て覆われる突出部６ａを形成する封止樹脂６の例を示したが、先端部５ａの周囲のうち、制御基板７の上面の高さ以下の部分が封止樹脂６で覆われている、換言すると、制御基板７の上面の高さよりも上の部分が封止樹脂６で覆われていない、突出部６ａを形成する構成の封止樹脂６であってもよい。また、図３に示すように、導電部材５の先端部５ａの上端は全て露出する例を示したが、先端部５ａの上端の露出部は可撓性配線８が接続できる程度に露出していればよく、先端部５ａの上端の一部が封止樹脂６で被覆される構成としてもよい。例えば、先端部５ａの上端の露出部の幅が先端部５ａの幅の半分程度とすることができる。これらの先端部５ａの上下および左右方向の露出に関する構成によっても半導体装置１の絶縁性は確保され、半導体パッケージ４の製造において、封止樹脂６の封止精度が緩和される、または可撓性配線８の接続が容易となる。
また、図６に示すように、突出部６ａの下端から突出部６ａの上端、換言すると、半導体パッケージ４の突出部６ａが形成される面から突出部６ａの上端までの長さである突出部高さＨ１は、制御基板７の厚みＨ２以上であり、突出部６ａの上端が制御基板７の上面よりも上方にあることが好ましい。図６では、突出部６ａの高さＨ１と制御基板７の厚みＨ２との差分だけ、突出部６ａの上端が制御基板７の上面よりも上方にある。この構成によって突出部６ａの貫通孔７ａへの挿入が容易となり、挿入不足等による半導体パッケージ４と制御基板７との固定不具合、可撓性配線８の接続不具合等を抑制できる。また、半導体パッケージ４の支持面６ｂと制御基板７の下面とは接していてもよく、離間していてもよい。
さらに、図６に示すように、可撓性配線８と先端部５ａとの接続点である第一接続点８ａと、可撓性配線８と制御電極７ｂとの接続点である第二接続点８ｂとの間の長さである接続点間距離Ｄ１、第一接続点８ａから第二接続点８ｂまでの可撓性配線８の長さ、および突出部６ａの側部と制御基板７の貫通孔７ａの開口端との幅である許容幅Ｄ２の関係において、可撓性配線８の長さは接続点間距離Ｄ１と許容幅Ｄ２との和よりも長いことが好ましい。この構成によって、外力または応力が生じて突出部６ａと制御基板７とが横方向に動いて突出部６ａの側部が貫通孔７ａの開口端と衝突しても、可撓性配線８の屈曲部が伸びきることがなく、可撓性配線８の第一接続点８ａおよび第二接続点８ｂに負荷がかかることを抑制できる。
また、突出部６ａの形状は、図２に示した直方体以外に多角柱、円柱等でもよく、制御基板７の貫通孔７ａの形状は、突出部６ａの形状に応じて選択すればよい。さらに、半導体パッケージ４の支持面６ｂは平坦である例を示したが、完全に平坦でなくてもよく、凹凸を有していてもよいし、ドーム型のような球面を有していてもよい。
また、半導体パッケージ４は、図７に示すように、支持面６ｂに導電部材５の先端部５ａを含まない封止樹脂６からなる第二突出部６ｃを備えていてもよい。第二突出部６ｃに対応して制御基板７に第二貫通孔７ｃを設けておき、第二貫通孔７ｃに第二突出部６ｃを挿入することで、半導体パッケージ４と制御基板７とがさらに安定的に固定される。そのため、半導体装置１または半導体パッケージ４に外力または応力が生じて突出部６ａと制御基板７とが横方向に動こうとしても規制され、可撓性配線８の屈曲部が伸びきることがなく、可撓性配線８の第一接続点８ａおよび第二接続点８ｂに負荷がかかることをさらに抑制できる。第二突出部６ｃの形状は、直方体、多角柱、円柱等とすればよい。また、第二突出部６ｃの径は、０．５ｍｍ以上１０ｍｍ以下程度、高さを０．１ｍｍ以上５ｍｍ以下程度とすることができる。例えば、第二突出部６ｃの形状が直方体である場合、幅または奥行きを０．５ｍｍ以上１０ｍｍ以下程度、高さを０．１ｍｍ以上５ｍｍ以下程度とすることができる。
さらに、第二貫通孔７ｃは、第二突出部６ｃを挿入できる形状、大きさであればよく、その開口径は０．５ｍｍ以上１０ｍｍ以下程度、その孔の深さは制御基板７の厚み分とすることができる。例えば、第二貫通孔７ｃの開口形状が平面視で長方形の場合、その開口径の幅または奥行きは、０．５ｍｍ以上１０ｍｍ以下程度とすることができる。第二貫通孔７ｃは、ＮＣ加工機、レーザ加工機等で形成することができる。第二貫通孔７ｃの幅、奥行きは、それぞれ第二突出部６ｃの幅、奥行きよりも大きく、第二貫通孔７ｃに第二突出部６ｃを挿入して第二突出部６ｃの左、右に生じる間隙の大きさに応じて、適宜、調節すればよい。左、右の間隙の大きさを均等にする場合の片側の間隙の大きさは０．１ｍｍ以上５ｍｍ以下とすることが好ましい。間隙を小さくすると、半導体装置１に外力または応力が生じた場合に第二突出部６ｃと第二貫通孔７ｃとが接触しやすくなるため、可撓性配線８が延伸され難く、可撓性配線８が過負荷となることを抑制できる。間隙を大きくすると、第二突出部６ｃを第二貫通孔７ｃに挿入しやすく、組み立て精度が向上し、挿入不足等による不具合を抑制できる。
さらに、図７に示すように、第二突出部６ｃの下端から第二突出部６ｃの上端、換言すると、半導体パッケージ４の第二突出部６ｃが形成される面から第二突出部６ｃの上端までの長さである第二突出部高さＨ３は、制御基板７の厚みＨ２以上であり、第二突出部６ｃの上端が制御基板７の上面よりも上方にあることが好ましい。図７では、第二突出部高さＨ３と制御基板７の厚みＨ２との差分だけ、第二突出部６ｃの上端が制御基板７の上面よりも上方にある。この構成によって第二突出部６ｃの貫通孔７ａへの挿入が容易となり、挿入不足等による半導体パッケージ４と制御基板７との固定不具合、可撓性配線８の接続不具合等を抑制できる。
さらに、貫通孔７ａに第二突出部６ｃが挿入されて生じる、第二突出部６ｃの左、右の間隙の大きさは、左、右の間隙を均等にする場合、片側の間隙の大きさを０．５ｍｍ以上５ｍｍ以下とすることが好ましい。この片側の間隙を小さくすると、半導体装置１または半導体パッケージ４に外力または応力が生じて突出部６ａと制御基板７とが横方向に動こうとしても、第二突出部６ｃと貫通孔７ａとが接触して、突出部６ａと制御基板７とが横方向に動き、可撓性配線８の屈曲部が伸びきることがなく、可撓性配線８の第一接続点８ａおよび第二接続点８ｂに負荷がかかることをさらに抑制できる。間隙を大きくすると第二突出部６ｃを貫通孔７ａに挿入しやすく、組み立て精度が向上し、挿入不足等による不具合を抑制できる。
また、図８に示すように、図１の半導体装置１の制御基板７の上に、導電部材５の先端部５ａ、制御基板７の制御電極７ｂおよび可撓性配線８を覆う接合保護部材１３が形成された半導体装置１ａとしてもよい。接合保護部材１３は、弾性を有しており、半導体装置１ａに生じる外力または応力から先端部５ａ、制御電極７ｂまたは可撓性配線８を保護する。接合保護部材１３に、弾性率が１ＭＰａ以上１０００ＭＰａ未満の比較的柔軟な樹脂を用いると、半導体装置１ａに生じる外力または応力による可撓性配線８の変位、変形に接合保護部材１３が追従しやすくなり、可撓性配線８の第一接続点８ａおよび第二接続点８ｂに負荷がかかることを抑制できる。また、弾性率が１ＧＰａ以上１０ＧＰａ以下の比較的弾性変形を生じ難い樹脂を用いると、半導体パッケージ４と制御基板７との固定を強化するとともに、可撓性配線８を固定でき、半導体装置１ａに生じる外力による可撓性配線８の変位、変形を抑制し、可撓性配線８の第一接続点８ａおよび第二接続点８ｂに負荷がかかることを抑制できる。さらに、接合保護部材１３は、絶縁性を有しており、先端部５ａ、制御電極７ｂおよび可撓性配線８を覆うことでこれらの間の絶縁性が向上する。接合保護部材１３にはシリコーン、フッ素、ポリウレタン、ポリオレフィン、ポリイミド等の熱硬化性樹脂、紫外線硬化性樹脂等を用いることができる。また、接合保護部材１３にフィラーを分散させて、接合保護部材１３の弾性率を調整してもよい。ここで、接合保護部材１３は、制御基板７の所望の位置に所望の形状で形成するために、硬化前にはチクソ性を有することが好ましい。
また、接合保護部材１３を形成する接合保護形成工程では、ディスペンサ、スリットコータ等を用いて、導電部材５の先端部５ａ、制御基板７の制御電極７ｂおよび可撓性配線８を覆うように、または制御基板７の上面の全面を覆うように接合保護部材原料を塗布し、硬化させる。接合保護部材１３の材料に熱硬化性樹脂を選択した場合、加熱して硬化させ、紫外線硬化性樹脂を選択した場合、樹脂に適した波長の紫外線を照射して硬化させる。
また、半導体パッケージ４、半導体素子９、導電部材５を複数備える例を示したが、これらの数量は適宜、変更してもよい。例えば、半導体素子９を４個とし、導電部材５は８個にしてもよい。ここで、半導体パッケージ４は、半導体素子９への電源電圧または制御電圧の供給、半導体素子９の動作電流または動作温度の検出等に用いる電極を複数備えていてもよく、これに応じて導電部材５の数量を増加させてもよい。
また、半導体素子９の図示しない電極を半導体素子９の上面と下面とに配置した例を示したが、半導体素子９の上面のみに複数配置してもよい。この場合、半導体素子９の上面の複数の電極へ上面接合層１２を介して複数の導電部材５を接続する。
このような構成によっても、半導体パッケージ４の導電部材５の先端部５ａの周囲が絶縁され、半導体パッケージ４と制御基板７との間にアンダーフィル材等の絶縁樹脂を設ける必要がなくなるため、半導体装置１に外力または応力が生じてもこの絶縁樹脂の剥離、クラック等の不具合自体が生じない。また、半導体装置１に外力または応力が生じても接合保護部材１３が可撓性配線８に追従する、または接合保護部材１３が可撓性配線８を固定することにより、可撓性配線８の第一接続点８ａおよび第二接続点８ｂに負荷がかかることを抑制できる。よって、半導体装置１に生じる外力または応力による不具合を防止し、耐久性に優れた半導体装置１または半導体パッケージ４を得ることができる。
実施の形態２．
実施の形態１では、半導体パッケージ４の突出部６ａの形状は直方体である例を示したが、本実施の形態では、突出部６ａは階段状の形状である例について説明する。これ以外の構成は実施の形態１と同様である。
図９は、本実施の形態における半導体パッケージ４の突出部６ａと制御基板７との関係を示す断面模式図である。突出部６ａは、支持部６ｄを有する下段と、下段の上に挿入部６ｅを有する上段とで構成される階段状の形状である。支持部６ｄは制御基板７の下面を支持し、挿入部６ｅは制御基板７の貫通孔７ａに挿入される。ここで、支持部６ｄの上面は制御基板７を支持している。
支持部６ｄの径は制御基板７の貫通孔７ａの開口径よりも大きく、挿入部６ｅの径は制御基板７の貫通孔７ａの開口径よりも小さい。挿入部６ｅの径は、０．５ｍｍ以上１０ｍｍ以下程度、高さは０．１ｍｍ以上５ｍｍ以下程度とすることができる。例えば、挿入部が直方体の場合、幅または奥行きを０．５ｍｍ以上１０ｍｍ以下程度、高さは０．１ｍｍ以上５ｍｍ以下程度とすることができる。支持部６ｄの径は、挿入部６ｅの径よりも大きければよく、制御基板７の下面を支持することができる程度とすればよい。
挿入部６ｅの上端部では導電部材５の先端部５ａが露出しており、この露出部は可撓性配線８との接続点となる。また、支持部６ｄの上端から挿入部６ｅの上端までの長さである挿入部高さＨ４は、制御基板７の厚みＨ２以上であり、挿入部６ｅの上端が制御基板７の上面よりも上方にあることが好ましい。図９では、挿入部高さＨ４と制御基板７の厚みＨ２との差分だけ、挿入部６ｅの上端が制御基板７の上面よりも上方にある。この構成によって、制御基板７の裏面に回路配線・部品が搭載されている場合、または半導体パッケージ４の突出部６ａ以外に凹凸部が存在する場合に、半導体パッケージ４と制御基板７とが接触することがなく、半導体パッケージ４と制御基板７とが平行に配置されるため、突出部６ａの挿入不足が生じ難くなる。また、このような挿入不足の解消により、可撓性配線８が接続しやすくなる。
ここで、制御基板７は、板状に成形されたエポキシ樹脂が加熱されて形成されており、加熱、吸湿等によって反りを生じる場合がある。このように制御基板７の全面が反る場合にも上述の構成により、半導体パッケージ４と制御基板７とが接触することがなく、半導体パッケージ４と制御基板７とが平行に配置されるため、突出部６ａの挿入不足が生じ難くなる。また、このような挿入不足の解消により、可撓性配線８が接続しやすくなる。
このような構成としても、突出部６ａが形成された封止樹脂６により、半導体パッケージ４の複数の導電部材５の先端部５ａの周囲が絶縁され、半導体パッケージ４と制御基板７との間にアンダーフィル材等の絶縁樹脂を設ける必要がなくなるため、半導体装置１に外力または応力が生じてもこの絶縁樹脂の剥離、クラック等の不具合自体が生じない。よって、半導体装置１に生じる外力または応力による不具合を防止し、耐久性に優れた半導体装置１または半導体パッケージ４を得ることができる。
なお、実施の形態１、２では、半導体パッケージ４の上方に向かって伸びるように屈曲させた導電材料を導電部材５に用いる例を示したが、導電部材５に電極ポスト１４を用いるとともに、半導体素子９の電極に接続される配線に可撓性配線８を用いる構成であってもよく、図１０から図１２に示すように半導体パッケージ４ａを構成すればよい。ここで、図１０は、半導体パッケージ４ａの概略構成を示す模式図で、図１１は、図１０のＢ－Ｂ面における半導体パッケージ４ａの断面模式図で、図１２は、半導体パッケージ４ａの概略構成を示す模式図である。説明の明瞭化のため、図１０では封止樹脂６を除いて図示している。
図１０に示すように、導電部材５として導電性を有する柱状の電極ポスト１４を用いており、電極ポスト１４は、半導体素子９と電気的に接続され、半導体パッケージ４ａの上方に向かって伸びている。また、電極ポスト１４は、絶縁性を有する絶縁層１６の上に設けられた導電パターンである導電層１７にも接続されている。半導体素子９は、絶縁層１６を介して中継電極１１に固定されている。半導体素子９には電極ポスト１４が接続された電極とは異なる電極である制御用端子１５が設けられており、半導体素子９がＭＯＳＦＥＴである場合、制御用端子１５は、例えば、ゲート電極端子である。この制御用端子１５と導電層１７とは、可撓性配線８により接続されている。可撓性配線８の形成、接続には、例えば、ワイヤボンディングを用いることができる。
図１１に示すように、電極ポスト１４は封止樹脂６で封止されており、電極ポスト先端部１４ａの周囲を覆う突出部６ａが封止樹脂６により形成されている。電極ポスト先端部１４ａの上端は封止樹脂６で覆われずに外部に露出しており、この露出部に可撓性配線８を接続する。電極ポスト１４には銅、ニッケル等の金属材料を用いればよく、電極ポスト１４の上端および下端以外の周囲、換言すれば電極ポスト１４の側面を、例えば、電着コーティングを用いてエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等の絶縁性の材料で覆ってもよい。そして、例えば、トランスファモールドによって封止樹脂６を形成し、図１２に示すような突出部６ａを有する半導体パッケージ４ａを得ることができる。
このように、電極ポスト１４とともに可撓性配線８を用いて半導体パッケージ４ａを製造すると、半導体素子９のレイアウトを変更しても、導電部材５の再設計または製造が不要となり、設計コストを削減できる。
このような構成としても、突出部６ａが形成された封止樹脂６により、半導体パッケージ４ａの導電部材５として用いた電極ポスト１４の電極ポスト先端部１４ａの周囲が絶縁され、半導体パッケージ４ａと制御基板７との間にアンダーフィル材等の絶縁樹脂を設ける必要がなくなるため、半導体装置１に外力または応力が生じてもこの絶縁樹脂の剥離、クラック等の不具合自体が生じない。よって、半導体装置１に生じる外力または応力による不具合を防止し、耐久性に優れた半導体装置１または半導体パッケージ４ａを得ることができる。
上述以外にも各実施の形態の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
１、１ａ 半導体装置、 ２ ベース板、 ３ 絶縁部材、 ４、４ａ 半導体パッケージ、 ５ 導電部材、 ５ａ 先端部、 ６ 封止樹脂、 ６ａ 突出部、 ６ｂ 支持面、 ６ｃ 第二突出部、 ６ｄ 支持部、 ６ｅ 挿入部、 ７ 制御基板、 ７ａ 貫通孔、 ７ｂ 制御電極、 ７ｃ 第二貫通孔、 ８ 可撓性配線、 ８ａ 第一接続点、 ８ｂ 第二接続点、 ９ 半導体素子、 １０ 下面接合層、 １１ 中継電極、 １２ 上面接合層、 １３ 接合保護部材、 １４ 電極ポスト、 １４ａ 電極ポスト先端部 １５ 制御用端子、 １６ 絶縁層、 １７ 導電層、 ｄ１、ｄ２ 切削方向 、 Ｄ１ 接続点間距離、 Ｄ２ 許容幅、 Ｈ１ 突出部高さ、 Ｈ２ 制御基板厚み、 Ｈ３ 第二突出部高さ、 Ｈ４ 挿入部高さ。

Claims (14)

  1. 半導体素子と、
    前記半導体素子と電気的に接続され、上方に向かって伸びる、複数の導電部材と、
    前記半導体素子と前記導電部材とを封止するとともに、前記複数の導電部材の先端部の周囲を覆う突出部を形成する封止樹脂と、
    前記突出部が挿入される貫通孔が形成され、制御電極を有する制御基板と、
    前記制御電極と前記導電部材の前記先端部とを接続し、可撓性を有する可撓性配線と
    を備える半導体装置。
  2. 前記突出部の下端から前記突出部の上端までの長さである前記突出部の高さは、前記制御基板の厚み以上であり、前記突出部の上端が前記制御基板の上面よりも上方にあることを特徴とする、請求項１に記載の半導体装置。
  3. 前記突出部は、前記制御基板の下面を支持する支持部を有する下段と、前記貫通孔に挿入する挿入部を有する上段とを備え、前記挿入部の高さは、前記制御基板の厚み以上であり、前記挿入部の上端が前記制御基板の上面よりも上方にあることを特徴とする、請求項１に記載の半導体装置。
  4. 前記封止樹脂の前記突出部以外の上面は平坦であることを特徴とする、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記可撓性配線と前記先端部との接続点である第一接続点および前記可撓性配線と前記制御電極との接続点である第二接続点の間の長さである接続点間距離と、前記第一接続点から前記第二接続点までの前記可撓性配線の長さと、前記突出部の側部と前記貫通孔の開口端との幅である許容幅との関係において、前記可撓性配線の長さは前記接続点間距離と前記許容幅との和よりも長いことを特徴とする、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. さらに、前記先端部、前記制御電極および前記可撓性配線を覆い、
    これらの間を電気的に絶縁する接合保護部材が前記制御基板上に形成されていることを特徴とする、請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記封止樹脂の前記突出部以外の上面に、前記導電部材を含まない前記封止樹脂からなる第二突出部が備えられ、前記第二突出部に対応して設けられた前記制御基板の第二貫通孔に前記第二突出部が挿入された構造を有することを特徴とする、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 複数の導電部材の先端部の周囲を覆う突出部を形成する封止樹脂を有した半導体パッケージを、ベース板に固定する半導体パッケージ固定工程と、
    前記突出部を制御基板に設けた貫通孔に挿入する突出部挿入工程と、
    前記先端部と前記制御基板に設けた制御電極とを、ワイヤボンディングにより可撓性配線で接続する可撓性配線接続工程と
    を備える半導体装置の製造方法。
  9. さらに、前記制御基板の上に、前記先端部、前記制御電極および前記可撓性配線を覆い、これらの間を電気的に絶縁する接合保護部材を形成する接合保護部材形成工程を備えることを特徴とする、請求項８に記載の半導体装置の製造方法。
  10. 半導体素子と、
    前記半導体素子と電気的に接続され、上方に向かって伸びる、複数の導電部材と、
    前記半導体素子と前記導電部材とを封止するとともに、前記複数の導電部材の先端部の周囲の一周分を覆う突出部とを形成する封止樹脂と
    を備える半導体パッケージ。
  11. 前記突出部は、支持部を有する下段と、前記下段の上に挿入部を有する上段とで構成され、前記下段の径は前記上段の径よりも大きいことを特徴とする、請求項１０に記載の半導体パッケージ。
  12. 前記封止樹脂の前記突出部以外の上面は平坦であることを特徴とする、請求項１０または請求項１１に記載の半導体パッケージ。
  13. さらに、前記封止樹脂の前記突出部以外の上面に、前記導電部材を含まない前記封止樹脂からなる第二突出部が備えられたことを特徴とする、請求項１０から請求項１２のいずれか一項に記載の半導体パッケージ。
  14. 前記突出部は、前記複数の導電部材の先端部の上部の周囲を覆わない、請求項１０から請求項１３のいずれか一項に記載の半導体パッケージ。
JP2022575005A 2021-01-15 2021-01-15 半導体装置とその製造方法、および半導体パッケージ Active JP7617954B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/001341 WO2022153501A1 (ja) 2021-01-15 2021-01-15 半導体装置とその製造方法、および半導体パッケージ

Publications (3)

Publication Number Publication Date
JPWO2022153501A1 JPWO2022153501A1 (ja) 2022-07-21
JPWO2022153501A5 JPWO2022153501A5 (ja) 2023-10-03
JP7617954B2 true JP7617954B2 (ja) 2025-01-20

Family

ID=82448141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022575005A Active JP7617954B2 (ja) 2021-01-15 2021-01-15 半導体装置とその製造方法、および半導体パッケージ

Country Status (5)

Country Link
US (1) US20240072026A1 (ja)
JP (1) JP7617954B2 (ja)
CN (1) CN116762164A (ja)
DE (1) DE112021006819T5 (ja)
WO (1) WO2022153501A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210941A (ja) 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
JP2006287101A (ja) 2005-04-04 2006-10-19 Toyota Motor Corp パワーモジュール、及び、その製造方法
JP2017059757A (ja) 2015-09-18 2017-03-23 日本電気株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256421A (ja) * 1997-03-11 1998-09-25 Hitachi Ltd 半導体装置及びその実装方法
JP5525024B2 (ja) 2012-10-29 2014-06-18 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5930070B2 (ja) 2012-12-28 2016-06-08 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287101A (ja) 2005-04-04 2006-10-19 Toyota Motor Corp パワーモジュール、及び、その製造方法
JP2006210941A (ja) 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
JP2017059757A (ja) 2015-09-18 2017-03-23 日本電気株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20240072026A1 (en) 2024-02-29
CN116762164A (zh) 2023-09-15
DE112021006819T5 (de) 2023-10-26
WO2022153501A1 (ja) 2022-07-21
JPWO2022153501A1 (ja) 2022-07-21

Similar Documents

Publication Publication Date Title
US10770380B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN105405815B (zh) 半导体装置及其制造方法
JP6309112B2 (ja) パワーモジュール
CN107039297B (zh) 电极端子、半导体装置以及电力变换装置
JP2003100987A (ja) 半導体装置
CN103545265B (zh) 半导体装置及其制造方法
CN107204321A (zh) 半导体装置及半导体装置的制造方法
JPWO2021001927A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20110012251A1 (en) Semiconductor device and method for manufacturing same
US20170372977A1 (en) Semiconductor device and a method of manufacturing the same
JP2011096695A (ja) 半導体装置
JP7617954B2 (ja) 半導体装置とその製造方法、および半導体パッケージ
US20130256920A1 (en) Semiconductor device
JP7720918B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2009016380A (ja) 半導体装置及びその製造方法
JP5145168B2 (ja) 半導体装置
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP7735966B2 (ja) 半導体装置
JP4589009B2 (ja) 電力用半導体装置
JP6906654B2 (ja) 半導体装置およびその製造方法
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
US20230253274A1 (en) Semiconductor device
JP2025044484A (ja) 半導体装置および半導体装置の製造方法
JP2022181779A (ja) 半導体装置および半導体装置の製造方法
JP2014086663A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250107

R150 Certificate of patent or registration of utility model

Ref document number: 7617954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150