JP7604201B2 - 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法 - Google Patents

光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法 Download PDF

Info

Publication number
JP7604201B2
JP7604201B2 JP2020201214A JP2020201214A JP7604201B2 JP 7604201 B2 JP7604201 B2 JP 7604201B2 JP 2020201214 A JP2020201214 A JP 2020201214A JP 2020201214 A JP2020201214 A JP 2020201214A JP 7604201 B2 JP7604201 B2 JP 7604201B2
Authority
JP
Japan
Prior art keywords
current source
photoelectric conversion
conversion device
output line
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020201214A
Other languages
English (en)
Other versions
JP2022089013A5 (ja
JP2022089013A (ja
Inventor
秀央 小林
蒼 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020201214A priority Critical patent/JP7604201B2/ja
Priority to US17/537,282 priority patent/US12177587B2/en
Publication of JP2022089013A publication Critical patent/JP2022089013A/ja
Publication of JP2022089013A5 publication Critical patent/JP2022089013A5/ja
Priority to US18/948,251 priority patent/US20250071441A1/en
Priority to JP2024214480A priority patent/JP2025026616A/ja
Application granted granted Critical
Publication of JP7604201B2 publication Critical patent/JP7604201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected two-dimensional [2D] regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置、この光電変換装置を備えた光電変換システム、移動体、半導体基板、光電変換装置の駆動方法に関する。
画素列毎に配された比較器の電流値を比較器のＡＤ変換ゲインに応じて切り替える固体撮像装置が特許文献１に開示されている。
特開２００８－１８７５６５号公報
特許文献１に記載の固体撮像装置では、電源電圧が変動することにより、固体撮像装置の出力信号の精度が低下するという課題があった。
本件は上記課題を鑑みてなされたものであり、光電変換装置の電源電圧の変動を抑制し、光電変換装置の出力信号の精度を向上させる。
本開示の一つの側面は、アレイ状に並んだ複数の画素を有する光電変換装置であって、前記複数の画素のうち、第一の方向に並ぶ第一の画素群と、前記第一の画素群が接続される第一の出力線と、前記複数の画素のうち、前記第一の画素群に含まれない画素が前記第一の方向に並ぶ第二の画素群と、前記第二の画素群が接続される第二の出力線と、を有し、前記第一の出力線は第一の電流源に接続され、前記第二の出力線は第二の電流源に接続され、前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流を減少させる制御を行っている間、前記第二の電流源に流れる前記電流を増加させる制御を行う制御部を有することを特徴とする。
本開示のその他の側面は、アレイ状に並んだ複数の画素を有する光電変換装置であって、前記複数の画素のうち、第一の方向に並ぶ第一の画素群と、前記第一の画素群が接続される第一の出力線と、前記複数の画素のうち、前記第一の画素群に含まれない画素が前記第一の方向に並ぶ第二の画素群と、前記第二の画素群が接続される第二の出力線と、を有し、前記第一の出力線は第一の電流源に接続され、前記第二の出力線は第二の電流源に接続され、前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流の変化に応じて、前記第二の電流源に流れる前記電流を変化させることで、流れる電流の総量の変動を抑制する制御を行う制御部を有することを特徴とする。
本開示の更にその他の側面は、複数の出力線と、各々が前記複数の出力線のいずれかに接続された複数の画素と、各々が前記複数の出力線のいずれかに接続された複数の電流源と、各々が前記複数の出力線のいずれかに接続された複数の比較器と、を有する光電変換装置であって、前記複数の電流源は第一の電流源と第二の電流源とを含み、前記複数の比較器は第一の比較器と第二の比較器とを含み、前記第一の電流源と前記第一の比較器との間に前記第二の電流源が配され、前記第二の電流源と前記第二の比較器との間に前記第一の比較器が配されていることを特徴とする。
本開示の更にその他の側面は、他の半導体基板に積層するための半導体基板であって、第一の電流源に接続された第一の出力線と、第二の電流源に接続された第二の出力線と、前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流を減少させる制御を行っている間、前記第二の電流源に流れる前記電流を増加させる制御を行う制御部を有することを特徴とする。
本開示の更にその他の側面は、アレイ状に並んだ複数の画素を有し、前記複数の画素のうち、第一の方向に並ぶ第一の画素群と、前記第一の画素群が接続される第一の出力線と、前記複数の画素のうち、前記第一の画素群に含まれない画素が前記第一の方向に並ぶ第二の画素群と、前記第二の画素群が接続される第二の出力線と、を有し、前記第一の出力線は第一の電流源に接続され、前記第二の出力線は第二の電流源に接続される光電変換装置の駆動方法であって、前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流を減少させる期間に、前記第二の電流源に流れる前記電流を増加させることを特徴とする光電変換装置の駆動方法である。
本開示によれば、光電変換装置の出力信号の精度を向上させることができる。
第一の実施形態に係る光電変換装置の概略図である。 第一の実施形態に係る光電変換装置の概略図である。 第一の実施形態に係る光電変換装置の概略図である。 第一の実施形態に係るタイミングチャートである。 第二の実施形態に係る光電変換装置の概略図である。 第二の実施形態に係るタイミングチャートである。 第三の実施形態に係る光電変換装置の概略図である。 第三の実施形態に係るタイミングチャートである。 第三の実施形態に係るタイミングチャートである。 第四の実施形態に係る光電変換装置の概略図である。 第四の実施形態に係る光電変換装置の概略図である。 第四の実施形態に係る光電変換装置の変形例である。 第五の実施形態に係る光電変換装置の概略図である。 第五の実施形態に係る光電変換装置の概略図である。 第五の実施形態に係るタイミングチャートである。 第五の実施形態に係るタイミングチャートである。 第六の実施形態に係る光電変換システムの構成を示す図である。 第七の実施形態に係る移動体の構成、動作を示す図である。
以下、図面を参照しながら各実施形態を説明する。
以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。
（第一の実施形態）
図１～図３は本実施形態に係る光電変換装置の概略図である。
図１に示す光電変換装置は、画素アレイ１１０、垂直出力線１３０、垂直出力線１３１、電流源トランジスタ１４０、電流源トランジスタ１４１、スイッチ１５０、スイッチ１５１、ＧＮＤパッド１６０、電源パッド１６１を含む。さらに制御信号線ＰＷＲ１、制御信号線ＰＷＲ２、バイアス線ＢＳを有し、抵抗１７０、抵抗１７１は寄生抵抗である。
画素アレイ１１０には複数行及び複数列にわたって複数の画素１００がアレイ状に配されている。
画素アレイ１１０の各列には、列方向（図１において縦方向）に延在して、垂直出力線１３０，１３１が配されている。垂直出力線は、列方向に並ぶ画素１００にそれぞれ接続され、これら画素１００に共通の信号線をなしている。
画素アレイ１１０を構成する画素１００の数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千行×数千列の画素１００で画素アレイ１１０を構成してもよく、１行に並べた複数の画素１００で画素アレイ１１０を構成してもよい。
画素１００から読み出された画素信号は、垂直出力線を介して不図示の列信号処理回路に入力される。列信号処理回路は画素１００から読み出された画素信号を保持するメモリ等を含み得る。列信号処理回路から出力される画素信号は信号処理回路を介して列毎に順次出力される。
電源パッド１６１、抵抗１７１を介して画素アレイ１１０に電源電圧が供給される。
ＧＮＤパッド１６０は接地電位であるグラウンドに接続されている。以下グラウンドをＧＮＤとも呼ぶ。
電流源トランジスタ１４０、１４１にはＧＮＤパッド１６０、抵抗１７０を介して基準電位となるＧＮＤ電位が供給され、電流源トランジスタ１４０、１４１のゲートにはバイアス線ＢＳからバイアス電圧が入力される。バイアス線ＢＳにバイアス電圧を供給するバイアス源は、例えば図２に示す電流源と可変トランジスタを含む構成をとる。可変トランジスタのサイズに応じたバイアス電圧がバイアス線ＢＳに出力される。
制御信号線ＰＷＲ１に接続されたスイッチ１５０のオンオフに応じて垂直出力線１３０に電流が供給される。同様に、制御信号線ＰＷＲ２に接続されたスイッチ１５１のオンオフに応じて垂直出力線１３１に電流が供給される。
制御部であるタイミングジェネレータ１９０は、制御信号線ＰＷＲ１、ＰＷＲ２に出力する信号を制御する。これにより、タイミングジェネレータ１９０は、スイッチ１５０、スイッチ１５１の動作を制御している。また、タイミングジェネレータ１９０は、画素アレイ１１０の画素からの信号の読み出し動作と、列信号処理回路および信号処理回路の信号処理動作の駆動を制御している。
（画素の構成）
本実施形態に係る画素１００の構成について説明する。
図３は画素回路の等価回路図を示している。垂直出力線１３０に接続された画素の一つを例とする。画素１００のそれぞれはフォトダイオード４００、転送トランジスタ４１０、フローティングディフュージョン４２０、ソースフォロワトランジスタ４３０、選択トランジスタ４４０、ＧＮＤノード４５０、リセットトランジスタ４５５、電源ノード４６０を有する。
フォトダイオード４００はＧＮＤノード４５０で接地している。フォトダイオード４００は転送トランジスタ４１０に接続される。転送トランジスタ４１０のゲートには制御信号ＴＸが入力される。転送トランジスタ４１０はリセットトランジスタ４５５及びソースフォロワトランジスタ４３０と共通のノードを有し、該共通のノードがフローティングディフュージョン４２０となる。リセットトランジスタ４５５及びソースフォロワトランジスタ４３０は共に電源ノード４６０に接続される。リセットトランジスタ４５５のゲートにはリセット信号ＲＥＳが入力される。ソースフォロワトランジスタ４３０は選択トランジスタ４４０に接続され、選択トランジスタ４４０のゲートには選択信号線ＳＥＬから選択信号が入力される。選択トランジスタ４４０は垂直出力線１３０に接続される。
（画素の各要素の機能）
画素１００の各要素の機能について説明する。
フォトダイオード４００は、入射した光を光電変換し、電荷を発生させる。
フォトダイオード４００で光電変換された電荷は、転送トランジスタ４１０を介してフローティングディフュージョン４２０に転送され、フローティングディフュージョン４２０に付随する寄生容量で信号電圧に変換される。該信号電圧は、ソースフォロワトランジスタ４３０のゲートに入力され、選択トランジスタ４４０を介して垂直出力線１３０へ出力される。ソースフォロワトランジスタ４３０は、図１の電流源トランジスタ１４０とともにソースフォロワを構成し、フローティングディフュージョン４２０上の信号電圧は、該ソースフォロワを介して垂直出力線１３０に出力される。
（光電変換装置の駆動）
本実施形態に係る光電変換装置では、高解像度かつ通常ＳＮ比の全画素読み出しモードと、低解像度で高ＳＮ比の列間引きモードを切り替えて使用する。両モードの消費電流を概ね同等にすることで、電源及び基準電圧源であるＧＮＤの変動を抑制し、出力信号の精度を向上させることができる。
以下に具体的な駆動を説明する。
図１に示す光電変換装置において、バイアス線ＢＳから電流源トランジスタ１４０、電流源トランジスタ１４１へ供給するバイアス電圧を増加させることで、垂直出力線１３０、垂直出力線１３１のそれぞれに供給される電流が増加する。これにより画素１００中のソースフォロワトランジスタ４３０で生じる１／ｆノイズを低減し、ＳＮ比を改善することが可能となる。
この際、スイッチ１５０を制御する制御線ＰＷＲ１、スイッチ１５１を制御する制御信号線ＰＷＲ２のどちらか一方をローレベルとすることでスイッチ１５０、スイッチ１５１のいずれかをオフ状態とすることができる。スイッチ１５０をオン状態としている期間中にスイッチ１５１をオフ状態とした場合を例に挙げて説明する。このとき、垂直出力線１３１には電流が供給されなくなり（パワーセーブ状態）、垂直出力線１３１に接続される画素１００からなる画素群の信号の読み出しを行わない列間引きの読み出しモードとなる。このような列間引きモードでは、出力される信号による画像の解像度は下がるが、画素アレイ１１０から出力されるデータ量が減少することにより、後段のデータ処理の負荷を低減し、消費電力を低減できる。
このような読み出しモードの変更を行う際、各画素列の電流消費量が変動することによって、電源電圧に変動が生じる。このような変動が生じている間に信号を読み出すことで、変動がノイズとして当該信号に重畳され、出力信号のＳＮ比が低下する。
そこで本実施形態では、列間引きモード時は電流源トランジスタ１４０から垂直出力線１３０へ供給される電流を増加させる。具体的には、制御部による垂直出力線への供給電流量を決定する制御信号線ＰＷＲの信号レベルの切り替えに応じて、制御部がバイアス源に接続された可変トランジスタのトランジスタサイズを変え、電流源トランジスタに供給されるバイアス電圧を変化させる。電流の総量の変動を抑制し、読み出しモード変更の際の電源やＧＮＤの電圧変動を抑制することで、画質の劣化を抑制することが可能となる。
以下、光電変換装置の駆動について図４に示すタイミングチャートを用いて説明する。
まず、時刻ｔ０において、制御信号ＰＷＲ１、２はハイレベルとなっている。電流源トランジスタ１４０、電流源トランジスタ１４１のゲートには共通のバイアス線ＢＳからバイアス電圧が供給されている。電流源トランジスタ１４０を流れる電流と電流源トランジスタ１４１を流れる電流は、ほぼ等しくなっている。
時刻ｔ０～ｔ１では、画素アレイ１１０中の画素１００の信号を１行ずつ順次読み出していく。
全行分の信号を読み出し終わった後、時刻ｔ１において、制御信号ＰＷＲ２をローレベルとし、スイッチ１５１をオフ状態とし、列間引きモードへ移行させる。この時、同時にバイアス線ＢＳから電流源トランジスタ１４０、電流源トランジスタ１４１のゲートに供給されるバイアス電圧を増加させる。これにより、列間引きモードに移行する際に、電流の総量の変動が抑制され、電源電圧変動を抑制することが可能となる。
つまり、電源パッド１６１～抵抗１７１～画素アレイ１１０～垂直出力線１３０～電流源トランジスタ１４０～抵抗１７０～ＧＮＤパッド１６０という経路で流れる電流の変動を抑制する。
この電流変動の抑制により、画素１００の電源ノード４６０の電源電圧変動及び電流源トランジスタ１４０、電流源トランジスタ１４１のソースノード電位の変動を抑制できる。電源ノード４６０の電位の変動がソースフォロワトランジスタ４３０のドレイン－ゲート間容量を介してフローティングディフュージョン４２０に干渉することによる画質劣化を抑制可能となる。このとき、電流の総量の変動を防ぐためには電流源トランジスタ１４０を流れる電流の増加量と電流源トランジスタ１４１を流れる電流の減少量とがなるべく近い値であることが望ましいが、電流増加量と減少量とのバランスは許容される画質に応じて決定できる。
また、電流源トランジスタ１４０、１４１のソースノードの電位の変動を抑制することにより、電流源トランジスタ１４０、１４１の電流が変動し、垂直出力線１３０、１３１の信号が劣化することを抑制できる。また、電流源トランジスタ１４０、１４１は隣接して配置された同一の回路要素であり、それぞれのソースノードからＧＮＤパッド１６０へのインピーダンスはほぼ同一かつ共通であるため、電流変動の抑制によるソースノードの変動の抑制効果を高くできる。
このように、本実施形態に係る光電変換装置においては、モード切り替え時の電源の変動を抑制することが可能となる。また、電源電圧変動を抑制することでＳＮ比が向上し、画質劣化を抑制することが可能となる。
なお、図１では、電流源トランジスタ１４０、１４１のゲートのバイアス線は共通で、スイッチ１５０、１５１の制御線を個別とすることでどちらか一方をパワーセーブ状態とする例を説明したが、構成はこれに限られない。電流源トランジスタ１４０、１４１のゲートのバイアス線を個別にしておいてどちらか一方をパワーセーブ状態としても構わない。また、その際、電流を遮断せずに、例えば０．１μＡ程度の微弱な電流は流しておく状態をパワーセーブ状態としても構わない。パワーセーブ状態でも微弱な電流を流すことで、復帰する際に要する時間を短縮可能である。
なお、本実施形態では、光電変換装置が備えるタイミングジェネレータ１９０が電流源トランジスタ１４０、１４１の電流量を制御していた。他の例として、光電変換装置の外部に設けられた制御部が、電流源トランジスタ１４０、１４１を制御するようにしても良い。例えば、後述する第六の実施形態において説明される図１７の光電変換システムに備わる全体制御・演算部１００９が制御するようにしても良い。また、図１７の光電変換システムの外部から電流源トランジスタ１４０、１４１を制御するようにしても良い。
（第二の実施形態）
図５に第二の実施形態に係る光電変換装置の模式図を示す。第１の実施形態と重複する説明を省略し、主として第一の実施形態との相違点について説明する。
本実施形態に係る光電変換装置では、通常ＳＮ比の高速モードと、低速だが高ＳＮ比の高ＳＮモードとを切り替えて使用する。
本実施形態に係る光電変換装置の垂直出力線１３０はスイッチ１８０を有し、垂直出力線１３１はスイッチ１８１を有する。垂直出力線１３０は画素アレイ１１０の偶数列に並ぶ一群の画素に接続され、垂直出力線１３１は画素アレイ１１０の奇数列に並ぶ一群の画素に接続されている。スイッチ１８０は制御信号線ＶＬＯＮ１から入力される信号によって制御され、スイッチ１８０は制御信号線ＶＬＯＮ２から入力される信号によって制御される。
以下、光電変換装置の駆動について図６のタイミングチャートを用いて説明する。
時刻ｔ０～ｔ１までの動作は図４と同様である。時刻ｔ０において、制御信号ＶＬＯＮ１がハイレベルでスイッチ１８０はオン状態、制御信号ＶＬＯＮ２がローレベルでスイッチ１８１はオフ状態となっている。また、制御信号ＰＷＲ１、制御信号ＰＷＲ２がハイレベルとなっており、スイッチ１５０、スイッチ１５１がオン状態となっている。電流源トランジスタ１４０、電流源トランジスタ１４１の電流は、ほぼ等しい状態で垂直出力線１３０、垂直出力線１３１のそれぞれを介してＧＮＤパッド１６０へと流れる。この状態で、画素アレイ１１０中の画素１００の信号を１行ずつ順次読み出していく。
時刻ｔ１で、制御信号ＰＷＲ２をローレベルとすることでスイッチ１５１をオフ状態とし、読み出しモードを高速モードから高ＳＮモードへ移行させる。この時、同時にバイアス線ＢＳから各電流源トランジスタのゲートに供給されるバイアス電圧を増加させる。これにより、読み出しモードの移行の際に電流の総量の変動が抑制され、電源電圧変動が抑制される。
時刻ｔ１～ｔ２では、制御信号ＶＬＯＮ１がハイレベルでスイッチ１８０はオン状態、制御信号ＶＬＯＮ２がローレベルでスイッチ１８１はオフ状態となっており、電流源トランジスタ１４０の電流は垂直出力線１３０を流れる。この状態で、垂直出力線１３０を介して画素アレイ１１０の偶数列の画素１００の信号が読み出される。
時刻ｔ２において、制御信号ＶＬＯＮ１がローレベルとなり、スイッチ１８０はオフ状態になる。制御信号ＶＬＯＮ２はハイレベルとなり、スイッチ１８１はオン状態となる。電流源トランジスタ１４１の電流は垂直出力線１３１を流れる。この状態で、垂直出力線１３１を介して画素アレイ１１０の奇数列の画素１００の信号が読み出される。
このように、高ＳＮモードでは、時刻ｔ１～ｔ３の間に１行分の画素１００の信号を奇数列の画素１００の信号と偶数列の画素１００の信号との２回に分けて読み出す。
時刻ｔ３～ｔ５では、同様の動作により、更に次の行の画素１００の信号を読み出す。このような駆動により、本実施形態においては、高ＳＮモード時に解像度を落とさずに信号を読み出すことが可能である。また、高速モードから高ＳＮモードへの読み出しモード移行時に電源電圧変動を抑制し、電源電圧変動に伴う画質劣化を抑制することができる。
（第三の実施形態）
図７に第三の実施形態に係る光電変換装置の模式図を示す。
本実施形態に係る光電変換装置でも、第二の実施形態と同様に通常ＳＮ比の高速モードと、低速だが高ＳＮ比の高ＳＮモードとを切り替えて使用する。以下では、主に第二の実施形態との相違点について説明する。
図７に示す本実施形態に係る光電変換装置は、垂直出力線１３０後段の信号処理回路として比較器２００を有し、垂直出力線１３１後段の信号処理回路として比較器２０１を有する。また、比較器２００に接続されるＧＮＤパッド２１０と抵抗２２０、比較器２０１に接続されるＧＮＤパッド２１１と抵抗２２１を図示している。さらにランプ信号線ＲＡＭＰ、バイアス信号線ＣＢＳ、制御線ＣＰＷＲ１、制御線ＣＰＷＲ２を有する。
図７に示す光電変換装置においては、配線の電源電圧変動に加え、比較器の電源電圧変動及びＧＮＤ変動も抑制可能となる。比較器２００、比較器２０１それぞれのバイアス電流値はバイアス線ＣＢＳから供給されるバイアス電圧で駆動される。入力端子にはランプ信号線ＲＡＭＰから供給されるランプ信号が参照信号として入力される。また、垂直出力線のそれぞれに流れる電流は制御線ＰＷＲ１及び制御線ＰＷＲ２によって制御される。
動作の一例として、図８のタイミングチャートを示す。図８に示すタイミングチャートは、制御線ＣＰＷＲ１、制御線ＣＰＷＲ２、バイアス線ＣＢＳについて、各々制御線ＰＷＲ１、制御線ＰＷＲ２、バイアス線ＢＳと同様の制御を行うことが示されている以外は、図６に示すタイミングチャートと同様である。
時刻ｔ０～ｔ１では、制御線ＣＰＷＲ１、制御線ＣＰＷＲ２はいずれもハイレベルであり、比較器２００、比較器２０１はそれぞれ垂直出力線１３０、１３１を介して出力される信号の処理を行う。
時刻ｔ１において、読み出しモードを高速モードから高ＳＮモードへ移行し、バイアス電圧ＣＢＳを増加させる際、制御線ＣＰＷＲ２をローレベルとすることで比較器２０１への電流の供給を停止する。これにより比較器２００、比較器２０１の電流の総量の変動が抑制され、電源電圧変動及びＧＮＤ変動が抑制される。なお、比較器２００、２０１のそれぞれは差動段と増幅段を有し、差動段と増幅段のそれぞれは電流源を有するが、モード移行の際は差動段と増幅段のどちらへの電流供給を変化させてもかまわない。
時刻ｔ１～ｔ２においては、垂直出力線１３０から出力される信号を、比較器２００を用いてランプ信号と比較することによりＡＤ変換を行う。
時刻ｔ２～ｔ３では、垂直出力線１３１から出力される信号について、比較器２０１を用いてランプ信号と比較することによりＡＤ変換を行う。
ここで、垂直出力線の信号をＡＤ変換する際の動作について、垂直出力線１３０及び比較器２００を例にとり、図９のタイミングチャートを用いて説明する。なお図８の符号ｔ０～ｔ５と図９の符号ｔ０～ｔ８は無関係である。
時刻ｔ０～ｔ１において、図３の制御信号ＲＥＳがハイレベルとなりリセットトランジスタ４５５がオンすることにより、フローティングディフュージョン４２０がリセットされる。それに応じて垂直出力線１３０の電位はリセットレベルとなる。
時刻ｔ２において、ランプ信号の電位を時間に応じて変化させるスロープ動作を開始する。一律に電位が下降する場合を図示しているが、ランプ信号は時間経過に応じて連続的に電位が上昇するような信号でもよいし、ノコギリ状に電位が変化する信号でも構わない。
時刻ｔ３において、比較器２００に入力されるランプ信号と、垂直出力線１３０の出力信号との大小関係が反転し、比較器２００の出力が反転する。この比較器出力の反転までの時間を不図示のカウンタにより計測することより、リセットレベルのＡＤ変換を行う。
時刻ｔ４において、ランプ信号のリセットを行う。
時刻ｔ５～ｔ６において、図３の制御信号ＴＸがハイレベルとなり、転送トランジスタ４１０がオンすることにより、フォトダイオード４００からフローティングディフュージョン４２０へ光電荷が転送される。フローティングディフュージョン４２０の電位は、電荷の量に応じて低下し、それに応じて垂直出力線１３０の電位は信号レベルとなる。
時刻ｔ７から再びランプ信号のスロープ動作を開始する。
時刻ｔ８で再び比較器２００に入力されるランプ信号と垂直出力線１３０の出力との大小関係が反転し、比較器の出力が変化する。比較器出力の変化までの時間を不図示のカウンタで計測することにより、信号レベルのＡＤ変換を行う。そして、後段の処理回路にて、リセットレベルと信号レベルのＡＤ変換結果の差分をとることにより、いわゆるＣＤＳ処理を行う。
以上の動作を、図８の時刻ｔ１～ｔ２の間で行うことにより、垂直出力線１３０の信号のＡＤ変換を行う。同様に、図８の時刻ｔ２～ｔ３で垂直出力線１３１の信号のＡＤ変換を行う。以降は、その繰り返しとなる。
以上のように、本実施形態においては、モード切り替えによる比較器の電源電圧変動及びＧＮＤ変動が抑制可能である。
なお、電流の総量の変動を防ぐためには電流源トランジスタ１４０を流れる電流の増加量と電流源トランジスタ１４１を流れる電流の減少量がなるべく近い値であることが望ましいが、電流増加量と減少量とのバランスは許容される画質に応じて決定できる。例えば、全比較器に電流を流すモードと、全比較器の１／３の数の比較器に電流を減少させる、あるいは流さず、残りの２／３の数の比較器に流す電流を増加させるモードを有する光電変換装置などが考えられる。つまり、電流源トランジスタ１４０を含む電流源群と電流源トランジスタ１４１を含む電流源群との間で電流の増加量と減少量のバランスが保たれていてもよい。
なお、図９において、ランプ信号の傾きを変化させることで、ＡＤ変換のゲイン（Ｖ／ＬＳＢ）を切り替えることが可能である。図８の時刻ｔ１で高ＳＮモードに移行する際、ＡＤ変換ゲインも同時に切り替えても構わないし、ＡＤ変換ゲインを切り替えずにＡＤ変換を行っても構わない。
また、図７では、電流源トランジスタ１４０、１４１のゲートのバイアス線は共通で、スイッチ１５０、１５１の制御線を個別とすることでどちらか一方をパワーセーブ状態とする例を説明したが、構成はこれに限られない。電流源トランジスタ１４０、１４１のそれぞれのゲートのバイアス線を個別に設け、どちらか一方の電流源トランジスタをパワーセーブ状態としても構わない。また、その際、電流を遮断せずに、例えば０．１μＡ程度の微弱な電流は流しておく状態をパワーセーブ状態としても構わない。パワーセーブ状態でも微弱な電流を流すことで、復帰する際に要する時間を短縮可能である。
（第四の実施形態）
図１０、図１１に第四の実施形態に係る光電変換装置の模式図を示す。以下では、主として第三の実施形態との相違点について説明する。
図１０は第四の実施形態に係る光電変換装置のブロック図であり、第一の電流源を含む回路７００、第二の電流源を含む回路７０１、第一の比較器を含む回路７１０、第二の比較器を含む回路７１１を有する。図１１に図１０に示す光電変換装置の回路の具体例を示す。図１１に示す光電変換装置においては、垂直出力線１３０、１３１は同一画素列で異なる画素行の信号を並列に読み出すことが可能となっている。つまり、高速（複数行同時）読み出しが可能である。
第三の実施形態においては、図８のタイミングチャートに示すように、時刻ｔ０～ｔ１までは画素信号を１行ずつ読み出し、時刻ｔ１以降の高ＳＮモードでは奇数列と偶数列のそれぞれに対応する画素信号を交互に読み出していた。
図１１に示す光電変換装置においては、図８と同様のタイミングチャートにより、時刻ｔ０～ｔ１までは画素信号を２行ずつ並列に読み出し、時刻ｔ１以降の高ＳＮモードでは画素信号を１行ずつ読み出す動作を行う。この場合も、時刻ｔ１で読み出しモードを移行させる際の電源電圧変動を抑制することが可能となっている。
尚、図１０に示すように第一の電流源を含む回路７００、第二の電流源を含む回路７０１は近接して配置され、第一の比較器を含む回路７１０、第二の比較器を含む回路７１１も近接して配置される。
図１０の回路配置を回路図で示した図１１においては、電流源トランジスタ１４０、１４１を隣接するように配置し、さらに比較器２００、２０１が隣接するよう配置している。言い換えれば、回路７００と回路７１０との間に回路７０１が配され、回路７０１と回路７１１との間に回路７１０が配されている。画素側から電源パッド側に向かって電流源トランジスタ１４０、比較器２００、電流源トランジスタ１４１、比較器２０１の順としても構わないが、図１１のように同一の回路要素が隣接するように配置するとよい。このような配置により、比較器２００及び比較器２０１からＧＮＤパッド２１０や電源パッド２１１までの共通インピーダンスをほぼ等しくすることで、電源やＧＮＤ変動の抑制効果を高めることが可能となっている。
なお、各実施形態における光電変換装置は図１２に示すような積層型の構成をとっても構わない。
図１２に示した積層構造の光電変換装置は画素基板８００と、回路基板８１０を有する。電流源トランジスタ１４０、電流源トランジスタ１４１、比較器２００、比較器２０１を回路基板８１０に配置する場合を考える。
読み出しモードの移行に際し、電流源トランジスタ１４０、電流源トランジスタ１４１、比較器２００、比較器２０１の単位電流を増加する場合、動作する回路の数を少なくすることで、電流変動を抑制し、発熱量及びそのムラの増加を抑制することが可能となる。これにより、画素基板８００中の画素１００において、フォトダイオード４００の暗電流の増大や、そのムラによる画質劣化を抑えることが可能となる。さらに、隣接回路同士での電流変動の抑制により、発熱量のムラの抑制効果を高くすることができる。
例えば、比較器の電流が低い方のモードを動画モード、高い方のモードを静止画モードとしても構わない。
（第五の実施形態）
図１３、１４に第五の実施形態に係る光電変換装置と比較器の模式図を示す。
本実施形態に係る光電変換装置では、グローバルシャッタによる信号読み出しを行うグローバルシャッタモードと、ローリングシャッタによる信号読み出しを行うローリングシャッタモードとを切り替えて使用する。
図１３、１４においてユニット５００（以下画素ＡＤとも表記する）は、画素および比較器であり、各画素が１つの比較器を有する構成をとる。５０５は制御回路である。
図１４に示す画素ＡＤ５００は、フォトダイオード５１０、オーバーフロートランジスタ５２０、転送トランジスタ５３０、リセットトランジスタ５４０、フローティングディフュージョン５５０を有する。また、トランジスタ５６０、トランジスタ５７０は差動対を構成する。トランジスタ５８０は電流源として動作する。また、トランジスタ５９０、トランジスタ６００はカレントミラーを構成する。６１０はスイッチである。
図１５を用いてグローバルシャッタ動作について説明する。
図１５において、ＯＦＧ１は図１３の１行目に配された画素ＡＤ５００に対応するＯＦＧであり、ＯＦＧ２、ＯＦＧ３、ＯＦＤ４はそれぞれ２行目、３行目、４行目に対応する。同様にＲＥＳ１は図１３の１行目に配された画素ＡＤ５００に対応するＲＥＳであり、ＴＸ１は図１３の１行目に配された画素ＡＤ５００に対応するＴＸ、ＰＷＲ１は図１３の１行目に配された画素ＡＤ５００に対応するＰＷＲである。
時刻ｔ１～２で、制御信号ＯＦＧ１～４をハイレベルとすることで、図１３のすべての画素ＡＤ５００において、オーバーフロートランジスタ５２０をオンし、フォトダイオード５１０の電荷をリセットする。
時刻ｔ３～４で制御信号ＲＥＳ１～４をハイレベルとすることで、すべての画素ＡＤ５００のリセットトランジスタ５４０をオンし、フローティングディフュージョン５５０をリセットする。
時刻ｔ５～６でランプ信号をスロープ動作させることでフローティングディフュージョン５５０のリセットレベルをＡＤ変換する。
時刻ｔ７～８で制御信号ＴＸ１～４をハイレベルとすることで、フォトダイオード５１０からフローティングディフュージョン５５０へ光電荷を転送する。電荷蓄積時間は全ての行の画素で同一の時刻ｔ２～ｔ８である。フローティングディフュージョン５５０の電位は、光電荷の量に応じて信号レベルに低下する。
時刻ｔ９～１０で再びランプ信号をスロープ動作させることでフローティングディフュージョン５５０の信号レベルをＡＤ変換する。
尚、時刻ｔ０～ｔ１１で制御信号ＰＷＲ１～４は全てハイレベルであり、全ての画素ＡＤ５００は動作状態である。読み出し動作が始まる時刻ｔ３より前の時刻ｔ０から制御信号ＰＷＲ１～４をハイレベルとしているのは、電流変動によって起きる電源電圧変動が収まるまでに所定の時間を有するためである。
次に図１６を用いてローリングシャッタ動作について説明する。
図１５と同様に、ＯＦＧ１は図１３の１行目に配された画素ＡＤ５００に対応するＯＦＧであり、ＯＦＧ２、ＯＦＧ３、ＯＦＤ４はそれぞれ２行目、３行目、４行目に対応する。同様にＲＥＳ１は図１３の１行目に配された画素ＡＤ５００に対応するＲＥＳであり、ＴＸ１は図１３の１行目に配された画素ＡＤ５００に対応するＴＸ、ＰＷＲ１は図１３の１行目に配された画素ＡＤ５００に対応するＰＷＲである。
このように、図１５では、各画素ＡＤは全ての行が同一のタイミングで電荷蓄積を行う、いわゆるグローバルシャッタ動作をしている。
時刻ｔ０～１で、制御信号ＯＦＧ１をハイレベルとすることで、図１３の１行目の画素ＡＤ５００において、オーバーフロートランジスタ５２０をオンにし、フォトダイオード５１０の電荷をリセットする。
時刻ｔ２～３で、制御信号ＯＦＧ２をハイレベルとすることで、図１３の２行目の画素ＡＤ５００において、オーバーフロートランジスタ５２０をオンにし、フォトダイオード５１０の電荷をリセットする。
時刻ｔ４～５で、制御信号ＯＦＧ３をハイレベルとすることで、図１３の３行目の画素ＡＤ５００において、オーバーフロートランジスタ５２０をオンにし、フォトダイオード５１０の電荷をリセットする。
時刻ｔ７～８で、制御信号ＯＦＧ４をハイレベルとすることで、図１３の４行目の画素ＡＤ５００において、オーバーフロートランジスタ５２０をオンにし、フォトダイオード５１０の電荷をリセットする。
時刻ｔ９～１０で制御信号ＲＥＳ１をハイレベルとすることで、図１３の１行目の画素ＡＤ５００において、リセットトランジスタ５４０をオンにし、フローティングディフュージョン５５０をリセットする。
時刻ｔ１１～１２でランプ信号をスロープ動作させることでフローティングディフュージョン５５０のリセットレベルをＡＤ変換する。尚、この時、制御信号ＰＷＲ１がハイレベル、ＰＷＲ２～４がローレベルとなっており、図１３の一行目の画素ＡＤ５００においてのみスイッチ６１０がオンすることで電流が流れ、ＡＤ変換を行える状態となっている。読み出し動作が始まる時刻ｔ９より前の時刻ｔ６から制御信号ＰＷＲ１をハイレベルとしているのは、電流変動によって起きる電源電圧変動が収まるまでに一定の時間を有するためである。
時刻ｔ１３～１４で制御信号ＴＸ１をハイレベルとすることで、フォトダイオード５１０からフローティングディフュージョン５５０へ光電荷を転送する。この時、図１３の一行目の画素ＡＤの蓄積時間は時刻ｔ１～ｔ１４となる。
時刻ｔ１５～１６でランプ信号をスロープ動作させることでフローティングディフュージョン５５０の信号レベルをＡＤ変換する。
時刻ｔ１７～ｔ１９では、同様に図１３の２行目の画素ＡＤ５００でリセットレベルと信号レベルのＡＤ変換が行われる。電荷蓄積時間は時刻ｔ３～ｔ１８となる。
以下同様に、図１３の３行目の画素ＡＤ５００では、蓄積時間は時刻ｔ５～ｔ２０となり、図１３の４行目の画素ＡＤ５００では、蓄積時間は時刻ｔ８～ｔ２２となる。
このように、図１６では、各画素ＡＤは行毎にずれたタイミングで蓄積を行う、いわゆるローリングシャッタ動作となっている。
ローリングシャッタモードの時刻ｔ１７で、制御信号ＰＷＲ１がローレベルになるとともに制御信号ＰＷＲ２がハイレベルとなることで、消費電流を保ち、電源電圧変動を抑制することができる。時刻ｔ１９、ｔ２１でも同様の動作を行っている。
ここで、図１６のローリングシャッタ動作を行うローリングシャッタモードから図１５のグローバルシャッタ動作を行うグローバルシャッタモードへ、読み出しモードを移行させる場合を考える。
図１６の時刻ｔ２３では、制御信号ＰＷＲ４のみがハイレベル、制御信号ＰＷＲ１～３がローレベルとなっている。一方、図１５の時刻ｔ０では制御信号ＰＷＲ１～４が全てハイレベルとなっている。読み出しモードが移行するタイミングでバイアス線ＢＳからトランジスタ５８０に供給するバイアス電圧を低くし、画素ＡＤ５００ひとつあたりの消費電流を小さくすることで、電流の総量を略一定とし、移行の際の電源電圧変動を抑制することが可能となる。
本実施形態では、行順次の読み出しを行うローリングシャッタモードからグローバルシャッタモードへ読み出しモードを移行する場合を例にとって説明したが、読み出し動作はこれに限られない。例えば列順次の読み出しからグローバルシャッタ動作に移行しても構わない。また、動作する画素ＡＤ５００の数を間引いたグローバルシャッタ動作から間引かないグローバルシャッタ動作へ移行しても構わない。
また、画素毎に比較器を設ける画素ＡＤの場合を例にとって説明したが、行列状の複数の画素（画素ブロック）に対して比較器を設けるブロックＡＤに適用しても構わない。
（第六の実施形態）
本実施形態による光電変換システムについて、図１７を用いて説明する。図１７は、本実施形態による光電変換システムの概略構成を示すブロック図である。
上記第一～第五の実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１５には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図１７に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を有する。さらに、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置であって、レンズ１００２により結像された光学像を電気信号に変換する。
光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。
光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。
更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。
撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。光電変換システムは、この画像データを用いて、画像を生成する。
このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。
（第七の実施形態）
本実施形態の光電変換システム及び移動体について、図１８を用いて説明する。図１８は、本実施形態の光電変換システム及び移動体の構成を示す図である。
図１８（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、光電変換システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
光電変換システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ＥＣＵ３３０が接続されている。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム３００で撮像する。図１８（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置３２０が、光電変換システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。
また、上記第六の実施形態、第七の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図１５及び図１６に示した構成に限定されるものではない。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１００ 画素
１３０ 垂直出力線
１３１ 垂直出力線
１４０ 電流源
１４１ 電流源

Claims (18)

  1. アレイ状に並んだ複数の画素を有する光電変換装置であって、
    前記複数の画素のうち、第一の方向に並ぶ第一の画素群と、前記第一の画素群が接続される第一の出力線と、
    前記複数の画素のうち、前記第一の画素群に含まれない画素が前記第一の方向に並ぶ第二の画素群と、前記第二の画素群が接続される第二の出力線と、を有し、
    前記第一の出力線は第一の電流源に接続され、
    前記第二の出力線は第二の電流源に接続され、
    前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流を減少させる制御を行っている間、前記第二の電流源に流れる前記電流を増加させる制御を行う制御部を有することを特徴とする光電変換装置。
  2. アレイ状に並んだ複数の画素を有する光電変換装置であって、
    前記複数の画素のうち、第一の方向に並ぶ第一の画素群と、前記第一の画素群が接続される第一の出力線と、
    前記複数の画素のうち、前記第一の画素群に含まれない画素が前記第一の方向に並ぶ第二の画素群と、前記第二の画素群が接続される第二の出力線と、を有し、
    前記第一の出力線は第一の電流源に接続され、
    前記第二の出力線は第二の電流源に接続され、
    前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流の変化に応じて、前記第二の電流源に流れる前記電流を変化させることで、流れる電流の総量の変動を抑制する制御を行う制御部を有することを特徴とする光電変換装置。
  3. 前記第一の画素群に含まれる複数の画素と、前記第二の画素群に含まれる複数の画素とが、
    前記アレイ状に配された複数の画素の同一の列に配されていることを特徴とする請求項１又は２に記載の光電変換装置。
  4. 前記第一の出力線は第一の信号処理回路に接続され、
    前記第二の出力線は第二の信号処理回路に接続されることを特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置。
  5. 前記第一の出力線及び前記第二の出力線のそれぞれは前記複数の画素で生じた電荷に基づく信号を出力し、
    前記第一の信号処理回路は前記第一の出力線から出力される信号と参照信号とを比較し、
    前記第二の信号処理回路は前記第二の出力線から出力される信号と参照信号とを比較することを特徴とする請求項４に記載の光電変換装置。
  6. 前記制御部は、前記第一の電流源に流れる前記電流を減少させる制御を行っている間、前記第二の出力線の抵抗を小さくすることを特徴とする請求項１乃至請求項５のいずれか１項に記載の光電変換装置。
  7. 前記第一の電流源に流れる前記電流の減少量と、前記第二の電流源に流れる前記電流の増加量との差分が、前記減少量又は前記増加量よりも少ないことを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。
  8. 前記第一の電流源を含む第一の電流源群に流れる電流の減少量と、前記第二の電流源を含む第二の電流源群に流れる電流の増加量との差分が、前記減少量又は前記増加量よりも少ないことを特徴とする請求項１乃至請求項７のいずれか一項に記載の光電変換装置。
  9. 前記第一の電流源と、前記第二の電流源とは、同一の基準電圧源に接続されることを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。
  10. 前記第一の信号処理回路を動作させ、前記第一の信号処理回路が動作している期間に前記第二の信号処理回路を動作させない間引き動作を行う間引き制御回路を有することを特徴とする、請求項４又は請求項５に記載の光電変換装置。
  11. 第一の読み出しモードから第二の読み出しモードへの変化に応じて、
    前記制御部は、前記制御を行うことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の光電変換装置。
  12. 前記第一の読み出しモードにおいて、前記複数の画素から出力されたデータ量は、前記第二の読み出しモードにおいて、前記複数の画素から出力されたデータ量よりも多いことを特徴とする請求項１１に記載の光電変換装置。
  13. 前記第一の読み出しモードは、前記第二の読み出しモードよりも解像度が高い全画素読み出しモードであり、前記第二の読み出しモードは、前記第一の読み出しモードよりもＳＮ比が高い列間引きモードであることを特徴とする請求項１１又は１２に記載の光電変換装置。
  14. 前記複数の画素は第一の半導体基板に形成され、
    前記第一の電流源及び第二の電流源は第二の半導体基板に形成され、
    前記第一の半導体基板及び第二の半導体基板を含む複数の半導体基板を積層して構成されることを特徴とする請求項１乃至請求項１３のいずれか一項に記載の光電変換装置。
  15. 請求項１乃至請求項１４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
  16. 請求項１乃至請求項１５のいずれか１項に記載の光電変換装置を備える移動体であって、
    前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
  17. 他の半導体基板に積層するための半導体基板であって、
    第一の電流源に接続された第一の出力線と、
    第二の電流源に接続された第二の出力線と、
    前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流を減少させる制御を行っている間、前記第二の電流源に流れる前記電流を増加させる制御を行う制御部を有することを特徴とする半導体基板。
  18. アレイ状に並んだ複数の画素を有し、
    前記複数の画素のうち、第一の方向に並ぶ第一の画素群と、前記第一の画素群が接続される第一の出力線と、
    前記複数の画素のうち、前記第一の画素群に含まれない画素が前記第一の方向に並ぶ第二の画素群と、前記第二の画素群が接続される第二の出力線と、を有し、
    前記第一の出力線は第一の電流源に接続され、
    前記第二の出力線は第二の電流源に接続される光電変換装置の駆動方法であって、
    前記第一の電流源および前記第二の電流源に電流が流れる状態から、前記第一の電流源に流れる前記電流を減少させる期間に、前記第二の電流源に流れる前記電流を増加させることを特徴とする光電変換装置の駆動方法。
JP2020201214A 2020-12-03 2020-12-03 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法 Active JP7604201B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020201214A JP7604201B2 (ja) 2020-12-03 2020-12-03 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法
US17/537,282 US12177587B2 (en) 2020-12-03 2021-11-29 Photoelectric conversion apparatus, photoelectric conversion system, moving body, semiconductor substrate, and method for driving photoelectric conversion apparatus
US18/948,251 US20250071441A1 (en) 2020-12-03 2024-11-14 Photoelectric conversion apparatus, photoelectric conversion system, moving body, semiconductor substrate, and method for driving photoelectric conversion apparatus
JP2024214480A JP2025026616A (ja) 2020-12-03 2024-12-09 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020201214A JP7604201B2 (ja) 2020-12-03 2020-12-03 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024214480A Division JP2025026616A (ja) 2020-12-03 2024-12-09 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2022089013A JP2022089013A (ja) 2022-06-15
JP2022089013A5 JP2022089013A5 (ja) 2023-12-07
JP7604201B2 true JP7604201B2 (ja) 2024-12-23

Family

ID=81848463

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020201214A Active JP7604201B2 (ja) 2020-12-03 2020-12-03 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法
JP2024214480A Pending JP2025026616A (ja) 2020-12-03 2024-12-09 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024214480A Pending JP2025026616A (ja) 2020-12-03 2024-12-09 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Country Status (2)

Country Link
US (2) US12177587B2 (ja)
JP (2) JP7604201B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230117988A1 (en) * 2021-10-20 2023-04-20 Canon Kabushiki Kaisha Photoelectric conversion device, light emitting device, photoelectric conversion system, and moving body
FR3163800A1 (fr) * 2024-06-19 2025-12-26 Stmicroelectronics International N.V. Système de lecture d’une charge contenue dans une photodiode d’un pixel et procédé associé

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142738A (ja) 2005-11-17 2007-06-07 Sony Corp 物理情報取得方法および物理情報取得装置
JP2009296364A (ja) 2008-06-05 2009-12-17 Canon Inc 撮像装置、及び撮像システム
JP2010246012A (ja) 2009-04-09 2010-10-28 Olympus Corp 固体撮像装置およびカメラシステム
JP2015126043A (ja) 2013-12-26 2015-07-06 ソニー株式会社 電子デバイス
US20180205886A1 (en) 2017-01-16 2018-07-19 Samsung Electronics Co., Ltd. Image sensor and method of operating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187565A (ja) 2007-01-31 2008-08-14 Sony Corp 固体撮像装置及び撮像装置
JP2010147614A (ja) * 2008-12-16 2010-07-01 Panasonic Corp 固体撮像装置およびその駆動方法、撮像装置
WO2012001870A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 固体撮像装置
JP2012165168A (ja) * 2011-02-07 2012-08-30 Sony Corp 半導体装置、物理情報取得装置、及び、信号読出し方法
JP2013121027A (ja) * 2011-12-07 2013-06-17 Sony Corp 固体撮像素子およびその駆動方法、カメラシステム
JP2014239316A (ja) * 2013-06-07 2014-12-18 キヤノン株式会社 撮像装置およびその制御方法
JP6532213B2 (ja) * 2013-12-02 2019-06-19 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP2016144151A (ja) * 2015-02-04 2016-08-08 キヤノン株式会社 固体撮像装置の駆動方法、固体撮像装置およびカメラ
US11445896B2 (en) * 2016-01-28 2022-09-20 Given Imaging Ltd. Methods and systems for controlling images capturing and transmission rate in an in-vivo device
WO2017187738A1 (ja) * 2016-04-25 2017-11-02 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
KR102684972B1 (ko) * 2016-11-28 2024-07-16 삼성전자주식회사 이미지 센서
KR102382860B1 (ko) * 2017-12-13 2022-04-06 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법
JP7589142B2 (ja) * 2019-03-28 2024-11-25 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP7455588B2 (ja) * 2020-01-17 2024-03-26 キヤノン株式会社 撮像装置
US12000931B2 (en) * 2020-05-15 2024-06-04 Analog Devices International Unlimited Company Continuous wave time of flight system
US11910114B2 (en) * 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142738A (ja) 2005-11-17 2007-06-07 Sony Corp 物理情報取得方法および物理情報取得装置
JP2009296364A (ja) 2008-06-05 2009-12-17 Canon Inc 撮像装置、及び撮像システム
JP2010246012A (ja) 2009-04-09 2010-10-28 Olympus Corp 固体撮像装置およびカメラシステム
JP2015126043A (ja) 2013-12-26 2015-07-06 ソニー株式会社 電子デバイス
US20180205886A1 (en) 2017-01-16 2018-07-19 Samsung Electronics Co., Ltd. Image sensor and method of operating the same

Also Published As

Publication number Publication date
US20220182567A1 (en) 2022-06-09
US20250071441A1 (en) 2025-02-27
US12177587B2 (en) 2024-12-24
JP2022089013A (ja) 2022-06-15
JP2025026616A (ja) 2025-02-21

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
US10609316B2 (en) Imaging device and imaging system
US10110835B2 (en) Imaging apparatus, imaging system, and moving object
JP7393152B2 (ja) 光電変換装置、撮像システム、移動体及び露光制御装置
US11070753B2 (en) Imaging device and method of driving imaging device
US11838665B2 (en) Comparator, ad converter, photoelectric conversion device, imaging system, and movable object
JP2019110387A (ja) 撮像装置及びその駆動方法
JP2025026616A (ja) 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法
JP7814955B2 (ja) 光電変換装置及びその駆動方法
JP7538618B2 (ja) 光電変換装置及び光電変換システム
US11140348B2 (en) AD conversion device, imaging device, imaging system, and mobile apparatus
JP2019140532A (ja) 光電変換装置、撮像システム、および、移動体
JP2017184185A (ja) 撮像装置、撮像システム、および、移動体
US12167154B2 (en) Comparator, ad converter, photoelectric conversion device, imaging system, and movable object
US12120447B2 (en) Photoelectric conversion device, imaging system, moving body, and stackable semiconductor device
JP7680860B2 (ja) 光電変換装置及び撮像システム
JP2024090479A (ja) 光電変換装置
JP2025107270A (ja) 光電変換装置
JP7752940B2 (ja) 出力回路、光電変換装置、光電変換システム
US12401928B2 (en) Photoelectric conversion apparatus and equipment including the same
JP7830094B2 (ja) 光電変換装置
US20260025603A1 (en) Photoelectric conversion device and equipment
US20240323563A1 (en) Photoelectric conversion device, photoelectric conversion system, movable object and equipment
JP2023042083A (ja) 光電変換装置
JP2025167202A (ja) 光電変換装置及び光電変換システム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231129

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241211

R150 Certificate of patent or registration of utility model

Ref document number: 7604201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150