JP7546948B2 - センサ - Google Patents

Description

本発明は、化学種を検知するためなどの、メモリスタセンサ要素のアレイを備えるセンサに関する。

ガスセンサとして、単一のメモリスタ（「メモリ－レジスタ」の略）の使用が提案されてきた。さらに、たとえばクロスバーアレイにおいて、メモリスタなど、検知要素のアレイが提案されてきた。この構成には、複数の行配線と複数の列配線とがあり、検知要素が、行配線と列配線との間に、各交点において接続される。行配線が互いに接続され、列配線が互いに接続されている場合、すべてのセンサ要素が並列に接続される。これは、多くの個々のセンサ要素の読取値を平均化するのに役立ち得る。

しかし、この従来の構成には問題がある。たとえば、検知要素の故障に対して特にフォールトトレラントではなく、単一の故障した要素を置き換えることが困難であり（一般に、行または列の全体を置換するか、または迂回しなければならないことがある）、並列アレイは電力性能が劣ることがあり、並列アレイでは，検知要素の数が変わるとセンサとしての全体の感度がシフトすることがある。

本発明は、上記の問題を考慮して考案された。

したがって、本発明の１つの態様は、
アレイに配置された複数のセンサ要素を備えるセンサを提供し、
各センサ要素は、検知されるべき種への曝露に関する電気抵抗特性を有するメモリスタであり、
アレイは、少なくとも１つのメモリスタグループを備え、
各メモリスタグループは４つのメモリスタを備え、直列の２つのメモリスタの第１のペア、および直列の２つのメモリスタの第２のペアとして、第１のペアと第２のペアとが第１の接続点と第２の接続点との間に並列に接続されて、４つのメモリスタが接続され、
第１の接続点と第２の接続点との間のアレイの抵抗特性は、検知されるべき種への曝露に関する。

上記の発明の随意の態様によれば、センサは、前記第２のペアの２つのメモリスタがそれらの両方の負の端子が一緒に第３の接続点に接続されるように直列に接続され、前記第１のペアの２つのメモリスタがそれらの両方の正の端子が一緒に第４の接続点に接続されるように直列に接続されて、構成される。

本発明の別の態様は、上記の随意の態様において定義したセンサを設定する方法を提供し、その方法は、所定の正の電圧を第３の接続点にある時間期間印加し続いて負電圧パルスを印加するステップと、所定の負電圧を第４の接続点にある時間期間印加し続いて正電圧パルスを印加するステップとを含む。

本発明のさらなる態様は、従属項に定義されている。
次に、本発明の実施形態について、例としてのみ、添付の図面を参照しながら説明する。

本発明の一実施形態によるセンサのメモリスタグループの回路図である。 図１のメモリスタグループに等価な回路シンボルを示す図である。 発明のさらに特定の実施形態による詳細を示す、図１および図２に等価なメモリスタグループの回路図である。 図２のメモリスタグループの並列アレイを備えるセンサ概略図である。 メモリスタグループの再帰型アレイを備えるセンサの回路図である。 個々のメモリスタの各々を示すように展開された図５のセンサを示す図である。 （ａ）はＴｉＯ_２ベースのメモリスタの構造を示す図である。（ｂ）はＴｉＯ_２ベースのメモリスタの対応する回路シンボルを示す図である。 従来の並列アレイについて、構成要素パラメータの広がりを有する、異なる数のメモリスタ検知要素をもつセンサのガス感度のばらつきのプロットを示す図である。 本発明を実施する再帰型アーキテクチャについて、構成要素パラメータの広がりを有する、異なる数のメモリスタ検知要素をもつセンサのガス感度のばらつきのプロットを示す図である。 図３の回路における４つのメモリスタについて、時間に対する印加電圧および対応する状態変数（すなわち、図７（ａ）に示されているメモリスタの長さｘ）のシフトのグラフを示す図である。

メモリスタは、当技術分野において、デバイス中を流れる電流によってその電気抵抗が変化するデバイスとして知られている。抵抗は最小値Ｒ_ＯＮと最大値Ｒ_ＯＦＦとを有する。抵抗は、適切な電圧または電流の印加によって切り換えられ得、不揮発性である（抵抗値が「記憶される」）ために、メモリスタはメモリ要素として使用され得る。

メモリスタは、検知されるべき対象に曝露されるとそれらの抵抗特性が変化し得るので、検知要素として使用され得ることも知られている。この特性のより詳細について以下に説明する。
（センサ：メモリスタアレイ）
図１は、本発明の一実施形態による、センサ用のメモリスタのアレイの最も単純なユニットを構成するメモリスタグループを示す。メモリスタグループは、４つのメモリスタＭ１、Ｍ２、Ｍ３、Ｍ４を備える。メモリスタＭ１とＭ２とは、直列に接続された第１のペアを形成し、メモリスタＭ３、Ｍ４は、直列に接続された第２のペアを形成する。第１のペアと第２のペアとは、次いで、第１の接続点Ｓ１と第２の接続点Ｓ２との間に並列に接続される。図２は、図１の４メモリスタのグループを表すシンボルを示し、「ブロック」または「ブリッジ」回路と呼ばれることもあるので「Ｂ」で示される。いずれの場合にも、デバイスがセンサとして機能するために、使用時に、接続点Ｓ１とＳ２との間で抵抗特性が測定される。

図３は、本発明の１つの特定の実施形態によるメモリスタグループの詳細を示す。各メモリスタは、一端において「正」端子を示すために黒いバンドで示され、各メモリスタの他方の端が「負」端子である（メモリスタはリバーシブルでなく、そのため「極性」を有するが、「正」および「負」の用語は任意な符号であり、これについて再度以下でさらに説明する）。この実施形態では、メモリスタＭ３、Ｍ４の第２のペアは、それらの負端子が一緒に第３の接続点に接続されるように接続され、メモリスタＭ１、Ｍ２の第１のペアは、それらの正端子が一緒に第４の接続点Ｓ４に接続されるように接続される。理解されるように、図３のこの回路は、メモリスタの極性が指定され、中間点Ｓ３、Ｓ４への接続が可能であることを除いて、本質的に図１と同一である。好ましい実施形態では、スイッチが閉じられているときは、所望の電圧が接続点Ｓ３およびＳ４に印加され得、スイッチが開いているときは、接続点がフローティングのままにされ得るように、スイッチＳｗ１およびＳｗ２が与えられる。この操作は、以下でさらに説明する。スイッチは、様々な方法で、たとえばチップ上の固体デバイスとして実装され得る。図２のシンボルは図３の回路を表すためにも使用されるが、図２および残りの図面では、簡単のために、付加的な接続点Ｓ３およびＳ４は明示的には示されていない。

図４は、本発明のさらなる実施形態による、並列に接続される複数のメモリスタグループＢ１、Ｂ２、Ｂ３、．．．Ｂｎを備える、センサ要素のアレイを示す。デバイスがセンサとして機能するために、全体の抵抗特性が端子Ｔ１とＴ２との間で測定される。

図５は、構造または回路アーキテクチャが再帰的方法で形成された、本発明の別の実施形態を示す。たとえば、図１のメモリスタグループ構成から始めて、４つのメモリスタの各々は、それ自体がさらに４つのメモリスタを備えるメモリスタグループＢで置き換えられる。図５のグループＢを、個々のメモリスタを示すように明示的に描き直すと、結果は図６となり、１６個のメモリスタＭがあることが分かる。したがって図６の回路は図５と同一であり、いずれの場合にもデバイスがセンサとして機能するために、全体の抵抗特性が端子Ｔ１とＴ２との間で測定される。

アーキテクチャの再帰、すなわち図６のメモリスタの各々を図１のように構成された４つのメモリスタのグループで置き換えることは、複数回繰り返され、何度も同様に続き得る。メモリスタの数は、繰り返しのたびに４倍になる。これは、１６個、６４個、２５６個、１０２４個．．．などのメモリスタをもつ連続的センサアレイをもたらす。

本発明のさらなる実施形態は、並列に構成された複数の（図５および図６などの）再帰型アレイを備える混成のアレイ（図４のように、各グループＢを再帰型アーキテクチャで置き換える）を予見する。
（メモリスタ特性）
メモリスタは、ＴｉＯ_２（たとえばドープされている領域とドープされていない領域とをもち、Ｐｔ電極をもつ）；Ａｇ／Ａｇ_５Ｉｎ_５Ｓｂ_６０Ｔｅ_３０／Ｔａ、Ａｇ－ａ－ＬＳＭＯ－Ｐｔ（アモルファス亜マンガン酸塩薄膜中のＡｇナノフィラメント）；アルミニウム酸化物、銅酸化物、シリコン酸化物、亜鉛酸化物、タンタル酸化物、ハフニウム酸化物などの他の金属酸化物半導体；アモルファスペロブスカイト酸化物（ａ－ＳｒＴｉＯ_３など）；ならびに他の強誘電性およびドープされている重合体材料、またグラフェン酸化物など、様々な材料で製造され得る。本発明の実施形態は、メモリスタの特性が存在するならば、特定の材料に限定されない。メモリスタとして作用する構成要素は、本明細書ではメモリスタであるとして説明されている。

本発明の実施形態は、メモリチップ（集積回路、ＩＣ）を製造するためなど、マイクロエレクトロニクスで使用されるリソグラフィ技法によって作製される、たとえば薄膜の形態のナノスケールメモリスタの高密度アレイを備えることができる。メモリスタ間の接続は、ナノワイヤとしてチップ上に作製され得る。各メモリスタはセンサ要素として作用し、アレイ中のメモリスタは総体的センサとして一体的に作用する。

図７（ａ）は、金属酸化物を含む、メモリスタの一形態の構造を示す。メモリスタの全体の抵抗は、示されるように、「ドープされていない」領域ＴｉＯ_２、および「ドープされている」領域ＴｉＯ_２－ｘ、２つの領域の抵抗によって決定される。ＴｉＯ_２－ｘはｐ型半導体であり、それの抵抗率は酸化性ガスの存在下で減少し、それの抵抗率は還元性ガスの存在下で増加する。プラチナなどの金属電極がデバイスの各端部に与えられ、図７（ｂ）においてＰおよびＮと示されている「正」および「負」端子を形成する。図７（ｂ）はメモリスタのシンボルを示す。本明細書で使用する取り決めでは、黒いバンドは「正」端子を示し、もう一方の端子が「負」端子である。正および負端子に印加された電圧がそれぞれＶ_ｐおよびＶ_ｎである場合、Ｖ_Ｍをメモリスタ（メモリスタデバイス）の特徴であるしきい値として、メモリスタはＶ_ｐ－Ｖ_ｎ＞Ｖ_Ｍのときに低抵抗Ｒ_ＯＮに切り換わり、さもなければ高抵抗Ｒ_ＯＦＦに切り換わる。本明細書で使用する「正」および「負」という用語は、メモリスタの端子を区別するための、および上記の切り換えビヘイビアを定義するための単に符号であり、当技術分野において端子は、イン／アウト、活性／不活性、入力／出力、＋／－など、他の符号も与えられ得る。

電極間のデバイスの全長は、Ｄ（ある特定のデバイスにおいては通常３ｎｍ）で示されており、デバイスの２つの領域間の境界は位置ｘにある。ｘの値はメモリスタの「状態変数」とも呼ばれる。位置ｘは、デバイス中の電流の通過によって変化させられ得（電極への適切な電圧の印加によって達成される）、メモリスタ効果の一部である。ｘ＝０であるとき、デバイス全体は、最小抵抗値Ｒ_ｏｎをもつ低抵抗状態（ＬＲＳ）にある。ｘ＝Ｄであるとき、デバイス全体は、最大抵抗値Ｒ_ｏｆｆをもつ高抵抗状態（ＨＲＳ）にある。
（非線形ガスセンサモデル）
ターゲット種（ガス、液体または溶液中の化学成分など）を検知するためのセンサとしての使用時に、ターゲット種の、金属酸化物の露出した表面との相互作用により、状態変数の位置に影響を及ぼすことなく材料の抵抗率が変化する。デバイスの抵抗は、最初にＬＲＳすなわちＲ_ｏｎに寄与するメモリスタのその領域のみの曝露の効果を考慮してモデル化され得、曝露時にはＲ_{ＯｎＥｆｆ}になる。Ｒ_ｏｎとＲ_{ＯｎＥｆｆ}との間の関係は次の通り。

ここでＡおよびβはフィッティングパラメータである。モデルは、式（３）および式（４）を使用して、初期メモリスタンス

およびＣｐｐｍ（ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）のガスに曝露した後のデバイスの最終メモリスタンス

を計算し、

ここで

、

、ｘ_ｏｎ≦ｘ≦ｘ_ｏｆｆである。ここでλ_Ｉおよびλ_Ｆはフィッティングパラメータであり、ｘ_ｏｎはドープされていない領域の下限であり、ｘ_ｏｆｆはドープされていない領域の上限であり、Ｒ_{ＯｎＥｆｆ}は、還元性ガスおよび酸化性ガスに対してそれぞれ、式（１）および式（２）で定義されるとおりである。

同様にして、このモデルは、メモリスタ中の高抵抗状態すなわちＲ_ｏｆｆ領域へのガスの効果に対応するためにも採用され得る。
（メモリスタの増大）
式（３）および式（４）においてｘ_ｏｎ＝０およびｘ_ｏｆｆ＝Ｄ（図７（ａ））とすると、

であり、ここでｘは、０とＤとの間、すなわち図７（ａ）のデバイスの一端から他方の端までを変化する。式（３）および式（４）において、Ｒ_ｏｎを新しい値

まで増大されるものとして、およびＲ_{ＯｎＥｆｆ}を新しい値

まで増大されるものとしてみなすことができる。この増大の「利得」は、Ｄに対するｘの位置およびＲ_ｏｆｆによって決定される。ｘの位置は、特定の時間期間、メモリスタの２つの端子間に特定の電圧を印加することによって設定され得る（図９を参照しながら以下でより詳細に説明する）。これは、入力および出力抵抗、それぞれＲ_ｉｎおよびＲ_ｏｕｔ、および利得γについて表され得る。

Ｒ_ｏｕｔ＝γ・Ｒ_ｉｎ
ここで

である。
明らかにこの利得は非線形である。
所与のＲ_ｉｎについて、Ｒ_ｏｕｔはｘ／ＤおよびＲ_ｏｆｆに依存する。Ｒ_ｏｕｔの値は、ｘがそれぞれ０により近いかまたはＤにより近いかに応じて、Ｒ_ｉｎの最小とＲ_ｏｆｆの最大との間を変化する。

メモリスタデバイスのこの理解は、検知された値が測定可能な量まで増大される必要があり得るセンサなどの適用例において極めて有用である。この場合、入力は、外部イベント、たとえばガス／化学物質への曝露のために実効値に変化する、Ｒ_ｏｎまたはＲ_ｏｆｆとして解釈され得る。式（３）において、Ｒ_ｏｎは

まで増大されるが、式（４）では、Ｃｐｐｍのガスのために、Ｒ_ｏｎが

などまで増大されたＲ_{ＯｎＥｆｆ}に変化する。
たとえば、一特定の実施形態では、酸化性ガスが、式（２）に従って、実効的な抵抗をＲ_ｏｎからＲ_{ＯｎＥｆｆ}に低減し、その結果得られる低抵抗は測定困難であり得、電力消費がかなり大きくなる可能性がある。以下の、Ｒ_ｏｎ＝５０Ω、Ｒ_ｏｆｆ＝１０ＫΩ、およびメモリスタンスはＬＲＳ（ｘ＝０）のままとするシナリオを考察する。次いで式（４）によって、Ａ＝０．４２×１０^－３およびβ＝１を仮定して、濃度Ｃ＝１００×ｌ０^３ｐｐｍのガスについて

である。この小さい抵抗（１．１６Ω）は測定困難であり、かなりの電力（大電流）を消費する。この問題は、ｘをＤに向かって移動させることによって抵抗を「増大させること」によって解決され得、たとえばｘ＝０．５×Ｄｎｍについて

、およびｘ＝０．８×Ｄｎｍについて

などであり、これらは、はるかに測定可能な量であり、したがって可測性が改善され、電力消費が低減される。
（相対ガス感度）
相対ガス感度、Ｓは、次のように定義される。

この感度の尺度はこの説明の残り全体にわたって使用される。
（配線抵抗の影響）
マイクロエレクトロニクス技術のノードが微細化するにつれて、ナノ配線抵抗の影響がより顕著になりつつある。センサでは、配線抵抗がセンサの感度性能に影響を及ぼす可能性がある。本発明の実施形態は、配線抵抗を１μΩから１ｍΩまで変化させ、（図６などにおける）アレイ中の電流のすべての枝路のナノ配線抵抗を考慮に入れてモデル化された。図８Ａおよび図８Ｂは、配線の各枝路は１μΩの抵抗を有すると仮定したときの、アレイ中のセンサ要素（メモリスタ）の数による感度のばらつきの結果を示す。図８Ａは、従来の並列アーキテクチャ（クロスバーアレイ）についての結果を示し、図８Ｂは、本発明の実施形態による、再帰型アーキテクチャ（たとえば図５および図６）についての結果を示す。ばらつきの原因の１つは、メモリスタの作製におけるプロセス／パラメータのばらつきであり、両方のプロットでは、ｘおよびＤの値が変化させられ、ガウシアン（正規）分布空間中でランダムであると仮定された。各センサ設計のために、１０，０００回のシミュレーションランが実行され、すなわち、デザインごとのプロセスばらつきをもつ１０，０００チップの作製がシミュレートされ、次いで１０００ｐｐｍのガス濃度の還元性ガスについてセンサ感度が計算された。

予想されたように、両方のプロットでは、単一のメモリスタをもつセンサを起点として、感度のばらつきは大きい広がりを呈する。メモリスタの数が４倍増加するたびにばらつき広がりは約２倍低下（すなわち半減）する（改善する）。従来の並列アーキテクチャ、図８Ａの場合、メモリスタの数が増加するにつれ、配線抵抗により全体の感度が右側にシフトさせられる。対照的に、本発明の実施形態（図８Ｂ）を用いると、全体の感度は略同じ値（この場合は０．１９）を中心に維持し、比較的ナノ配線抵抗に影響を受けない。感度のシフトは、危険なガス／化学物質を検知する場合に重大な結果を生じる可能性があり、したがって避けられるべきである。本発明の実施形態は、配線抵抗の影響を最小にし、再帰型アーキテクチャを用いれば、単一のメモリスタの配線抵抗の影響に匹敵する。

図８Ｂについての結果はまた、以下の表に提示される（

、

の理想値を用いると、感度Ｓ＝０．１９１）。

（メモリスタ動作）
メモリスタのビヘイビアは、式（６）に定義されるように、Ｖ_ｉｎ＝Ｖ_ｐ（Ｖ_ｎ＝０）、およびここでｗ＝Ｄ－ｘであるとし、次のように説明され得る。電極Ｐ（図７（ｂ））に印加された電圧Ｖｐについて、瞬間電圧Ｖ_ｐ＞Ｖ_ｏｆｆのときメモリスタンスはＨＲＳ（Ｒ_ｏｆｆ）に切り換わり、Ｖ_ｐ＜Ｖ_ｏｎのときＬＲＳ（Ｒ_ｏｎ）に切り換わる。

これに関するさらなる背景情報は、２０１５年８月発行のIEEE Transactions on Circuits and Systems II: Express Briefs誌、第６２巻、第８号、７８６～７９０頁に掲載の論文、Ｓ Ｋｖａｔｉｎｓｋｙ．Ｍ Ｒａｍａｄａｎ、Ｅ Ｇ ＦｒｉｅｄｍａｎおよびＡ Ｋｏｌｏｄｎｙ著、「VTEAM: A General Model for Voltage- Controlled Memristors（ＶＴＥＡＭ：電圧制御型メモリスタのための一般モデル）」から得られ得る。
（センサ動作）
図３のようなメモリスタグループを考察すると、４つのメモリスタＭ１～Ｍ４は一緒に単一のセンサとして作用する。各メモリスタ中の障壁の位置ｘ（状態変数）を所望の値に設定するために（たとえばそれらがすべて同じになるように、および値が測定の容易さのために選択されるように（セクション「メモリスタの増大」を参照））、（たとえば、それらの接続点のためのスイッチ、図示せず、を使用するか、またはアレイの残りを介してのいずれかによって）第１および第２の接続点Ｓ１、Ｓ２における電圧が０に設定されるとともに、第３および第４の接続点Ｓ３、Ｓ４にスイッチＳｗ１、Ｓｗ２を介して精確な時間期間、正確な電圧を印加することにより、４つのメモリスタの状態変数は、最初にＤ（メモリスタの一端）までシフトさせられ、次いで０．５×Ｄなど所望の値まで戻され得る。図９はこのプロセスを示す。上左側のプロットは、接続点Ｓ３に印加された電圧を示し、短い負のパルスがその後に続く、０．９μｓ間の正電圧を含んでいる。下２つの左側のプロットは、メモリスタＭ３およびＭ４の状態変数をＤ（３ｎｍ）に向かってシフトさせ、次いでＤ／２に戻す、このシフトの結果を示す。同様に、上右側のプロットは、接続点Ｓ４に印加された電圧を示し、短い正のパルスがその後に続く、負電圧を含んでいる。下２つの右側のプロットは、メモリスタＭ１およびＭ２の状態変数をＤ（３ｎｍ）に向かってシフトさせ、次いでＤ／２に戻す、このシフトの結果を示す。

検知された値を読み取るためには、０でない電圧がメモリスタグループに渡って印加され、メモリスタグループ中に電流が同時に流れることを可能にする必要がある。メモリスタは、読み取り動作中にそれらの状態変数および抵抗が変化しないように、保持状態に置かれる必要がある。これは、第３および第４の接続点Ｓ３、Ｓ４をフローティングにし、第１の接続点Ｓ１と第２の接続点Ｓ２との間に
ｍａｘ（－Ｖ_ｏｎ，Ｖ_ｏｆｆ）＜Ｖ_ｒｅａｄ＜ｍｉｎ（Ｖ_ｏｎ、－Ｖ_ｏｆｆ）
を満足する電圧差Ｖ_ｒｅａｄを印加することによって達成され得る。これは、適切なＶ_ｒｅａｄを選択し、直列のメモリスタグループの数（すなわち、図１から図４まででは１、図５および図６では２、連続的再帰ではそれより大きい数）を知り、Ｖ_ｒｅａｄにその数を乗じ、端子Ｔ１、Ｔ２間にその電圧を印加することによって、アレイ全体に渡って同時に成し得る。
（性能）
それぞれが抵抗Ｒを有するＮ個のメモリスタのアレイについて、従来の並列アーキテクチャの場合、全抵抗は１／Ｎに低下する。印加電圧が固定の場合、全電流はＮに比例する。したがって消費電力（オーム加熱）はＮに比例する。４メモリスタのグループ（図１）の抵抗は、直列のメモリスタと並列のメモリスタとの組合せであるので、Ｒであり、単一のメモリスタの抵抗と同じである。したがって並列アレイ（図４）の全抵抗はＮ／４に比例するために、その消費電力は、同数のメモリスタの場合、従来の並列アレイの４分の１になる。再帰型アレイ（図５および図６ならびにそれらの再帰）の場合、どれだけスケーリングするかにかかわらず、全抵抗は常にＲのままである。それゆえに消費電力は、同数のＮ個のメモリスタの場合、従来の並列アレイの１／Ｎになる。「混成」アーキテクチャ、すなわち並列に接続された再帰型構造のアレイの場合、消費電力は並列アーキテクチャと再帰型アーキテクチャの中間である。

本発明の実施形態によるセンサは、従来の並列センサアレイよりフォールトトレラントであり得る。たとえば、本発明を実施するアレイにおいて、開回路であろうと短絡であろうと、メモリスタが故障した場合、センサアレイは依然として機能し続け得、１０２４個のメモリスタなど極めて大きいアレイでは、いかなる性能変動もかろうじて要件を満たす。対照的に、従来の並列クロスバーアレイ（ＣＢＡ）では、メモリスタが短絡で故障した場合、そのメモリスタはセンサ全体を短絡させるので、個々の故障した構成要素が特定され、切り離され得るまでそのセンサは役に立たない（たとえそれが可能であるとしても）。

センサチップは、たとえば周辺部辺りに、チップ上の故障した構成要素を置き換えるための、切り換え可能な接続によってルーティングされ得る予備の構成要素とともに提供され得る。しかしながら、本発明の実施形態によるセンサは、従来の並列ＣＢＡセンサよりも低い費用でより優れた修復性を提供することができる。たとえば従来のＣＢＡでは、１つのセンサ要素（メモリスタ）が不良である場合、一般にその要素を含む行全体または列全体いずれかが予備行または予備列で置き換えられなければならない。本発明の実施形態では、それぞれのメモリスタは４メモリスタのグループ中にある。ある要素が不良である場合、その４メモリスタのグループのみが予備のグループで置き換えられる必要がある。対照的に、１６×１６のＣＢＡでは、単一のメモリスタが不良である場合、その行全体が１６メモリスタの予備行で置き換えられる必要があり得る。そのため１６個の予備のメモリスタと同程度のハードウェア費用で、ＣＢＡの１つの故障が修理され得たが、潜在的には４つの故障（４メモリスタの４つのグループ）が本発明の実施形態で置き換えられ得、したがって修復性がはるかに良い。
（センサデバイスの変形態）
チップ上の各メモリスタ、またはメモリスタのアレイ全体は、化学物質種が検知されるために、必要で適切な動作温度までそれの温度を上げるためのヒーター（図示せず）が提供され得る。ヒーターはまた、安定した測定のために一定の値に温度を安定させることができる。

ガス濃度は、状況に応じて、たとえばメモリスタの絶対抵抗（高抵抗もしくは低抵抗状態にあるか、または中間状態にあるか）、高抵抗対低抵抗の比、ピーク電流、微分抵抗などによって様々な方法で検知され、または測定され得、これらはすべてメモリスタまたはメモリスタアレイの「抵抗特性」という用語に包含されている。抵抗特性測定は、ＤＣ技法および／またはＡＣ技法を使用し、およびバイアス電圧の有無にかかわらず実行され得る。抵抗値は、既知のガス濃度に対して較正され得、センサが電気的測定値をガス濃度に変換するために、ルックアップテーブルまたは式として提供され得る。

同じ検討は、単一のメモリスタについてと同様にメモリスタのアレイの抵抗特性を測定することに適用される。
一般に、ターゲット化学物質種の各メモリスタの表面との相互作用は抵抗率の変化を生じ、関連付けられた読み取り回路（図示せず）の出力の変化を引き起こす。上述の酸化物、またポリマーまたはポルフィリンなど、メモリスタのための材料を選定するということは、ターゲット種およびセンサの感度パターンを選択することが可能ということを意味する。メモリスタはまた、１つの種または特定の種のグループのみを検知するが他を検知しないように、選択的に製造され得る。たとえば、本発明を実施するセンサは、窒素酸化物、一酸化炭素、アルコール、アミン、テルペン、炭化水素、もしくはケトン、および／または（酸化性または還元性の）様々な異なるガスなど、揮発性化合物およびガスを検出するために使用され得る。上記の実施形態は気相中の種を検知することに言及したが、それは本発明に必須ではなく、本発明の実施形態はまた、液体または液体中の種（たとえばＨｇ、Ｃａ、Ｐｂ、Ｃｒのイオン）を検知するために、および（たとえば殺虫剤、特定のタンパク質、アミノ酸、またはＤＮＡを検知するための）バイオセンサとして使用され得る。本明細書で説明するセンサの構造および測定技法は、原理的に、他の実施形態では化学物質種の代わりに、たとえば温度を検知するためのサーミスタとして、または光を検知するための光電導体としてなど、物理特性を検知するために使用され得る。

上記の実施形態のすべては、必要とされる電圧を印加し、必要な接続を行い、出力を測定し、電気的測定値をガス濃度値に変換するなどの検知機能を提供するための制御回路（図示せず）を含むことができる。制御回路は、専用論理およびハードウェアであり得、かつ／または適切なソフトウェアを実行するマイクロプロセッサなどの汎用回路を含むことができる。

センサとして使用しないとき、４メモリスタの各グループ（図３）は、ＷＯ２０１７／１４４８６２に説明されるように、論理ゲートとして作動するようにも利用され、以ってデバイスを多機能にすることができる。

本発明の実施形態は、たとえばマイクロエレクトロニクスのチップ上のメモリスタセンサ要素の高密度アレイを利用することができる。アレイは、数十または数百の要素を備えることができるが、１０２４要素など、またはそれ以上、はるかに大きい数にもなり得る。これにより、センサは、コンパクトで、堅牢で、低電力になる。センサは、スマートフォン、タブレットコンピュータ、またはハンドヘルドセンサに集積するなど、ポータブルデバイスでの使用に特に好適である。

Claims (11)

1. センサであって、
   アレイに配置された複数のセンサ要素を備え、
   各センサ要素が検知されるべき種への曝露に関する電気抵抗特性を有するメモリスタであり、
   前記アレイが、少なくとも１つのメモリスタグループを備え、
   各前記メモリスタグループは４つのメモリスタを備え、直列の２つのメモリスタの第１のペア、および直列の２つのメモリスタの第２のペアとして、前記第１のペアと第２のペアとが第１の接続点と第２の接続点との間に並列に接続されて、前記４つのメモリスタが接続され、
   前記第１の接続点と前記第２の接続点との間の前記アレイの抵抗特性が前記検知されるべき種への曝露に関する、センサ。
2. 前記第２のペアの前記２つのメモリスタが、それらの両方の負の端子が一緒に第３の接続点に接続されるように直列に接続され、前記第１のペアの前記２つのメモリスタが、それらの両方の正の端子が一緒に第４の接続点に接続されるように直列に接続される、請求項１に記載のセンサ。
3. 前記第３の接続点に電圧が印加されることを可能にする第１のスイッチと、前記第４の接続点に電圧が印加されることを可能にする第２のスイッチとをさらに備え、前記第１のスイッチおよび前記第２のスイッチはさらに、前記第３の接続点および前記第４の接続点がフローティングであることを可能にする、請求項２に記載のセンサ。
4. 複数の前記メモリスタグループを備える、請求項１から３のいずれか一項に記載のセンサ。
5. 前記複数のメモリスタグループが並列に接続される、請求項４に記載のセンサ。
6. 再帰型アーキテクチャを備え、４つのメモリスタのグループ中の各メモリスタが、４つのメモリスタを備えるさらなるメモリスタグループで置き換えられた、請求項４または５に記載のセンサ。
7. 前記アーキテクチャの前記再帰が複数回繰り返された、請求項６に記載のセンサ。
8. アレイに配置された前記複数のセンサ要素が、マイクロエレクトロニクスの構造の形態である、請求項１から７のいずれか一項に記載のセンサ。
9. チップ上に提供される、請求項１から８のいずれか一項に記載のセンサ。
10. 前記センサが、ガスセンサ、液体センサ、および液体中に存在する種を検知するセンサのうちの少なくとも１つである、請求項１から９のいずれか一項に記載のセンサ。
11. 予め定められた正電圧を前記第３の接続点にある時間期間印加し、続いて負電圧パルスを印加するステップと、予め定められた負の電圧を前記第４の接続点にある時間期間印加し、続いて正電圧パルスを印加するステップとを含む、請求項２において定義されたセンサを設定する方法。
    

Images